JP3129005B2 - 信号変換器 - Google Patents
信号変換器Info
- Publication number
- JP3129005B2 JP3129005B2 JP04328311A JP32831192A JP3129005B2 JP 3129005 B2 JP3129005 B2 JP 3129005B2 JP 04328311 A JP04328311 A JP 04328311A JP 32831192 A JP32831192 A JP 32831192A JP 3129005 B2 JP3129005 B2 JP 3129005B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- voltage
- signal converter
- msr
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、工業プロセス信号処
理などに用いられ、測温抵抗体などの抵抗センサの抵抗
値を計測し、この抵抗値を計測対象物理量（温度など）
に対応する正規化された信号（１〜５Ｖなど）に変換し
て出力する信号変換器に関する。なお以下各図において
同一の符号は同一もしくは相当部分を示す。
理などに用いられ、測温抵抗体などの抵抗センサの抵抗
値を計測し、この抵抗値を計測対象物理量（温度など）
に対応する正規化された信号（１〜５Ｖなど）に変換し
て出力する信号変換器に関する。なお以下各図において
同一の符号は同一もしくは相当部分を示す。
【０００２】
【従来の技術】図２は従来の抵抗入力の信号変換器の構
成例を示す回路図である。また図３は図２のＣＰＵ１内
のソフトウェアで実現される信号の計算手順の説明図で
ある。先ず、図２の回路においては、基準電圧ＥR と抵
抗Ｒ，Ｒ’，抵抗センサＲMSRより構成されるブリッジ
回路で、抵抗センサＲMSR の抵抗値は電圧に変換され
る。即ちスイッチＳＷ１（ＳＷ１−１，ＳＷ１−２，Ｓ
Ｗ１−３）はＣＰＵ１によって制御されるようになって
おり、このＳＷ１−３，１−２，１−１を順次時間分割
で投入し、ブリッジ回路により得られる２つの電圧信
号、つまり端子Ｉ- ，ＩO 間の電圧（後述のＩO,A/D )
、および端子Ｉ−と抵抗Ｒ，Ｒ’の接続点間の電圧
（後述のＩ+,A/D ）をＡ／Ｄ変換回路２を介して測定す
る。
成例を示す回路図である。また図３は図２のＣＰＵ１内
のソフトウェアで実現される信号の計算手順の説明図で
ある。先ず、図２の回路においては、基準電圧ＥR と抵
抗Ｒ，Ｒ’，抵抗センサＲMSRより構成されるブリッジ
回路で、抵抗センサＲMSR の抵抗値は電圧に変換され
る。即ちスイッチＳＷ１（ＳＷ１−１，ＳＷ１−２，Ｓ
Ｗ１−３）はＣＰＵ１によって制御されるようになって
おり、このＳＷ１−３，１−２，１−１を順次時間分割
で投入し、ブリッジ回路により得られる２つの電圧信
号、つまり端子Ｉ- ，ＩO 間の電圧（後述のＩO,A/D )
、および端子Ｉ−と抵抗Ｒ，Ｒ’の接続点間の電圧
（後述のＩ+,A/D ）をＡ／Ｄ変換回路２を介して測定す
る。
【０００３】Ａ／Ｄ変換回路２を構成するＡMP1 は演算
増幅器でスイッチＳＷ１で切り換えられた電圧信号を増
幅し、同じくＡ／Ｄ変換回路２を構成する次段のＡ／Ｄ
変換器に与える。このＡ／Ｄ変換器は積分形の例であ
り、ＣＰＵ１によって制御されるスイッチＳＷ２（ＳＷ
２−１，ＳＷ２−２，ＳＷ２−３）の信号切替器と抵抗
Ｒ1 、コンデンサＣおよび演算増幅器ＡMP2 ・ＡMP3 か
ら構成される。
増幅器でスイッチＳＷ１で切り換えられた電圧信号を増
幅し、同じくＡ／Ｄ変換回路２を構成する次段のＡ／Ｄ
変換器に与える。このＡ／Ｄ変換器は積分形の例であ
り、ＣＰＵ１によって制御されるスイッチＳＷ２（ＳＷ
２−１，ＳＷ２−２，ＳＷ２−３）の信号切替器と抵抗
Ｒ1 、コンデンサＣおよび演算増幅器ＡMP2 ・ＡMP3 か
ら構成される。
【０００４】スイッチＳＷ２はＣＰＵ１によって先ず、
スイッチＳＷ２−１が接続され、抵抗Ｒ2 を通し、積分
コンデンサＣに蓄電された電荷を放電する。次に、ＣＰ
Ｕ１によってＳＷ２−２のみが接続され、増幅器ＡMP1
の出力電圧が抵抗Ｒ1 に印加され、この抵抗Ｒ1 の電流
は増幅器ＡMP2 によりコンデンサＣに蓄えられる。この
スイッチＳＷ２−２の接続を一定時間行うことで、積分
増幅器の入力信号、つまり増幅器ＡMP1 の入力または出
力電圧に応じた電圧がコンデンサＣに蓄電される。次に
ＣＰＵ１によってスイッチＳＷ２−３のみをオンするこ
とにより、基準電圧−Ｅr により、コンデンサＣに蓄電
された電荷は一定の勾配で放電される。演算増幅器Ａ
MP3 はコンデンサＣの電圧を０Ｖと比較する比較器で、
ＣＰＵ１は、この比較器ＡMP3 の出力を監視し、スイッ
チＳＷ２−３のオン後、コンデンサＣの電圧が０になる
までの時間を計測し、入力信号の値を時間データ（デジ
タル信号）として取込む。上記動作を、スイッチＳＷ１
と組合せて制御することで、入力段のブリッジ回路の２
つの電圧信号をＡ／Ｄ変換する。
スイッチＳＷ２−１が接続され、抵抗Ｒ2 を通し、積分
コンデンサＣに蓄電された電荷を放電する。次に、ＣＰ
Ｕ１によってＳＷ２−２のみが接続され、増幅器ＡMP1
の出力電圧が抵抗Ｒ1 に印加され、この抵抗Ｒ1 の電流
は増幅器ＡMP2 によりコンデンサＣに蓄えられる。この
スイッチＳＷ２−２の接続を一定時間行うことで、積分
増幅器の入力信号、つまり増幅器ＡMP1 の入力または出
力電圧に応じた電圧がコンデンサＣに蓄電される。次に
ＣＰＵ１によってスイッチＳＷ２−３のみをオンするこ
とにより、基準電圧−Ｅr により、コンデンサＣに蓄電
された電荷は一定の勾配で放電される。演算増幅器Ａ
MP3 はコンデンサＣの電圧を０Ｖと比較する比較器で、
ＣＰＵ１は、この比較器ＡMP3 の出力を監視し、スイッ
チＳＷ２−３のオン後、コンデンサＣの電圧が０になる
までの時間を計測し、入力信号の値を時間データ（デジ
タル信号）として取込む。上記動作を、スイッチＳＷ１
と組合せて制御することで、入力段のブリッジ回路の２
つの電圧信号をＡ／Ｄ変換する。
【０００５】次に、図３はソフトウェアで実現される信
号の計算手順である。ＩO,A/D ・Ｉ +,A/D は図２で述べ
た２つの電圧信号のＡ／Ｄ変換結果であるが、この値は
先ず予め準備された２つの基準入力値のＡ／Ｄ変換値と
比較され、スケール変換される。このスケール変換は、
Ａ／Ｄ変換値を、次段の折線補正と併用で温度などの物
理量に変換するために行われる。
号の計算手順である。ＩO,A/D ・Ｉ +,A/D は図２で述べ
た２つの電圧信号のＡ／Ｄ変換結果であるが、この値は
先ず予め準備された２つの基準入力値のＡ／Ｄ変換値と
比較され、スケール変換される。このスケール変換は、
Ａ／Ｄ変換値を、次段の折線補正と併用で温度などの物
理量に変換するために行われる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ブリッジ回路による計測は、抵抗センサＲMSR と信号変
換器を接続する配線の抵抗値が大きくなると、その影響
を無視できなくなる。また、ブリッジ回路を正確に構成
するためには、２個の抵抗Ｒをバランスさせなければな
らず、製作面での制約も大きい。
ブリッジ回路による計測は、抵抗センサＲMSR と信号変
換器を接続する配線の抵抗値が大きくなると、その影響
を無視できなくなる。また、ブリッジ回路を正確に構成
するためには、２個の抵抗Ｒをバランスさせなければな
らず、製作面での制約も大きい。
【０００７】そこで本発明はこのような問題を解消でき
る信号変換器を提供することを課題とする。
る信号変換器を提供することを課題とする。
【０００８】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の信号変換器は、Ａ／Ｄ変換手段（Ａ／
Ｄ変換回路２など）と、このＡ／Ｄ変換手段を（スイッ
チＳＷ２などを介し）制御すると共にそのＡ／Ｄ変換出
力データを読込むＣＰＵ（１など）とを持ち、抵抗セン
サ（ＲMSR など）の抵抗値を計測してその温度などを求
める信号変換器であって、第１および第２の配線の夫々
の一方の端末を前記抵抗センサの一方の端子に接続し、
この第１の配線と等しい抵抗値（配線抵抗ｒなど）を持
つ第３の配線の一方の端末を前記抵抗センサの他方の端
子に接続し、所定の直流電圧（直流電圧源ＥR など）を
所定の直列抵抗（Ｒなど）を介して前記第１および第３
の配線の他方の端末（端子ＩO ，Ｉ- など）間に印加し
てなる信号変換器において、前記ＣＰＵによって制御さ
れ、前記第１および第３の配線の他方の端末間の電圧
（ＶO など、以下第１の計測電圧という）を前記Ａ／Ｄ
変換手段に切換え入力する手段（スイッチＳＷ１−１，
ＳＷ１−３など）と、同じく前記ＣＰＵによって制御さ
れ、前記第２および第３の配線の他方の端末間の電圧
（Ｖ+ など、以下第２の計測電圧という）を前記Ａ／Ｄ
変換手段に切換え入力する手段（スイッチＳＷ１−２，
ＳＷ１−３など）とを備え、前記ＣＰＵは前記第１およ
び第２の計測電圧の前記Ａ／Ｄ変換手段による変換出力
データと、予め行われた計測に基づいて保持する所定の
演算パラメータ（３など）とを用いて前記抵抗センサの
みの抵抗値を演算出力するようにする。
めに、請求項１の信号変換器は、Ａ／Ｄ変換手段（Ａ／
Ｄ変換回路２など）と、このＡ／Ｄ変換手段を（スイッ
チＳＷ２などを介し）制御すると共にそのＡ／Ｄ変換出
力データを読込むＣＰＵ（１など）とを持ち、抵抗セン
サ（ＲMSR など）の抵抗値を計測してその温度などを求
める信号変換器であって、第１および第２の配線の夫々
の一方の端末を前記抵抗センサの一方の端子に接続し、
この第１の配線と等しい抵抗値（配線抵抗ｒなど）を持
つ第３の配線の一方の端末を前記抵抗センサの他方の端
子に接続し、所定の直流電圧（直流電圧源ＥR など）を
所定の直列抵抗（Ｒなど）を介して前記第１および第３
の配線の他方の端末（端子ＩO ，Ｉ- など）間に印加し
てなる信号変換器において、前記ＣＰＵによって制御さ
れ、前記第１および第３の配線の他方の端末間の電圧
（ＶO など、以下第１の計測電圧という）を前記Ａ／Ｄ
変換手段に切換え入力する手段（スイッチＳＷ１−１，
ＳＷ１−３など）と、同じく前記ＣＰＵによって制御さ
れ、前記第２および第３の配線の他方の端末間の電圧
（Ｖ+ など、以下第２の計測電圧という）を前記Ａ／Ｄ
変換手段に切換え入力する手段（スイッチＳＷ１−２，
ＳＷ１−３など）とを備え、前記ＣＰＵは前記第１およ
び第２の計測電圧の前記Ａ／Ｄ変換手段による変換出力
データと、予め行われた計測に基づいて保持する所定の
演算パラメータ（３など）とを用いて前記抵抗センサの
みの抵抗値を演算出力するようにする。
【０００９】また、請求項２の信号変換器では、請求項
１に記載の信号変換器において、前記演算パラメータは
前記第１および第３の配線の持つ抵抗値を無視し得る状
態とし、前記抵抗センサを既知の異なる値を持つ２つの
抵抗（ＲMSR,F 、ＲMSR, B など）に夫々置換えたときの
前記第１または第２の計測電圧（ＶO,F 、ＶO,Bなど）
の前記Ａ／Ｄ変換出力データを用いて定められたもので
あるようにする。
１に記載の信号変換器において、前記演算パラメータは
前記第１および第３の配線の持つ抵抗値を無視し得る状
態とし、前記抵抗センサを既知の異なる値を持つ２つの
抵抗（ＲMSR,F 、ＲMSR, B など）に夫々置換えたときの
前記第１または第２の計測電圧（ＶO,F 、ＶO,Bなど）
の前記Ａ／Ｄ変換出力データを用いて定められたもので
あるようにする。
【００１０】
【作用】基準電圧源ＥR から所定の直列抵抗Ｒを介して
配線を含む抵抗センサＲMSR に通電を行い、この抵抗セ
ンサＲMSR およびその両端に接続された配線２本（配線
抵抗２ｒ）分の電圧降下ＶO と、この抵抗センサＲMSR
およびその１端に接続された配線１本（配線抵抗ｒ）分
の電圧降下Ｖ+ とのＡ／Ｄ変換データと、事前の調整に
おいて、配線抵抗を除去し、抵抗センサに代わる既知の
抵抗を接続し、その電圧降下の測定データから求めて保
持している演算パラメータとからＣＰＵに抵抗センサの
配線抵抗を含まぬ正確な抵抗値を演算出力させる。
配線を含む抵抗センサＲMSR に通電を行い、この抵抗セ
ンサＲMSR およびその両端に接続された配線２本（配線
抵抗２ｒ）分の電圧降下ＶO と、この抵抗センサＲMSR
およびその１端に接続された配線１本（配線抵抗ｒ）分
の電圧降下Ｖ+ とのＡ／Ｄ変換データと、事前の調整に
おいて、配線抵抗を除去し、抵抗センサに代わる既知の
抵抗を接続し、その電圧降下の測定データから求めて保
持している演算パラメータとからＣＰＵに抵抗センサの
配線抵抗を含まぬ正確な抵抗値を演算出力させる。
【００１１】
【実施例】図１はこの発明の実施例を示す回路図で、図
２の従来回路例と比較すると、ブリッジ回路の部分が、
１つの電圧源ＥR と、１つの抵抗Ｒと、抵抗センサＲ
MSRで構成される。また、前記以外の回路構成は、図２
の回路例と等価である。抵抗センサＲMSR は夫々内部抵
抗ｒを持つ３本（この例ではセンサの上端側に２本、下
端側に１本）の配線を介してこの信号変換器の端子
ＩO ，Ｉ+ ，Ｉ- に接続されている。本発明においても
スイッチＳＷ１（ＳＷ１−１，ＳＷ１−２，ＳＷ１−
３）の切換によって、端子Ｉ- に対する端子ＩO の電圧
ＶO および同じく端子Ｉ- に対する端子Ｉ+ の電圧Ｖ+
をＡ／Ｄ変換回路２に与えて測定するが、この入力電圧
ＶO ，Ｖ+ は次式（１），（２）で表わされる。
２の従来回路例と比較すると、ブリッジ回路の部分が、
１つの電圧源ＥR と、１つの抵抗Ｒと、抵抗センサＲ
MSRで構成される。また、前記以外の回路構成は、図２
の回路例と等価である。抵抗センサＲMSR は夫々内部抵
抗ｒを持つ３本（この例ではセンサの上端側に２本、下
端側に１本）の配線を介してこの信号変換器の端子
ＩO ，Ｉ+ ，Ｉ- に接続されている。本発明においても
スイッチＳＷ１（ＳＷ１−１，ＳＷ１−２，ＳＷ１−
３）の切換によって、端子Ｉ- に対する端子ＩO の電圧
ＶO および同じく端子Ｉ- に対する端子Ｉ+ の電圧Ｖ+
をＡ／Ｄ変換回路２に与えて測定するが、この入力電圧
ＶO ，Ｖ+ は次式（１），（２）で表わされる。
【００１２】〔数１〕 ＶO ＝（２ｒ＋ＲMSR ）×ＥR ／（Ｒ＋２ｒ＋ＲMSR ）………………（１） Ｖ+ ＝（ｒ＋ＲMSR ）×ＥR ／（Ｒ＋２ｒ＋ＲMSR ） ………………（２） ここで、ｒは前述のように抵抗センサＲMSR と信号変換
器間を接続する配線の１本分の抵抗である。次に（１）
および（２）式によりｒを消去すると次式（３）が得ら
れる。
器間を接続する配線の１本分の抵抗である。次に（１）
および（２）式によりｒを消去すると次式（３）が得ら
れる。
【００１３】〔数２〕 ＲMSR ＝〔Ｖ+ −（ＶO −Ｖ+ ）〕×Ｒ／（ＥR −ＶO ）……………（３） この（３）式は電圧源ＥR と抵抗Ｒの値を予め定量的に
求めることができれば、ＲMSR を求めることができるこ
とを表している。そこでこのＥR ，Ｒの値を求めるため
に、配線抵抗ｒ＝０にて、ＲMSR を２つの既知の固定値
ＲMSR,F およびＲMSR,B に置換えて各々の入力電圧Ｖ
O,F およびＶO,B を求める。すると（３）式により、次
式が得られる。
求めることができれば、ＲMSR を求めることができるこ
とを表している。そこでこのＥR ，Ｒの値を求めるため
に、配線抵抗ｒ＝０にて、ＲMSR を２つの既知の固定値
ＲMSR,F およびＲMSR,B に置換えて各々の入力電圧Ｖ
O,F およびＶO,B を求める。すると（３）式により、次
式が得られる。
【００１４】〔数３〕 ＲMSR,F ＝〔ＶO,F ×Ｒ／（ＥR −ＶO,F ）………………………（４−１） ＲMSR,B ＝〔ＶO,B ×Ｒ／（ＥR −ＶO,B ）………………………（４−２） ここで、ＲMSR およびＶO の添字ＦおよびＢはフルスケ
ールレンジおよびベーススケールレンジを表す。
ールレンジおよびベーススケールレンジを表す。
【００１５】この（４−１），（４−２）の２式より、
電圧源ＥR と抵抗Ｒの値を求めると、次式のようにな
る。 〔数４〕 Ｒ＝Ｋ×ＲMSR,F ………………（５） ＥR ＝（１＋Ｋ）×ＶO,F ………………（６） 但し Ｋ＝ (ＶO,F −ＶO,B ）／〔（ＲMSR,F ×ＶO,B ／ＲMSR,B ) −ＶO,F 〕 ……（７） 従って（５）〜（７）を（３）式に導入することで、次
式（８）が得られる。
電圧源ＥR と抵抗Ｒの値を求めると、次式のようにな
る。 〔数４〕 Ｒ＝Ｋ×ＲMSR,F ………………（５） ＥR ＝（１＋Ｋ）×ＶO,F ………………（６） 但し Ｋ＝ (ＶO,F −ＶO,B ）／〔（ＲMSR,F ×ＶO,B ／ＲMSR,B ) −ＶO,F 〕 ……（７） 従って（５）〜（７）を（３）式に導入することで、次
式（８）が得られる。
【００１６】〔数５〕 ＲMSR ＝〔Ｖ+ −（ＶO −Ｖ+ ）〕×ＲMSR,F ／〔ＶO,F ＋ (ＶO,F −ＶO ）／Ｋ〕 ………………（８） このようにして予めの調整段階で前述のように配線抵抗
ｒ＝０の状態で抵抗センサを固定値ＲMSR,F およびＲ
MSR,B に置換えてこのときの信号変換器への入力電圧Ｖ
O,F およびＶO,B を計測してＫ（（７）式）を計算し、
このＲMSR,F 、Ｖ O,F 、Ｋの値をＣＰＵ１のメモリに保
持して置き、実際の温度計測時には、そのとき計測した
入力電圧ＶO およびＶ+ から式（８）をＣＰＵ１に実行
させることにより配線抵抗の影響なしに正確にセンサ抵
抗値ＲMSR を計測することができる。
ｒ＝０の状態で抵抗センサを固定値ＲMSR,F およびＲ
MSR,B に置換えてこのときの信号変換器への入力電圧Ｖ
O,F およびＶO,B を計測してＫ（（７）式）を計算し、
このＲMSR,F 、Ｖ O,F 、Ｋの値をＣＰＵ１のメモリに保
持して置き、実際の温度計測時には、そのとき計測した
入力電圧ＶO およびＶ+ から式（８）をＣＰＵ１に実行
させることにより配線抵抗の影響なしに正確にセンサ抵
抗値ＲMSR を計測することができる。
【００１７】
【発明の効果】本発明によれば所定の電圧源から所定の
直列抵抗を介して抵抗センサに通電し、抵抗センサの２
本分の配線抵抗を含む電圧ＶO と、同じく抵抗センサの
１本分の配線抵抗を含む電圧Ｖ+ との２つの電圧測定デ
ータと、予め調整段階で求めた演算パラメータを用いて
抵抗センサの配線抵抗を含まぬ抵抗値を演算出力させる
ようにしたので、正確な計測を可能とすると共に、安価
を信号変換器を提供できる利点が得られる。
直列抵抗を介して抵抗センサに通電し、抵抗センサの２
本分の配線抵抗を含む電圧ＶO と、同じく抵抗センサの
１本分の配線抵抗を含む電圧Ｖ+ との２つの電圧測定デ
ータと、予め調整段階で求めた演算パラメータを用いて
抵抗センサの配線抵抗を含まぬ抵抗値を演算出力させる
ようにしたので、正確な計測を可能とすると共に、安価
を信号変換器を提供できる利点が得られる。
【図１】本発明の１実施例としての構成を示す回路図
【図２】図１に対応する従来の回路図
【図３】図２の計算手順の説明図
１ ＣＰＵ ２ Ａ／Ｄ変換回路 ３ 演算パラメータ ＲMSR 抵抗センサ Ｒ 固定抵抗 Ｒ1 固定抵抗 Ｒ2 固定抵抗 Ｃ コンデンサ ＳＷ１（ＳＷ１−１〜ＳＷ１−３） スイッチ ＳＷ２（ＳＷ２−１〜ＳＷ２−３） スイッチ ＡMP1 演算増幅器 ＡMP2 演算増幅器 ＡMP3 演算増幅器 ＥR 直流電圧源
Claims (2)
- 【請求項１】Ａ／Ｄ変換手段と、このＡ／Ｄ変換手段を
制御すると共にそのＡ／Ｄ変換出力データを読込むＣＰ
Ｕとを持ち、抵抗センサの抵抗値を計測してその温度な
どを求める信号変換器であって、 第１および第２の配線の夫々の一方の端末を前記抵抗セ
ンサの一方の端子に接続し、この第１の配線と等しい抵
抗値を持つ第３の配線の一方の端末を前記抵抗センサの
他方の端子に接続し、 所定の直流電圧を所定の直列抵抗を介して前記第１およ
び第３の配線の他方の端末間に印加してなる信号変換器
において、 前記ＣＰＵによって制御され、前記第１および第３の配
線の他方の端末間の電圧（以下第１の計測電圧という）
を前記Ａ／Ｄ変換手段に切換え入力する手段と、 同じく前記ＣＰＵによって制御され、前記第２および第
３の配線の他方の端末間の電圧（以下第２の計測電圧と
いう）を前記Ａ／Ｄ変換手段に切換え入力する手段とを
備え、 前記ＣＰＵは前記第１および第２の計測電圧の前記Ａ／
Ｄ変換手段による変換出力データと、予め行われた計測
に基づいて保持する所定の演算パラメータとを用いて前
記抵抗センサのみの抵抗値を演算出力することを特徴と
する信号変換器。 - 【請求項２】請求項１に記載の信号変換器において、前
記演算パラメータは前記第１および第３の配線の持つ抵
抗値を無視し得る状態とし、前記抵抗センサを既知の異
なる値を持つ２つの抵抗に夫々置換えたときの前記第１
または第２の計測電圧の前記Ａ／Ｄ変換出力データを用
いて定められたものであることを特徴とする信号変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04328311A JP3129005B2 (ja) | 1992-12-09 | 1992-12-09 | 信号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04328311A JP3129005B2 (ja) | 1992-12-09 | 1992-12-09 | 信号変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06174559A JPH06174559A (ja) | 1994-06-24 |
| JP3129005B2 true JP3129005B2 (ja) | 2001-01-29 |
Family
ID=18208822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04328311A Expired - Fee Related JP3129005B2 (ja) | 1992-12-09 | 1992-12-09 | 信号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129005B2 (ja) |
-
1992
- 1992-12-09 JP JP04328311A patent/JP3129005B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06174559A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3234238B2 (ja) | アナログ・デジタル変換器 | |
| JPS63108499A (ja) | 抵抗遠隔送信器のタップ位置を決定する方法及びこの方法を実施するための回路装置 | |
| JP3309380B2 (ja) | ディジタル測定器 | |
| JP3129005B2 (ja) | 信号変換器 | |
| JP2870764B2 (ja) | 自動校正機能付電流測定装置 | |
| CN113155159A (zh) | 桥式检测器 | |
| US5119096A (en) | Analog to frequency converter with balancing compensation cycles | |
| JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
| JPS6141918A (ja) | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 | |
| JP2002084151A (ja) | 物理量検出装置 | |
| JP3189866B2 (ja) | 抵抗計校正装置 | |
| JP3351167B2 (ja) | バッテリ電圧測定装置 | |
| JP3937364B2 (ja) | 電圧・抵抗発生測定装置 | |
| JPH0743624Y2 (ja) | 温度測定装置 | |
| JP2595858B2 (ja) | 温度測定回路 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH0443791Y2 (ja) | ||
| JP2544130B2 (ja) | 温度測定回路 | |
| JPH0797048B2 (ja) | ディジタル温度検知装置 | |
| JPS6316973Y2 (ja) | ||
| JPH0511792B2 (ja) | ||
| JPH0241546Y2 (ja) | ||
| JPH01291133A (ja) | 測温抵抗体温度変換装置 | |
| JPH01291132A (ja) | 測温抵抗体温度変換装置 | |
| SU999155A1 (ru) | Устройство дл измерени амплитуды высокочастотных сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |