JPH10209460A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10209460A JPH10209460A JP1218597A JP1218597A JPH10209460A JP H10209460 A JPH10209460 A JP H10209460A JP 1218597 A JP1218597 A JP 1218597A JP 1218597 A JP1218597 A JP 1218597A JP H10209460 A JPH10209460 A JP H10209460A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline
- light
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 239000010409 thin film Substances 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 63
- 239000010408 film Substances 0.000 abstract description 39
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 230000007547 defect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多結晶Ｓｉ薄膜トランジスタを用いた液晶表
示装置において、単結晶Ｓｉ基板を用いたＭＯＳトラン
ジスタに比べてキャリアの移動度が低くしきい値電圧が
高い多結晶Ｓｉ薄膜トランジスタの性能を向上させるこ
とを目的とする。 【解決手段】 一主面にマトリクス状に配列された多結
晶半導体薄膜素子で構成されたスイッチング素子を駆動
する駆動回路を有する液晶表示装置であって、駆動回路
のソース、ドレイン領域６に光源からの光が入射する構
造とする。そして場合によっては、光源からの光を遮光
する膜を設け、入射する光の量を制御する。
示装置において、単結晶Ｓｉ基板を用いたＭＯＳトラン
ジスタに比べてキャリアの移動度が低くしきい値電圧が
高い多結晶Ｓｉ薄膜トランジスタの性能を向上させるこ
とを目的とする。 【解決手段】 一主面にマトリクス状に配列された多結
晶半導体薄膜素子で構成されたスイッチング素子を駆動
する駆動回路を有する液晶表示装置であって、駆動回路
のソース、ドレイン領域６に光源からの光が入射する構
造とする。そして場合によっては、光源からの光を遮光
する膜を設け、入射する光の量を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、表示素子に関する
ものであり、その中でも特に液晶表示装置に関するもの
である。
ものであり、その中でも特に液晶表示装置に関するもの
である。
【０００２】
【従来の技術】近年、液晶表示装置は、市場の拡大に伴
い、大型化、高精細化、高輝度化へと開発が進められて
いる。その中でも、特に画素スイッチ素子、駆動回路を
基板に組み込んだ、一体型のアクティブマトリックス液
晶表示装置は、将来の液晶表示装置の主流と目され研究
開発が進められている。
い、大型化、高精細化、高輝度化へと開発が進められて
いる。その中でも、特に画素スイッチ素子、駆動回路を
基板に組み込んだ、一体型のアクティブマトリックス液
晶表示装置は、将来の液晶表示装置の主流と目され研究
開発が進められている。
【０００３】基板に形成される画素スイッチ素子、駆動
回路は、多結晶半導体薄膜を用いた薄膜トランジスタで
構成されており、多結晶半導体薄膜には多結晶Ｓｉ薄膜
を用いたものが多い。
回路は、多結晶半導体薄膜を用いた薄膜トランジスタで
構成されており、多結晶半導体薄膜には多結晶Ｓｉ薄膜
を用いたものが多い。
【０００４】
【発明が解決しようとする課題】多結晶Ｓｉ薄膜トラン
ジスタは、単結晶Ｓｉ基板を用いたＭＯＳトランジスタ
に比べて、性能が劣る。具体的には、キャリア（電子、
ホール）の移動度が低く、しきい値電圧が高くなってし
まう。従って、多結晶Ｓｉ薄膜トランジスタで構成され
た駆動回路は、動作電圧が高くなり、動作速度も遅くな
ってしまい、液晶表示装置の大型化、高精細化への対応
は困難となることが予想される。
ジスタは、単結晶Ｓｉ基板を用いたＭＯＳトランジスタ
に比べて、性能が劣る。具体的には、キャリア（電子、
ホール）の移動度が低く、しきい値電圧が高くなってし
まう。従って、多結晶Ｓｉ薄膜トランジスタで構成され
た駆動回路は、動作電圧が高くなり、動作速度も遅くな
ってしまい、液晶表示装置の大型化、高精細化への対応
は困難となることが予想される。
【０００５】上記のように、多結晶Ｓｉ薄膜トランジス
タの性能が単結晶Ｓｉ基板を用いたＭＯＳトランジスタ
に比べて劣るという点は、多結晶Ｓｉ薄膜の結晶粒界及
び粒内に存在する欠陥及び多結晶Ｓｉ薄膜と絶縁膜（一
般的にはＳｉＯ２を用いることが多い）の界面に発生す
る欠陥に起因すると考えられる。
タの性能が単結晶Ｓｉ基板を用いたＭＯＳトランジスタ
に比べて劣るという点は、多結晶Ｓｉ薄膜の結晶粒界及
び粒内に存在する欠陥及び多結晶Ｓｉ薄膜と絶縁膜（一
般的にはＳｉＯ２を用いることが多い）の界面に発生す
る欠陥に起因すると考えられる。
【０００６】詳細に説明すると、多結晶Ｓｉ薄膜の結晶
粒界及び粒内に存在する欠陥にゲートに電圧を印加する
ことで集められたキャリア（電子、ホール）が捕獲され
ると、半導体のエネルギーバンドに障壁（バリア）が生
じてしまい、結果として移動度が低下してしまう。ま
た、捕獲されたキャリアは可動できない電荷となるた
め、実効的なしきい値電圧も上昇してしまう。
粒界及び粒内に存在する欠陥にゲートに電圧を印加する
ことで集められたキャリア（電子、ホール）が捕獲され
ると、半導体のエネルギーバンドに障壁（バリア）が生
じてしまい、結果として移動度が低下してしまう。ま
た、捕獲されたキャリアは可動できない電荷となるた
め、実効的なしきい値電圧も上昇してしまう。
【０００７】また、多結晶Ｓｉ薄膜と絶縁膜（一般的に
はＳｉＯ２を用いることが多い）の界面に発生する欠陥
にキャリア（電子、ホール）が捕獲されることで、同じ
く可動できない電荷となり、実効的なしきい値電圧が上
昇する。
はＳｉＯ２を用いることが多い）の界面に発生する欠陥
にキャリア（電子、ホール）が捕獲されることで、同じ
く可動できない電荷となり、実効的なしきい値電圧が上
昇する。
【０００８】上記の問題点に鑑み、この多結晶Ｓｉ薄膜
の結晶粒界及び粒内に存在する欠陥を低減するための方
法としては、、レーザー等による局部的な熱処理でＳｉ
薄膜を溶融させて、結晶粒を大きくして欠陥を少なくす
ることや、水素雰囲気、水素プラズマ中での熱処理によ
り、多結晶Ｓｉ薄膜のダングリングボンドと水素を結合
させることが行われている。しかしながら、多結晶Ｓｉ
薄膜のダングリングボンドと水素を結合させる方法で
は、特性の改善は見られるものの不十分である。
の結晶粒界及び粒内に存在する欠陥を低減するための方
法としては、、レーザー等による局部的な熱処理でＳｉ
薄膜を溶融させて、結晶粒を大きくして欠陥を少なくす
ることや、水素雰囲気、水素プラズマ中での熱処理によ
り、多結晶Ｓｉ薄膜のダングリングボンドと水素を結合
させることが行われている。しかしながら、多結晶Ｓｉ
薄膜のダングリングボンドと水素を結合させる方法で
は、特性の改善は見られるものの不十分である。
【０００９】同じく、多結晶Ｓｉ薄膜と絶縁膜（一般的
にはＳｉＯ２を用いることが多い）の界面に発生する欠
陥を低減するための方法としては、ＭＯＳトランジスタ
の作製プロセスで用いられる、Ｓｉの熱酸化によるＳｉ
Ｏ２の作製が考えられるが、この方法も約１０００℃近
い高温が必要であり、高価な耐熱性基板（一般的には石
英基板を用いることが多い）を必要とするため、低コス
ト化が困難となるという新たな問題点が生じてしまう。
にはＳｉＯ２を用いることが多い）の界面に発生する欠
陥を低減するための方法としては、ＭＯＳトランジスタ
の作製プロセスで用いられる、Ｓｉの熱酸化によるＳｉ
Ｏ２の作製が考えられるが、この方法も約１０００℃近
い高温が必要であり、高価な耐熱性基板（一般的には石
英基板を用いることが多い）を必要とするため、低コス
ト化が困難となるという新たな問題点が生じてしまう。
【００１０】そこで本発明は、多結晶Ｓｉ薄膜トランジ
スタを用いても、キャリアの移動度の低下やしきい値電
圧の上昇を防止することの可能な液晶表示装置を提供す
ることを目的とする。
スタを用いても、キャリアの移動度の低下やしきい値電
圧の上昇を防止することの可能な液晶表示装置を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】本発明請求項１に記載の
発明は、一主面にマトリクス状に配列された多結晶半導
体薄膜素子で構成されたスイッチング素子と、多結晶半
導体薄膜素子で構成されスイッチング素子を駆動する駆
動回路を形成した基板と、対向する基板内に挟持された
液晶と、光源とを有し、光源からの光が駆動回路部に入
射する構造となっている。この構成により、結晶粒界及
び粒内に存在する欠陥及び、多結晶Ｓｉ薄膜と絶縁膜
（一般的にはＳｉＯ２を用いることが多い）の界面に発
生する欠陥に捕獲されたキャリア（電子、ホール）を励
起させることで、移動度の低下、しきい値電圧の上昇を
抑えることができる。
発明は、一主面にマトリクス状に配列された多結晶半導
体薄膜素子で構成されたスイッチング素子と、多結晶半
導体薄膜素子で構成されスイッチング素子を駆動する駆
動回路を形成した基板と、対向する基板内に挟持された
液晶と、光源とを有し、光源からの光が駆動回路部に入
射する構造となっている。この構成により、結晶粒界及
び粒内に存在する欠陥及び、多結晶Ｓｉ薄膜と絶縁膜
（一般的にはＳｉＯ２を用いることが多い）の界面に発
生する欠陥に捕獲されたキャリア（電子、ホール）を励
起させることで、移動度の低下、しきい値電圧の上昇を
抑えることができる。
【００１２】本発明請求項２に記載の発明は、請求項１
に記載の発明において特にスイッチング素子に光源から
入射する光を制限する層を設けたことを特徴とするもの
であり、この構成により、入射する光に、エネルギーが
禁制帯幅を越えるものがある場合、価電子帯から伝導帯
へ電子が励起され、光伝導が生じ、スイッチング素子の
多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比が低下す
るという悪影響を回避することができる。
に記載の発明において特にスイッチング素子に光源から
入射する光を制限する層を設けたことを特徴とするもの
であり、この構成により、入射する光に、エネルギーが
禁制帯幅を越えるものがある場合、価電子帯から伝導帯
へ電子が励起され、光伝導が生じ、スイッチング素子の
多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比が低下す
るという悪影響を回避することができる。
【００１３】本発明請求項３に記載の発明は、請求項１
に記載の発明において特に、駆動回路部に光源から入射
する光を制限する層を設けたことを特徴とするものであ
り、この構成により、入射する光に、エネルギーが禁制
帯幅を越えるものがある場合、価電子帯から伝導帯へ電
子が励起され、光伝導が生じ、駆動回路部の多結晶Ｓｉ
薄膜トランジスタのＯＮ／ＯＦＦ比が低下するという悪
影響を回避することができる。
に記載の発明において特に、駆動回路部に光源から入射
する光を制限する層を設けたことを特徴とするものであ
り、この構成により、入射する光に、エネルギーが禁制
帯幅を越えるものがある場合、価電子帯から伝導帯へ電
子が励起され、光伝導が生じ、駆動回路部の多結晶Ｓｉ
薄膜トランジスタのＯＮ／ＯＦＦ比が低下するという悪
影響を回避することができる。
【００１４】本発明請求項５に記載の発明は、請求項２
または３に記載の発明において特に、光源から入射する
光を制限する層の禁制帯幅が多結晶半導体薄膜素子の禁
制帯と同じかそれ以下とするものであり、この構成によ
り、透過する光は多結晶半導体薄膜素子の禁制帯以上の
エネルギーの光に対して吸収が大きく、禁制帯以下のエ
ネルギーの光の透過性が高いため、多結晶Ｓｉ薄膜トラ
ンジスタのＯＮ／ＯＦＦ比を劣化させることなく、多結
晶半導体薄膜素子の特性を改善させるという作用を有し
ている。
または３に記載の発明において特に、光源から入射する
光を制限する層の禁制帯幅が多結晶半導体薄膜素子の禁
制帯と同じかそれ以下とするものであり、この構成によ
り、透過する光は多結晶半導体薄膜素子の禁制帯以上の
エネルギーの光に対して吸収が大きく、禁制帯以下のエ
ネルギーの光の透過性が高いため、多結晶Ｓｉ薄膜トラ
ンジスタのＯＮ／ＯＦＦ比を劣化させることなく、多結
晶半導体薄膜素子の特性を改善させるという作用を有し
ている。
【００１５】
【発明の実施の形態】以下本発明の実施の形態における
液晶表示素子について図面を参照しながら説明する。
液晶表示素子について図面を参照しながら説明する。
【００１６】図１は、本発明の実施の形態における液晶
表示装置の表示部の平面図を示したものであり、表示部
全体３のうち、中央に画素部１、その周辺に多結晶Ｓｉ
薄膜トランジスタで構成された駆動回路部２が形成され
ている。なお、本発明の液晶表示装置は、一主面にマト
リクス状に配列された多結晶半導体薄膜素子で構成され
たスイッチング素子、及び同じく多結晶半導体薄膜素子
で構成され、スイッチング素子を駆動する駆動回路が基
板上に形成されている。
表示装置の表示部の平面図を示したものであり、表示部
全体３のうち、中央に画素部１、その周辺に多結晶Ｓｉ
薄膜トランジスタで構成された駆動回路部２が形成され
ている。なお、本発明の液晶表示装置は、一主面にマト
リクス状に配列された多結晶半導体薄膜素子で構成され
たスイッチング素子、及び同じく多結晶半導体薄膜素子
で構成され、スイッチング素子を駆動する駆動回路が基
板上に形成されている。
【００１７】次に図６に、比較例として図１の多結晶Ｓ
ｉ薄膜トランジスタが形成された周辺部を拡大した従来
の液晶表示装置の駆動回路部の多結晶Ｓｉ薄膜トランジ
スタの断面図を示す。図６において、基板５上には半導
体層（多結晶シリコン）が形成されており、その一部
は、ソース、ドレイン領域６となっている。そして上記
の半導体層上にはゲート絶縁膜７を介してゼート電極８
が形成されており、一方、ソース、ドレイン領域６には
ソース、ドレイン配線１０が接続されている。なお、９
は層間絶縁膜、１１は保護膜を示している。
ｉ薄膜トランジスタが形成された周辺部を拡大した従来
の液晶表示装置の駆動回路部の多結晶Ｓｉ薄膜トランジ
スタの断面図を示す。図６において、基板５上には半導
体層（多結晶シリコン）が形成されており、その一部
は、ソース、ドレイン領域６となっている。そして上記
の半導体層上にはゲート絶縁膜７を介してゼート電極８
が形成されており、一方、ソース、ドレイン領域６には
ソース、ドレイン配線１０が接続されている。なお、９
は層間絶縁膜、１１は保護膜を示している。
【００１８】図６に示すとおり、液晶パネルの周辺部に
形成された駆動回路は、縁を構成する組立部材で覆わ
れ、光源からの光が入射しない構造となっている。
形成された駆動回路は、縁を構成する組立部材で覆わ
れ、光源からの光が入射しない構造となっている。
【００１９】一方図２に、図１の周辺部を拡大した、本
発明の液晶表示装置の駆動回路部の多結晶Ｓｉ薄膜トラ
ンジスタの断面図を示す。図２の構成は基本的には上記
の図６の構成と同一であり、同一部分には同一の符号を
付与している。図２に示す本発明の構成において、図６
に示す従来の構成と異なる点は、駆動回路部分から図６
に示す組立部材４を取り除いた構成となっている点であ
り、この構成により光源からの光が駆動回路の多結晶Ｓ
ｉ薄膜トランジスタに入射する構造となっている。
発明の液晶表示装置の駆動回路部の多結晶Ｓｉ薄膜トラ
ンジスタの断面図を示す。図２の構成は基本的には上記
の図６の構成と同一であり、同一部分には同一の符号を
付与している。図２に示す本発明の構成において、図６
に示す従来の構成と異なる点は、駆動回路部分から図６
に示す組立部材４を取り除いた構成となっている点であ
り、この構成により光源からの光が駆動回路の多結晶Ｓ
ｉ薄膜トランジスタに入射する構造となっている。
【００２０】上記のように構成された２つ（図６及び図
２）の液晶表示装置における多結晶Ｓｉ薄膜トランジス
タの特性を図３に示す。図３において、破線は図６に示
した比較例としての従来の多結晶Ｓｉ薄膜トランジスタ
の電流ー電圧特性を示したものであり、一方実線は光源
からの光を入射させた図２に示す本発明の多結晶Ｓｉ薄
膜トランジスタの電流ー電圧特性を示したものである。
なお、図３において、（ａ）は電流を線形表示、（ｂ）
は電流を対数表示で示したものである。
２）の液晶表示装置における多結晶Ｓｉ薄膜トランジス
タの特性を図３に示す。図３において、破線は図６に示
した比較例としての従来の多結晶Ｓｉ薄膜トランジスタ
の電流ー電圧特性を示したものであり、一方実線は光源
からの光を入射させた図２に示す本発明の多結晶Ｓｉ薄
膜トランジスタの電流ー電圧特性を示したものである。
なお、図３において、（ａ）は電流を線形表示、（ｂ）
は電流を対数表示で示したものである。
【００２１】図３から明らかなように、光を入射させる
ことで、多結晶Ｓｉ薄膜トランジスタのスイッチング特
性（ＯＮ／ＯＦＦ比）は多少悪くなるものの、しきい値
電圧は下がり、移動度は向上している。そこで以下では
上記の図３に示したように、多結晶Ｓｉ薄膜トランジス
タの移動度が向上し、結果としてしきい値電圧が低下し
たメカニズムについて説明する。
ことで、多結晶Ｓｉ薄膜トランジスタのスイッチング特
性（ＯＮ／ＯＦＦ比）は多少悪くなるものの、しきい値
電圧は下がり、移動度は向上している。そこで以下では
上記の図３に示したように、多結晶Ｓｉ薄膜トランジス
タの移動度が向上し、結果としてしきい値電圧が低下し
たメカニズムについて説明する。
【００２２】本発明のように、多結晶Ｓｉ薄膜トランジ
スタのチャネル部に光を入射させることで、多結晶Ｓｉ
薄膜の結晶粒界及び粒内に存在する欠陥及び、多結晶Ｓ
ｉ薄膜と絶縁膜（一般的にはＳｉＯ２を用いることが多
い）の界面に発生する欠陥に捕獲されたキャリア（電
子、ホール）を励起させることができる。その結果、移
動度の低下、しきい値電圧の上昇を押さえることができ
る。
スタのチャネル部に光を入射させることで、多結晶Ｓｉ
薄膜の結晶粒界及び粒内に存在する欠陥及び、多結晶Ｓ
ｉ薄膜と絶縁膜（一般的にはＳｉＯ２を用いることが多
い）の界面に発生する欠陥に捕獲されたキャリア（電
子、ホール）を励起させることができる。その結果、移
動度の低下、しきい値電圧の上昇を押さえることができ
る。
【００２３】ここで、入射する光に、エネルギーが禁制
帯幅を越えるものがある場合、価電子帯から伝導帯へ電
子が励起され、光伝導が生じ、多結晶Ｓｉ薄膜トランジ
スタのＯＮ／ＯＦＦ比が低下するという悪影響が生じ
る。しかしながら、画素のスイッチング素子の多結晶Ｓ
ｉ薄膜トランジスタは大きなＯＮ／ＯＦＦ比が必要であ
るが、駆動回路部では、動作速度が要求されるものの、
画素のスイッチング素子ほどのＯＮ／ＯＦＦ比がは必要
とされない。このため、光の入射を駆動回路部に限り、
画素のスイッチング素子の多結晶Ｓｉ薄膜トランジスタ
部分に入射する光を制限するという手段を加えることは
極めて有効である。
帯幅を越えるものがある場合、価電子帯から伝導帯へ電
子が励起され、光伝導が生じ、多結晶Ｓｉ薄膜トランジ
スタのＯＮ／ＯＦＦ比が低下するという悪影響が生じ
る。しかしながら、画素のスイッチング素子の多結晶Ｓ
ｉ薄膜トランジスタは大きなＯＮ／ＯＦＦ比が必要であ
るが、駆動回路部では、動作速度が要求されるものの、
画素のスイッチング素子ほどのＯＮ／ＯＦＦ比がは必要
とされない。このため、光の入射を駆動回路部に限り、
画素のスイッチング素子の多結晶Ｓｉ薄膜トランジスタ
部分に入射する光を制限するという手段を加えることは
極めて有効である。
【００２４】なお、上記駆動回路へ入射させる光量は多
結晶Ｓｉ薄膜、多結晶Ｓｉ薄膜と絶縁膜の界面の品質が
向上すれば減少させることができ、駆動回路部分といえ
ども、動作の安定、消費電力の減少、回路構成要素であ
る多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比を低下
させないためにも減少させることが望ましいため、可能
な限り多結晶Ｓｉ薄膜、多結晶Ｓｉ薄膜と絶縁膜の界面
の品質を向上させることが望ましい。
結晶Ｓｉ薄膜、多結晶Ｓｉ薄膜と絶縁膜の界面の品質が
向上すれば減少させることができ、駆動回路部分といえ
ども、動作の安定、消費電力の減少、回路構成要素であ
る多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比を低下
させないためにも減少させることが望ましいため、可能
な限り多結晶Ｓｉ薄膜、多結晶Ｓｉ薄膜と絶縁膜の界面
の品質を向上させることが望ましい。
【００２５】次に図４に本発明の液晶表示装置におい
て、光源から駆動回路部の多結晶Ｓｉ薄膜トランジスタ
に入射する光量を制御する膜を設けた多結晶Ｓｉ薄膜ト
ランジスタの断面図を示す。
て、光源から駆動回路部の多結晶Ｓｉ薄膜トランジスタ
に入射する光量を制御する膜を設けた多結晶Ｓｉ薄膜ト
ランジスタの断面図を示す。
【００２６】図４に示す構成は、基本的には図２に示し
た場合と同様であり、光源からの光が多結晶Ｓｉ薄膜ト
ランジスタに入射するように構成され、同一の部分には
同一の符号を付与している。但し、図４は図２と比較し
て遮光膜１２が基板５の上に形成され、さらに遮光膜１
２の上に絶縁膜１３が形成されている点で構成が異なっ
ている。そしてこの遮光膜１２が光源から駆動回路部の
多結晶Ｓｉ薄膜トランジスタに入射する光量を制御する
働きを行う。
た場合と同様であり、光源からの光が多結晶Ｓｉ薄膜ト
ランジスタに入射するように構成され、同一の部分には
同一の符号を付与している。但し、図４は図２と比較し
て遮光膜１２が基板５の上に形成され、さらに遮光膜１
２の上に絶縁膜１３が形成されている点で構成が異なっ
ている。そしてこの遮光膜１２が光源から駆動回路部の
多結晶Ｓｉ薄膜トランジスタに入射する光量を制御する
働きを行う。
【００２７】実際には、光量を制御する膜として、金属
膜であるＣｒ膜を用いた場合、Ｃｒ膜の膜厚を変えるこ
とで、多結晶Ｓｉ薄膜トランジスタの特性を図３（ａ）
及び（ｂ）で示した、光源からの光が入射しない従来の
多結晶Ｓｉ薄膜トランジスタの特性と光源からの光を入
射させた多結晶Ｓｉ薄膜トランジスタの特性の間で可変
することができ、多結晶Ｓｉ薄膜トランジスタの特性
を、液晶表示装置の駆動回路の所望の特性とすることが
できる。
膜であるＣｒ膜を用いた場合、Ｃｒ膜の膜厚を変えるこ
とで、多結晶Ｓｉ薄膜トランジスタの特性を図３（ａ）
及び（ｂ）で示した、光源からの光が入射しない従来の
多結晶Ｓｉ薄膜トランジスタの特性と光源からの光を入
射させた多結晶Ｓｉ薄膜トランジスタの特性の間で可変
することができ、多結晶Ｓｉ薄膜トランジスタの特性
を、液晶表示装置の駆動回路の所望の特性とすることが
できる。
【００２８】また、光量を制御する膜として、Ｇｅ薄膜
を用いた場合には多結晶Ｓｉ薄膜トランジスタ特性は図
５のようになる。なお、図５において、破線は比較例と
しての従来の多結晶Ｓｉ薄膜トランジスタの電流ー電圧
特性を示したものであり、一方実線は光源からの光を入
射させた本発明の多結晶Ｓｉ薄膜トランジスタの電流ー
電圧特性を示したものであり、図３において（ａ）は電
流を線形表示、（ｂ）は電流を対数表示で示したもので
ある。
を用いた場合には多結晶Ｓｉ薄膜トランジスタ特性は図
５のようになる。なお、図５において、破線は比較例と
しての従来の多結晶Ｓｉ薄膜トランジスタの電流ー電圧
特性を示したものであり、一方実線は光源からの光を入
射させた本発明の多結晶Ｓｉ薄膜トランジスタの電流ー
電圧特性を示したものであり、図３において（ａ）は電
流を線形表示、（ｂ）は電流を対数表示で示したもので
ある。
【００２９】この図５から明らかなように、Ｇｅ薄膜を
用いた場合には、多結晶Ｓｉ薄膜トランジスタのＯＮ／
ＯＦＦ比を劣化させることなく、しきい値電圧を下げる
とともに移動度を向上させることができる。
用いた場合には、多結晶Ｓｉ薄膜トランジスタのＯＮ／
ＯＦＦ比を劣化させることなく、しきい値電圧を下げる
とともに移動度を向上させることができる。
【００３０】上記のＣｒを用いた場合のように、金属膜
では光の波長に関係なく、膜厚で光量を制御することが
できる。一方、禁制帯幅が多結晶Ｓｉ半導体薄膜素子の
禁制帯と同じかそれ以下の薄膜（例えばＳｉ、Ｇｅ、Ｃ
ｕＩｎＳｅ2膜）では、透過する光は多結晶Ｓｉ半導体
薄膜素子の禁制帯以上のエネルギーの光に対して吸収が
大きく、禁制帯以下のエネルギーの光の透過性が高いた
め、多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比を劣
化させることなく、多結晶Ｓｉ半導体薄膜素子の特性を
改善させることができる。
では光の波長に関係なく、膜厚で光量を制御することが
できる。一方、禁制帯幅が多結晶Ｓｉ半導体薄膜素子の
禁制帯と同じかそれ以下の薄膜（例えばＳｉ、Ｇｅ、Ｃ
ｕＩｎＳｅ2膜）では、透過する光は多結晶Ｓｉ半導体
薄膜素子の禁制帯以上のエネルギーの光に対して吸収が
大きく、禁制帯以下のエネルギーの光の透過性が高いた
め、多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比を劣
化させることなく、多結晶Ｓｉ半導体薄膜素子の特性を
改善させることができる。
【００３１】上記の図４では、遮光膜により駆動回路へ
入射する光を制御した訳であるが、上記したように、画
素のスイッチング素子の多結晶Ｓｉ薄膜トランジスタは
大きなＯＮ／ＯＦＦ比が必要であるため、スイッチング
素子に対して遮光膜を形成することが有効であることは
言うまでもない。
入射する光を制御した訳であるが、上記したように、画
素のスイッチング素子の多結晶Ｓｉ薄膜トランジスタは
大きなＯＮ／ＯＦＦ比が必要であるため、スイッチング
素子に対して遮光膜を形成することが有効であることは
言うまでもない。
【００３２】なお、光源からの入射光量の調整には膜厚
を変えた金属膜、例えばＣｒ膜或いは、禁制帯幅が多結
晶Ｓｉ半導体薄膜素子の禁制帯と同じかそれ以下の薄
膜、例えばＳｉ、Ｇｅ、ＣｕＩｎＳｅ2膜を、駆動回
路、スイッチング素子を構成する基板の最下層に形成す
ることが望ましい。また、金属膜は半導体膜に比べて、
一般的に作製が容易であり、装置コストも低い。このた
め、液晶表示装置の種類例えば価格等により使い分けを
行うことが望ましい。
を変えた金属膜、例えばＣｒ膜或いは、禁制帯幅が多結
晶Ｓｉ半導体薄膜素子の禁制帯と同じかそれ以下の薄
膜、例えばＳｉ、Ｇｅ、ＣｕＩｎＳｅ2膜を、駆動回
路、スイッチング素子を構成する基板の最下層に形成す
ることが望ましい。また、金属膜は半導体膜に比べて、
一般的に作製が容易であり、装置コストも低い。このた
め、液晶表示装置の種類例えば価格等により使い分けを
行うことが望ましい。
【００３３】
【発明の効果】以上のように本発明によれば、光源から
の光を駆動回路部の多結晶Ｓｉ薄膜トランジスタに入射
させることにより、しきい値電圧を低下させてキャリア
の移動度を向上させることが可能となる。
の光を駆動回路部の多結晶Ｓｉ薄膜トランジスタに入射
させることにより、しきい値電圧を低下させてキャリア
の移動度を向上させることが可能となる。
【００３４】また特に多結晶Ｓｉ薄膜トランジスタの光
の入射する側に金属の遮光膜を形成した場合には、金属
膜の膜厚の制御により多結晶Ｓｉ薄膜トランジスタの特
性を制御することができ、さらに、禁制帯幅が多結晶Ｓ
ｉ半導体薄膜素子の禁制帯と同じかそれ以下の薄膜を遮
光膜として用いた場合、透過する光は多結晶Ｓｉ半導体
薄膜素子の禁制帯以上のエネルギーの光に対して吸収が
大きく、禁制帯以下のエネルギーの光の透過性が高いた
め、多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比を劣
化させることなく、多結晶Ｓｉ半導体薄膜素子の特性を
改善させることができる。
の入射する側に金属の遮光膜を形成した場合には、金属
膜の膜厚の制御により多結晶Ｓｉ薄膜トランジスタの特
性を制御することができ、さらに、禁制帯幅が多結晶Ｓ
ｉ半導体薄膜素子の禁制帯と同じかそれ以下の薄膜を遮
光膜として用いた場合、透過する光は多結晶Ｓｉ半導体
薄膜素子の禁制帯以上のエネルギーの光に対して吸収が
大きく、禁制帯以下のエネルギーの光の透過性が高いた
め、多結晶Ｓｉ薄膜トランジスタのＯＮ／ＯＦＦ比を劣
化させることなく、多結晶Ｓｉ半導体薄膜素子の特性を
改善させることができる。
【００３５】従って本発明によれば、高性能な液晶表示
装置を実現することができる。
装置を実現することができる。
【図１】本発明の液晶表示装置の平面図
【図２】本発明の液晶表示装置の駆動回路部の多結晶Ｓ
ｉ薄膜トランジスタの断面図
ｉ薄膜トランジスタの断面図
【図３】光源からの光が入射しない従来の多結晶Ｓｉ薄
膜トランジスタの特性と、光源からの光を入射させた多
結晶Ｓｉ薄膜トランジスタの特性を示す図
膜トランジスタの特性と、光源からの光を入射させた多
結晶Ｓｉ薄膜トランジスタの特性を示す図
【図４】本発明の液晶表示装置の駆動回路部の多結晶Ｓ
ｉ薄膜トランジスタの断面図
ｉ薄膜トランジスタの断面図
【図５】光源からの入射光を制限する膜として、Ｇｅ薄
膜を用いた場合の多結晶Ｓｉ薄膜トランジスタの特性を
示す図
膜を用いた場合の多結晶Ｓｉ薄膜トランジスタの特性を
示す図
【図６】従来の液晶表示装置の駆動回路部の多結晶Ｓｉ
薄膜トランジスタの断面図
薄膜トランジスタの断面図
１ 画素部 ２ 駆動回路部 ３ 表示パネル部 ４ 組立部材 ５ 基板 ６ ソース、またはドレイン領域 ７ ゲート絶縁膜 ８ ゲート電極 ９ 層間絶縁膜 １０ ソース・ドレイン配線 １１ 保護膜 １２ 遮光膜 １３ 絶縁膜
Claims (5)
- 【請求項１】一主面にマトリクス状に配列された多結晶
半導体薄膜素子で構成されたスイッチング素子と、多結
晶半導体薄膜素子で構成され前記スイッチング素子を駆
動する駆動回路を形成した基板と、対向する基板内に挟
持された液晶と、光源とを有する液晶表示装置であっ
て、前記光源からの光が駆動回路部に入射する構造であ
ることを特徴とする液晶表示装置。 - 【請求項２】スイッチング素子に光源から入射する光を
制限する層を設けたことを特徴とする請求項１に記載の
液晶表示装置。 - 【請求項３】駆動回路部に光源から入射する光を制限す
る層を設けたことを特徴とする請求項１に記載の液晶表
示装置。 - 【請求項４】光源から入射する光を制限する層が金属薄
膜であることを特徴とする請求項２または３に記載の液
晶表示装置。 - 【請求項５】光源から入射する光を制限する層の禁制帯
幅が多結晶半導体薄膜素子の禁制帯と同じかそれ以下で
あることを特徴とする請求項２または３に記載の液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218597A JPH10209460A (ja) | 1997-01-27 | 1997-01-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218597A JPH10209460A (ja) | 1997-01-27 | 1997-01-27 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209460A true JPH10209460A (ja) | 1998-08-07 |
Family
ID=11798363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1218597A Pending JPH10209460A (ja) | 1997-01-27 | 1997-01-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209460A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| JP2006301505A (ja) * | 2005-04-25 | 2006-11-02 | Sharp Corp | 表示装置 |
| JP2009526393A (ja) * | 2006-02-10 | 2009-07-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 大面積薄膜回路 |
| WO2009110623A1 (en) * | 2008-03-06 | 2009-09-11 | Canon Kabushiki Kaisha | Method of treating semiconductor element |
| WO2009139483A1 (en) * | 2008-05-12 | 2009-11-19 | Canon Kabushiki Kaisha | Semiconductor device and display apparatus |
| WO2009139482A1 (en) * | 2008-05-12 | 2009-11-19 | Canon Kabushiki Kaisha | Method for controlling threshold voltage of semiconductor element |
| JP2009277701A (ja) * | 2008-05-12 | 2009-11-26 | Canon Inc | 半導体素子又は半導体装置の製造方法ならびにその製造装置 |
| WO2010002029A1 (en) * | 2008-07-03 | 2010-01-07 | Canon Kabushiki Kaisha | Light emitting display apparatus |
-
1997
- 1997-01-27 JP JP1218597A patent/JPH10209460A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| JP2006301505A (ja) * | 2005-04-25 | 2006-11-02 | Sharp Corp | 表示装置 |
| JP4722538B2 (ja) * | 2005-04-25 | 2011-07-13 | シャープ株式会社 | 表示装置 |
| US20090315877A1 (en) * | 2006-02-10 | 2009-12-24 | Koninklijke Philips Electronics N.V. | Large area thin film circuits |
| JP2009526393A (ja) * | 2006-02-10 | 2009-07-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 大面積薄膜回路 |
| US9030461B2 (en) * | 2006-02-10 | 2015-05-12 | Koninklijke Philips N.V. | Large area thin film circuits employing current driven, illumination enhanced, devices |
| JP2009212443A (ja) * | 2008-03-06 | 2009-09-17 | Canon Inc | 半導体素子の処理方法 |
| US8084331B2 (en) | 2008-03-06 | 2011-12-27 | Canon Kabushiki Kaisha | Method of treating semiconductor element |
| WO2009110623A1 (en) * | 2008-03-06 | 2009-09-11 | Canon Kabushiki Kaisha | Method of treating semiconductor element |
| JP2009277702A (ja) * | 2008-05-12 | 2009-11-26 | Canon Inc | 半導体素子の閾値電圧の制御方法 |
| JP2009277701A (ja) * | 2008-05-12 | 2009-11-26 | Canon Inc | 半導体素子又は半導体装置の製造方法ならびにその製造装置 |
| JP2009276387A (ja) * | 2008-05-12 | 2009-11-26 | Canon Inc | 半導体装置 |
| WO2009139482A1 (en) * | 2008-05-12 | 2009-11-19 | Canon Kabushiki Kaisha | Method for controlling threshold voltage of semiconductor element |
| WO2009139483A1 (en) * | 2008-05-12 | 2009-11-19 | Canon Kabushiki Kaisha | Semiconductor device and display apparatus |
| US8513662B2 (en) | 2008-05-12 | 2013-08-20 | Canon Kabushiki Kaisha | Semiconductor device and display apparatus |
| US8530246B2 (en) | 2008-05-12 | 2013-09-10 | Canon Kabushiki Kaisha | Method for controlling threshold voltage of semiconductor element |
| WO2010002029A1 (en) * | 2008-07-03 | 2010-01-07 | Canon Kabushiki Kaisha | Light emitting display apparatus |
| US8592815B2 (en) | 2008-07-03 | 2013-11-26 | Canon Kabushiki Kaisha | Light emitting display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173926B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 | |
| JPS62232966A (ja) | 薄膜トランジスタの製造方法 | |
| CN1112730A (zh) | 用于显示的薄膜半导体器件及其制造方法 | |
| JP2003273361A (ja) | 半導体装置およびその製造方法 | |
| JP2009049243A (ja) | 画像表示装置およびその製造方法 | |
| JPH10209460A (ja) | 液晶表示装置 | |
| JP4651773B2 (ja) | 半導体装置の作製方法 | |
| JP3864476B2 (ja) | 薄膜半導体装置 | |
| JPH02206173A (ja) | 多結晶薄膜トランジスタ | |
| TW200421618A (en) | Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4256087B2 (ja) | 半導体装置の作製方法 | |
| JPH01192173A (ja) | 半導体装置の製造方法 | |
| JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
| JP3378415B2 (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| KR960008133B1 (ko) | 반도체장치와 그 제작방법 | |
| KR20040050768A (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
| KR100856864B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JP2004327872A (ja) | 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた表示装置、その製造方法 | |
| JP3359906B2 (ja) | 半導体装置の作製方法 | |
| JP3708595B2 (ja) | 液晶表示装置 | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 |