JPH10197897A5

JPH10197897A5 -

Info

Publication number: JPH10197897A5
Application number: JP1996358974A
Authority: JP
Filing date: 1996-12-27
Publication date: 2004-12-02
Anticipated expiration: 2016-12-27

Claims

複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記シリコン薄膜は、互いに概略平行に、かつ、方向性をもって成長した複数の棒状または偏平棒状結晶が集合してなる結晶構造を有していることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記シリコン薄膜を構成する棒状または偏平棒状結晶の内部は結晶格子が連続的に連なっていることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴのサブスレッショルド係数はＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decadeであることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴの寸法は、該複数のＴＦＴで構成される回路の要求する電気特性に応じて異なることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴのチャネル長またはゲイト絶縁膜の膜厚は、該複数のＴＦＴで構成される回路の要求する電気特性に応じて異なることを特徴とするアクティブマトリクスディスプレイ。
請求項４または請求項５において、前記複数のＴＦＴで構成される回路の要求する電気特性とは駆動周波数および動作電圧であることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴの内、必要とする駆動周波数が0.1 ＧＨｚ以上の回路を構成するＴＦＴのゲイト絶縁膜の膜厚は５０ｎｍ以下であり、必要とする動作電圧が10Ｖを超える回路を構成するＴＦＴのゲイト絶縁膜の膜厚は１００ｎｍ以上であることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴには高周波駆動型ＴＦＴと高耐圧駆動型ＴＦＴとが同時に存在していることを特徴とするアクティブマトリクスディスプレイ。
請求項８において、前記高周波駆動型ＴＦＴのゲイト絶縁膜の膜厚は５０ｎｍ以下であり、前記高耐圧駆動型ＴＦＴのゲイト絶縁膜の膜厚は１００ｎｍ以上であることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置して構成されるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記画素マトリクス回路、ドライバー回路およびロジック回路を構成する複数の回路には駆動周波数または動作電圧が異なる少なくとも二種類の回路が含まれることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記シリコン薄膜は、互いに概略平行に、かつ、方向性をもって成長した複数の棒状または偏平棒状結晶が集合してなる結晶構造を有していることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記シリコン薄膜を構成する棒状または偏平棒状結晶の内部は結晶格子が連続的に連なり、キャリアにとって実質的に単結晶と見なせることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴのサブスレッショルド係数はＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decadeであることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴの寸法は、該複数のＴＦＴで構成される回路の要求する電気特性に応じて異なることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴのチャネル長またはゲイト絶縁膜の膜厚は、該複数のＴＦＴで構成される回路の要求する電気特性に応じて異なることを特徴とするアクティブマトリクスディスプレイ。
請求項１４または請求項１５において、前記複数のＴＦＴで構成される回路の要求する電気特性とは駆動周波数および動作電圧であることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴの内、必要とする駆動周波数が0.1 ＧＨｚ以上の回路を構成するＴＦＴのゲイト絶縁膜の膜厚は５０ｎｍ以下であり、必要とする動作電圧が10Ｖを超える回路を構成するＴＦＴのゲイト絶縁膜の膜厚は１００ｎｍ以上であることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記複数のＴＦＴには高周波駆動型ＴＦＴと高耐圧駆動型ＴＦＴとが同時に存在していることを特徴とするアクティブマトリクスディスプレイ。
請求項１８において、前記高周波駆動型ＴＦＴのゲイト絶縁膜の膜厚は５０ｎｍ以下であり、前記高耐圧駆動型ＴＦＴのゲイト絶縁膜の膜厚は１００ｎｍ以上であることを特徴とするアクティブマトリクスディスプレイ。
複数のソース線、複数のゲイト線および複数のＴＦＴとを少なくとも含んで構成される画素マトリクス回路と、
前記ソース線を駆動するソース線ドライバー回路および前記ゲイト線を駆動するゲイト線ドライバー回路を少なくとも含むドライバー回路と、
前記ドライバー回路を駆動するために必要な信号と前記画素マトリクス回路に伝達される画像情報を含む信号とを処理するロジック回路と、
を同一基板上に配置したアクティブマトリクス基板と該アクティブマトリクス基板に対向して配置される対向基板との間に液晶層を挟持した構成でなるアクティブマトリクスディスプレイにおいて、
前記画素マトリクス回路、ドライバー回路およびロジック回路は結晶性を有するシリコン薄膜による複数のＴＦＴで構成され、
前記シリコン薄膜は、結晶化を助長する触媒元素を用いて結晶化され、
前記画素マトリクス回路、ドライバー回路およびロジック回路を構成する複数の回路には駆動周波数または動作電圧が異なる少なくとも二種類の回路が含まれることを特徴とするアクティブマトリクスディスプレイ。
請求項２乃至５、７、８、１０、１２乃至１５、１７、１８、２０のいずれか一において、前記シリコン薄膜は、互いに概略平行に、かつ、方向性をもって成長した複数の棒状または偏平棒状結晶が集合してなる結晶構造を有していることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記複数のＴＦＴを構成する活性層のうち少なくともチャネル形成領域は、チャネル長方向と前記シリコン薄膜を構成する棒状または偏平棒状結晶の成長方向とが概略一致し、かつ、チャネル長方向とチャネル幅方向とで異方性を有することを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記複数のＴＦＴを構成する活性層のうち少なくともチャネル形成領域は真性または実質的に真性な領域であることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記結晶化を助長する触媒元素としてＮｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｄ、Ｐｂ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素を用い、前記シリコン薄膜中の前記触媒元素の濃度は 1×10¹⁷atoms/cm³ 以下であることを特徴とするアクティブマトリクスディスプレイ。
請求項２４において、前記結晶化を助長する触媒元素は、Ｎｉ（ニッケル）であることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記シリコン薄膜中にはＣｌ、Ｆ、Ｂｒから選ばれた一種または複数種類の元素が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で含まれることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記複数のＴＦＴを構成する活性層とゲイト絶縁膜との界面にはＣｌ、Ｆ、Ｂｒから選ばれた一種または複数種類の元素が存在することを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記画素マトリクス回路はマトリクス状に形成された複数の画素領域で構成され、該画素領域には２つ以上のＴＦＴを実質的に直列に接続した構成でなる少なくとも一つの画素ＴＦＴが具備されていることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記画素マトリクス回路はマトリクス状に形成された複数の画素領域で構成され、該画素領域に具備される補助容量は接続配線および該接続配線と重畳するブラックマスクとの間に形成されることを特徴とするアクティブマトリクスディスプレイ。
請求項２９において、前記ブラックマスクは開口部を有する有機性樹脂膜の上に形成されており、前記開口部の底部において前記補助容量が形成されていることを特徴とするアクティブマトリクスディスプレイ。
請求項２９において、前記接続配線はソース線と同一材料、かつ、同一の層に形成されていることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記画素マトリクス回路を構成する複数のＴＦＴの寸法は、前記ドライバー回路またはロジック回路を構成する複数のＴＦＴの内、少なくとも１つのＴＦＴの寸法と異なることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至５、７、８、１０、１１乃至１５、１７、１８、２０のいずれか一において、前記ロジック回路として位相比較器、ＬＰＦ（ローパスフィルター）、ＶＣＯ（電圧制御型発振器）、分周器、水平走査用発振器、垂直走査用発振器、Ｄ／Ａコンバータ、Ｉ／Ｏポート、差動アンプ、オペアンプ、コンパレータ、メモリのうち少なくとも１つの回路が含まれることを特徴とするアクティブマトリクスディスプレイ。
請求項１乃至３３のいずれか一に記載のアクティブマトリクスディスプレイを用いた電気光学デバイスであって、プロジェクション型液晶表示装置、ビデオカメラ、スチルカメラ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末、モバイルコンピュータ、又は携帯電話のいずれか一である電気光学デバイス。