[go: up one dir, main page]

KR100194926B1 - 구동회로 일체형 액정표시소자 및 제조방법 - Google Patents

구동회로 일체형 액정표시소자 및 제조방법 Download PDF

Info

Publication number
KR100194926B1
KR100194926B1 KR1019960015698A KR19960015698A KR100194926B1 KR 100194926 B1 KR100194926 B1 KR 100194926B1 KR 1019960015698 A KR1019960015698 A KR 1019960015698A KR 19960015698 A KR19960015698 A KR 19960015698A KR 100194926 B1 KR100194926 B1 KR 100194926B1
Authority
KR
South Korea
Prior art keywords
forming
layer
driving circuit
semiconductor layer
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960015698A
Other languages
English (en)
Other versions
KR970076029A (ko
Inventor
배성식
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960015698A priority Critical patent/KR100194926B1/ko
Priority to US08/833,496 priority patent/US5969702A/en
Publication of KR970076029A publication Critical patent/KR970076029A/ko
Application granted granted Critical
Publication of KR100194926B1 publication Critical patent/KR100194926B1/ko
Priority to US09/334,942 priority patent/US6300174B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

구동회로 일체용 액정표시소자는 기판 위에 버퍼층과 반도체층을 형성한 후, 마스크를 사용하여 화소부와 구동회로부의 A영역을 n+도핑하여 반도체층에 n+층을 형성하며 구동회로부의 B영역에는 p+도핑을 실시하여 반도체층에 p+층을 형성한다. 화소박막트랜지스터는 n-도핑에 의해 LDD구조로 되며, 구동회로부는 NMOS 박막트랜지스터와 PMOS 박막트랜지스터로 구성된 CMOS 박막트랜지스터가 형성한다. 기판과 버퍼층 사이에는 블랙매트릭스가 형성되어 있어 포토레지스트의 패턴시 마스크가 불필요하게 되며 개구율도 향상된다.

Description

구동회로 일체형 액정표시소자 및 제조방법
제1a~제1h도는 종래의 구동회로 일체형 박막트랜지스터의 제조방법을 나타내는 도면.
제2a~제2j도는 본 발명에 따른 구동일체형 박막트랜지스터 제조방법을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
101 : 기판 102 : 블랙매트릭스
103 : 버퍼층 104a,104b,104c : 반도체층
105 : 게이트절연막 106a,106b,106 : 게이트전극
107 : 층간절연막 109 : 투명전극
120a,120b : 포토레지스트 106d : 주사선
112a : 채널층 112b : n-층
112c : n+층 112d : p+층
본 발명은 액정표시소자에 관한 것으로, 특히 화소구동용 박막트랜지스터와 구동회로부를 하나의 공정으로 액정표시장치의 패널에 일체로 형성한 구동회로 일체형 액정표시소자 및 그 제조방법에 관한 것이다.
대면적이고 고화질의 액정표시장치에 사용되고 있는 액티브매트릭스 액정표시장치(Active Matrix LCD)는 각 화소마다 형성되어 상기한 화소를 작동시키는 화소(pixel)구동용 박막트랜지스터(Thin Film Transistor)와 상기한 화소구동용 박막트랜지스터를 작동하며 주사선(gate line)과 신호선(data line)에 신호를 인가하는 구동회로부가 형성되어 있다.
구동회로부는 일반적으로 2가지의 형태로 나눌 수 있는데, 하나는 액정패널의 외부기판에 상기한 화소구동용 TFT와는 별개로 집적회로를 형성하여 상기한 액정패널에 접속시킨 외부신호선구동 집적회로이고, 다른 하나는 화소구동형 TFT와 일체로 액정패널 위에 형성한 구동회로 일체형 TFT이다. 이러한 구동회로 일체용 TFT에서 주로 사용되는 것은 전계효과 이동도가 큰 CMOS(Complementary Metal Oxide Semiconductor) TFT이다. 이 CMOS TFT는 비정질실리콘으로 구성된 외부신호선구동 직접회로에 비해 다결정실리콘으로 구성되어 스위칭효과가 대단히 크다. 또한, 상기한 CMOS TFT로 이루어진 구동회로 일체형 TFT는 화소구동용 TFT와 하나의 공정으로 제적할 수 있으므로 제조비용이 훨씬 절감되는 장점도 있다.
제1a~제1h도는 종래의 구동회로 일체형 액정표시소자의 제조방법을 나타내는 도면으로, 기판(1)은 각각 화소부와 구동회로부와 나누어진다. 또한, 구동회로부는 각각 A, B영역으로 나누어져 A영역에는 NMOS TFT가 형성되고, B영역에는 PMOS TFT가 형성된다. 우선, 제1a도에 나타낸 바와 같이 기판(1) 위에 버퍼층(3)을 형성한 후, 다결정실리콘을 성막하고 패터닝하여 화소부와 구동회로부에 반도체층(4a),(4b),(4c)을 형성한다. 화소부에는 1개의 반도체층이 형성되고 구동회로부에는 2개의 반도체층이 형성되는데, 화소부에 형성된 반도체층(4a)은 화소 TFT용이며, 구동회로부에 형성된 반도체층은 각각 NMOS와 PMOS TFT용이다.
그리고, 제1b도에 나타낸 바와 같이 기판(1) 전체에 걸쳐서 SiO2나 SiNx와 같은 절연막(5), Al이나 Al합금 또는 Cr 등의 금속막(6), 포토레지스트(20a)를 순차적으로 형성한 후, 제1c도에 나타낸 바와 같이 사진식각공정으로 상기한 절연막(5)과 금속막(6)을 패터닝을 하여 게이트절연막(5)과 게이트전극(6a),(6b),(6c)을 형성한다. 이어서, 제1d도에 나타낸 바와 같이 기판(1)에 전체에 걸쳐서 저농도의 n-도핑을 실시하면, 게이트전극(6a),(6b),(6c)이 상기한 이온을 아래를 제외한 영역이 n-층(12b)이 되며, 게이트전극(6a),(6b),(6c)의 아래의 영역은 채널층(12a)으로 된다.
이후, 제1e도에 나타낸 바와 같이 LDD구조를 형성하기 위해 포토레지스트(20b)를 도포하고 패터닝하여 구동회로부의 B영역과 화소부의 게이트전극(6a)과 활성층의 일부분을 블로킹한 상태에서 고농도의 n+도핑을 실시한다. 즉, 화소부에 형성되는 포토레지스트(20b)는 게이트전극(6a) 보다 크고 반도체 층보다 작은 폭으로 형성되어 n+도핑시 이온이 n-층(12b)의 일부분에만 도핑되도록 한다. 따라서, 상기한 n+도핑에 의해 화소부와 구동회로부의 A영역의 반도체층에는 n+층(12c)이 형성되는데, 특히 화소부의 반도체층에는 고농도의 n+층(12c)과 저농도의 n-층(12b)이 형성되어 LDD(Light Doped Drain)구조가 된다.
제1f도에 나타낸 바와 같이, 포토레지스트(20b)를 제거하고 다시 포토레지스트(20c)를 도포하고 패터닝하여 화소부와 구동회로부의 A영역을 블로킹한 상태에서 고농도의 p+도핑을 실시하면, 구동회로부의 B영역에는 p+층(12d)이 형성된다. 이러한, 도핑방법을 카운터도핑(counter doping) 방식이라 하는데, n-도핑시 반도체층에 도핑되는 이온의 농도(concentration)은 약 1016~1018c/㎥ 정도이고, p+도핑시 반도체층에 도핑되는 이온의 농도는 약 1019~1021c/㎥정도이기 때문에, p+도핑에 의해 n-층(12b)이 p+층(12d)으로 변환된다.
따라서, 화소부에는 n+층(12c) 및 n-층(12b)으로 된 LDD(Light Doped Drain) 구조의 박막트랜지스터가 형성되며, 구동회로부에는 n+층(12c)이 형성된 NMOS TFT와 p+층(12d)이 형성된 PMOS TFT로 이루어진 CMOS TFT가 형성된다.
이후, 제1g도에 나타낸 바와 같이 상기한 포토레지스트(20c)를 제거하고 기판(1)에 전체에 걸쳐서 SiNx와 같은 층간절연막(7)을 성막한 후, 패터닝하여 컨택트홀을 형성하고, Al과 같은 금속을 성막하고 패터닝하여 소스/드레인전극(8)을 형성한다. 그리고, 제1h도에 나타낸 바와 같이 ITO(Induim Tin Oxide)를 성막하고 패터닝하여 투명전극(9)을 형성한 후, 보호막(10)을 성막하여 화소부에는 LDD구조의 TFT가, 구동회로부에는 CMOS가 형성된 구동회로 일체형 액정표시소자가 완성된다.
그리고, 도면에는 표시하지 않았지만, 보호막을 형성한 후 구동회로부와 액정패널 외부에 장착된 외부구동회로를 접속하기 위해 상기한 보호막을 패터닝하여 패드오픈영역을 형성하며, 이어서 배향막을 형성하고 러빙을 실시하여 액정패널을 완성한다. 또한, 상판에는 빛이 누설되는 것을 방지하기 위한 블랙매트릭스(black matrix) 형성공정이 필요하게 된다.
그러므로, 상기한 방법에 의해 제조되는 종래의 구동회로 일체형 액정표시소자는 그 공정시에 반도체층 패턴용, n+도핑을 위한 포토레지스트 패턴용, 게이트절연막 및 게이트전극 패턴용, p+도핑을 위한 포토레지스트 패턴용, 컨택트홀 형성용, 소스/드레인전극 형성용, 투명전극 형성용, 보호막의 패드오픈용, 블랙매트릭스 형성용 등의 10개의 마스크가 필요하게 되어 공정이 복잡하게 되므로, 수율이 저하되고 비용이 증가하는 문제가 있었다.
본 발명은 상기한 문제를 감안하여 이루어진 것으로, 간단한 공정으로 블랙매트릭스 및 화소부와 구동회로부를 일체로 형성하여 비용을 절감할 수 있고 개구율을 향상시킬 수 있는 구동회로 일체형 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명의 구동회로 일체형 액정표시소자의 제조방법은 기판 위에 블랙매트릭스(Black Matrix)를 형성한 후 패터닝하는 단계와, 버퍼층(buffer layer)을 형성하는 단계와, 상기한 버퍼층 위에 반도체층을 형성하는 단계와, 반도체층이 형성된 기판 위에 포토레지스트를 도포하고 패터닝하여 구동회로부의 한쪽 반도체층과, 상기한 구동회로부의 다른쪽 반도체층의 일부 및 화소부의 반도체층의 일부를 블로킹한 상태에서 n+도핑하여 화소부의 반도체층과 구동회로부의 한쪽 반도체층에 n+층을 형성하는 단계와, 포토레지스트를 제거하고 게이트절연막을 성막한 후 게이트금속을 성막하고, 패터닝하여 게이트전극을 형성하는 단계와, 게이트절연막을 패터닝한 후 게이트전극을 마스크로 하여 n-도핑하는 단계와, 포토레지스트를 도포하고 패터닝하여 화소부 및 구동회로부의 n+층이 형성된 반도체층을 블로킹한 상태에서 p+도핑하여 구동회로부의 다른쪽 반도체층에 p+층을 형성하는 단계와, 층간절연막을 성막하고 패터닝하여 컨택트홀을 형성하는 단계와, 상기한 컨택트홀 및 화소부의 화소영역에 투명전극을 형성하는 단계로 구성된다.
화소부에 형성되는 게이트전극은 구동회로부에 형성된 게이트전극 보다 작은 폭으로 형성되어 n-도핑시 화소부의 n+층과 채널층 사이에 n-층이 형성되어 화소부에는 n+층, n-층, 채널층으로 이루어진 LDD구조의 박막트랜지스터가 형성된다.
기판 위에 형성되는 반도체층은 다결정실리콘으로 이루어진 반도체층으로 비정질실리콘을 성막한 후 레이저어닐링을 실시하여 다결정반도체층을 형성한다.
이러한 제조공정에서 사용되는 마스크로서는 블랙매트릭스 패턴용, 반도체층 패턴용, 게이트전극 형성용, p+도핑을 위한 포토레지스트 패턴용, 컨택트홀 형성용, 투명전극 형성용 등의 6개의 마스크가 사용된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 구동회로 일체용 액정표시소자의 제조방법을 상세히 설명한다.
제2a~j도는 본 발명에 따른 구동회로 일체용 액정표시소자 제조방법을 나타내는 도면으로, 기판(101)은 화소구동용 TFT가 형성되는 화소부와 CMOS TFT가 형성되는 구동회로부로 구분되는데, 구동회로부는 NMOS가 형성되는 영역과 PMOS가 형성되는 영역으로 구분된다. 본 실시예에서는 NMOS가 형성되는 영역을 A, PMOS가 형성되는 영역을 B로 나타낸다. 우선, 제2a도에 나타낸 바와 같이 상기한 기판(101) 위에 검은색 수지(black resin) 등을 도포하고 패터닝하여 블랙매트릭스(102)를 형성한다. 블랙매트릭스(102)는 투과형 액정표시장치에서 화상을 나타내는 부분인 화소영역 이외의 영역으로 빛이 새어나가는 것을 방지하기 위한 것으로, 도면에 나타낸 바와 같이 화소부의 TFT가 형성되는 부분과 주사선이 형성되는 부분에 상기한 화소전극의 가장자리부분과 겹치도록 성막된다.
이어서, 제2b도에 나타낸 바와 같이 기판(101) 전체에 걸쳐서 버퍼층(103)를 성막한다. 그리고, 상기한 버퍼층(103) 위에 제2c도에 나타낸 바와같이 비정질실리콘을 성막한 다음, 엑시머(exmer)레이저를 1회 조사하여 어닐링(annealing)을 실시하고 패터닝하여 반도체층(104a),(104b),(104c)을 형성한다. 이 레이저어닐링에 의해 비정질실리콘이 다결정실리콘으로 결정화된다. 또한, 이 반도체층은 화소부에 1개, 구동회로부의 각 영역(A),(B)에 각각 1개씩 형성되는데, 화소부에 형성된 반도체층(104a)은 화소를 구동하는 화소 TFT용이고, 구동회로부에 형성된 반도체층(104b),(104c)은 각각 상기한 화소 TFT를 구동하며 주사선 및 신호선에 신호를 인가하기 위한 CMOS TFT용이다. 여기서, 반도체층을 저온(약 550℃이하)에서 증착한 다결정실리콘을 성막한 후 패터닝하는 방법으로 형성할 수도 있다.
이후, 제2d도에 나타낸 바와 같이 포토레지스트(120a)를 도포하고 패터닝한다. 이 포토레지스트(120a)는 음성 포토레지스트(negative photoresist)로서 배면노광(back illumation)에 의해 상기한 블랙매트릭스(102)에 의해 빛이 차단된 부분의 음성 포토레지스트(102a)만이 제거된다. 따라서, 음성 포토레지스트(120a)를 제거하기 위해 별도의 마스크가 필요없게 된다. 그러므로, 상기한 블랙매트릭스(102)는 액정표시장치가 작동할 때, 화소 이외의 부분으로 빛이 새어나가는 것을 방지할 뿐만 아니라 제조과정에서의 음성 포토레지스트를 제거할 때에도 사용된다. 그리고, 상기한 블랙매트릭스(102)는 구동회로부의 B영역에는 형성되어 있지 않으므로, 상기한 B영역의 반도체층(104b)은 전체가 포토레지스트(102a)에 의패 덮여지며, 그 외의 화소부의 반도체층(104a)과 구동회로부의 A영역의 반도체층(104b) 위에는 중앙에만 포토레지스트(120a)가 형성된다.
이어서, 제2e도에 나타낸 바와 같이 기판(101) 전체에 걸쳐서 n+도핑을 실시하면, 화소부의 반도체층(104a)과 구동회로부의 A영역의 반도체층(104b)에서는 음성 포토레지스트(120a)에 의해 블로킹된 영역은 채널층(112a)으로 되고 이온이 도핑된 영역은 n+층(112c)이 되지만, 구동회로부의 B영역의 반도체층(104c)은 포토레지스트(120a)에 의해 전체가 블로킹되어 아무런 변화가 일어나지 않는다. 그리고, 제2f도에 나타낸 바와 같이 상기한 포토레지스트(120a)를 제거하고 기판(101) 전체에 걸쳐서 SiO2또는 SiNx 등과 같은 게이트절연막(105)을 성막한 후, 그 위에 Al, Al합금, Cr등의 금속을 스퍼터링(sputtering) 방법으로 성막하고 패터닝하여 게이트전극(106a),(106b),(106c) 및 금속층(106d)을 형성하고, 이어서 제2g도에 나타낸 바와 같이 게이트전극(106a),(106b),(106c) 및 금속층(106d)을 마스크로 하여 게이트절연막(105)을 제거한다. 또한, 상기 게이트전극(106a),(106b),(106c)을 마스크로 하여 n-도핑을 실시한다. 구동회로부의 A영역의 반도체층(104b)에는 게이트전극(106b)에 의해 블로킹된 영역을 제외한 부분, 즉 n+층(112c)에 n-이온이 도핑되지만, A영역의 반도체층(104b)에 형성되어 있는 n+층(112c)은 n-도핑에 의해 전혀 영향을 받지 않으므로, 계속해서 n+층(112c)을 유지하게 되며 구동회로부의 B영역의 반도체층(4c)에는 n-층(112b)이 형성된다. 또한, 화소부의 게이트전극(106a)은 상기한 구동회로부의 게이트전극(106b),(106c) 보다 작은 폭으로 형성되기 때문에 반도체층(104a)에는 n-이온이 도핑에 의해 n-층(112b)이 형성되어 LDD구조가 된다.
이어서, 제2h도에 나타낸 바와 같이 양성 포토레지스트(120b)를 도포하고 패터닝하여 화소영역 및 구동회로부의 A영역을 블로킹한 상태에서 p+도핑을 실시한다. 이 도핑에 의해 구동회로부의 B영역의 n-층(112b)이 형성되어 있던 반도체층(104c)이 p+층(112d)으로 되어 구동회로부에는 NMOS TFT와 PMOS TFT로 구성된 CMOS TFT가 형성되는데, 상기한 방법과 같은 도핑방법을 카운터도핑방식이라 한다. 그리고, 제2i도에 나타낸 바와 같이 상기한 포토레지스트(120b)를 제거한후, SiNx이나 SiOx등의 층간절연막(107)을 성막하고 패터닝하여 컨택트홀을 형성하고, 이어서 제2j도에 나타낸 바와 같이 투명전극(109)인 ITO를 성막하고 패터닝하여 화소전극 및 소스/드레인전극을 형성하여 구동회로 일체형 액정표시소자를 완성한다.
그러므로, 액정패널에는 화소전극을 구동하는 화소 TFT와 상기한 화소 TFT를 구동하며 신호선 및 주사선에 신호를 인가하는 CMOS가 일체로 형성된다.
본 발명에서는 종래와는 달리 보호막을 형성하지 않고 배향막을 상기한 기판전체에 성막한 후 러빙을 실시하여 액정패널을 형성하므로, 보호막의 패드오픈 마스크가 필요없게 된다.
그리고, 구동회로 일체용 박막트랜지스터를 제조하는 상기한 공정에서 사용되는 마스크를 블랙매트릭스 패턴용, 반도체층 패턴용, 게이트전극 형성용, p+도핑을 위한 포토레지스트 패턴용, 컨택트홀 형성용, 투명전극 형성용 등의 6개의 마스크가 필요하게 되어 종전 공정에 비해 사용되는 마스크의 수가 줄어들게 된다.
본 발명은 상기한 바와 같이 화소부의 화소 TFT와 회로구동부의 CMOS가 일체로 형성될 뿐만 아니라, 사용되는 마스크의 수도 감소하므로 공정이 간단하게 되어 수율이 향상되고 제조비용이 절감된다. 또한, 블랙매트릭스를 화소 TFT와 CMOS 아래에 동일한 공정으로 형성하였으므로, 개구율이 향상되어 화질이 좋은 액정표시 장치를 제공할 수 있게 된다.

Claims (21)

  1. 화소부와 구동회로부로 나뉘어진 기판 위에 블랙매트릭스를 형성하는 단계와, 블랙매트릭스가 형성된 상기한 기판에 버퍼층을 형성하는 단계와, 상기한 버퍼층 위에 다결정 반도체층을 형성하는 단계와, 반도체층이 형성된 상기한 화소부의 반도체층 및 구동회로부의 한쪽 반도체층에 제1불순물층을 형성하는 단계와, 게이트절연막을 성막한 후 게이트전극 및 주사선을 형성하는 단계와, 상기한 화소부의 반도체층에 제2불순물층을 형성하는 단계와, 구동회로부의 다른쪽 반도체층에 제3불순물층을 형성하는 단계와, 상기한 구동회로부 및 화소부 전체에 걸쳐서 컨택트홀을 가지는 층간절연막을 형성하는 단계와, 상기한 컨택트홀 및 화소영역에 투명전극을 형성하는 단계로 구성된 구동회로 일체용 액정표시소자 제조방법.
  2. 제1항에 있어서, 상기한 제1불순물층, 제2불순물층, 제3불순물층이 각각 n+층, n-층, p+층인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  3. 제1항에 있어서, 상기한 다결정반도체층을 형성하기 위해, 비정질반도체층을 형성하는 단계와, 상기한 비정질반도체층에 레이저를 조사하여 어니링을 실시하는 단계가 추가로 포함된 것을 특징으로 하는 구동회로 일체용 액정표시소자 제조방법.
  4. 제1항에 있어서, 상기한 제1불순물을 형성하기 위해 음성 포토레지스트를 도포하고 패터닝하는 단계가 추가로 포함되는 것을 특징으로 하는 구동회로 일체용 액정표시소자 제조방법.
  5. 제4항에 있어서, 상기한 음성 포토레지스트의 패터닝이 배면노광에 의해 실시되는 것을 특징으로 하는 구동회로 일체용 액정표시소자 제조방법.
  6. 제1항에 있어서, 상기한 화소부에 형성된 게이트전극이 상기한 반도체층에 형성된 불순물이 도핑되지 않은 영역 보다 작은 폭으로 형성되는 것을 특징으로 하는 구동회로 일체용 액정표시소자 제조방법.
  7. 제1항에 있어서, 상기한 컨택트홀에 성막되는 투명전극이 ITO인 것을 특징으로 하는 구동회로 일체용 액정표시소자 제조방법.
  8. 기판 위에 블랙매트릭스를 형성하는 단계와, 블랙매트릭스가 형성된 상기한 기판 전체에 걸쳐서 버퍼층을 형성하는 단계와, 상기한 버퍼층 위에 다결정반도체층을 형성하는 단계와, 상기한 반도체층 위에 제1불순물층 및 채널층을 형성하는 단계와, 반도체층이 형성된 상기한 기판 전체에 걸쳐서 게이트절연막을 형성하는 단계와, 상기한 게이트절연막 위에 상기한 채널층 보다 작은 쪽으로 게이트전극을 형성하는 단계와, 상기한 제1불순물층과 채널층 사이에 제2불순물층을 형성하는 단계와, 게이트전극과 제1불순물층 및 제2불순물층이 형성된 기판 전체에 걸쳐서 컨택트홀을 가진 층간절연막을 형성하는 단계와, 상기한 층간절연막 및 컨택트홀에 투명전극을 성막하여 소스/드레인 전극을 형성하는 단계로 구성된 액정표시소자의 LDD구조 박막트랜지스터 제조방법.
  9. 제8항에 있어서, 상기한 제1불순물층 및 제2불순물층이 각각 n+층 및 n-층인 것을 특징으로 하는 액정표시소자의 LDD구조 박막트랜지스터 제조방법.
  10. 제8항에 있어서, 상기한 제1불순물층을 형성하기 위해 음성 포토레지스트를 도포하고 패터닝하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자의 LDD구조 박막트랜지스터 제조방법.
  11. 제10항에 있어서, 상기한 음성 포토레지스트의 패터닝이 배면노광에 의해 실시되는 것을 특징으로 하는 액정표시소자의 LDD구조 박막트랜지스터 제조방법.
  12. 기판 위에 블랙매트릭스를 형성하는 단계와, 블랙매트릭스가 형성된 상기한 기판 전체에 걸쳐서 버퍼층을 형성하는 단계와, 상기한 버퍼층 위에 복수의 다결정반도체층을 형성하는 단계와, 한쪽 반도체층 위에 제1불순물층 및 채널층을 형성하는 단계와, 반도체층이 형성된 상기한 기판 전체에 걸쳐서 게이트절연막을 형성하는 단계와, 상기한 게이트절연막 위에 상기한 채널층과 동일한 폭으로 복수의 게이트전극을 형성하는 단계와, 다른쪽 반도체층에 제3불순물층 및 채널층을 형성하는 단계와, 상기한 기판 전체에 거쳐서 컨택트홀을 가진 층간절연막을 형성하는 단계와, 상기한 층간절연막 및 컨택트홀에 투명전극을 성막하여 소스/드레인 전극을 형성하는 단계로 구성된 액정표시소자의 CMOS 박막트랜지스터 제조방법.
  13. 제12항에 있어서, 상기한 제1불순물층 및 제3불순물층이 각각 n+층 및 p+층인 것을 특징으로 하는 액정표시소자의 CMOS 박막트랜지스터 제조방법.
  14. 제12항에 있어서, 상기한 제1불순물층을 형성하기 위해, 음성 포토레지스트를 도포하고 패터닝하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자의 CMOS 박막트랜지스터 제조방법.
  15. 제14항에 있어서, 상기한 음성 포토레지스트의 패터닝이 배면노광에 의해 실시되는 것을 특징으로 하는 액정표시소자의 CMOS 박막트랜지스터 제조방법.
  16. 구동회로부 및 화소부로 이루어진 기판과, 상기한 구동회로부 및 화소부에 각각 형성된 복수의 블랙매트릭스와, 블랙매트릭스가 형성된 상기한 기판 전체에 걸쳐서 형성된 버퍼층과, 제1불순물층, 채널층, 게이트절연막, 게이트전극을 포함하는 박막트랜지스터 및 제3불순물층, 채널층, 게이트절연막, 게이트전극을 포함하는 박막트랜지스터로 이루어진 구동회로부에 형성된 CMOS 박막트랜지스터와, 제1불순물층, 제2불순물층, 채널층, 게이트절연막, 게이트전극을 포함하는 화소영역에 형성된 화소 박막트랜지스터와, 상기한 기판의 구동회로부 및 화소부위에 형성된 컨택트홀을 가진 층간절연막과, 상기한 층간절연막 위의 화소영역과 및 컨택트홀에 형성된 화소전극 및 소스/드레인 전극으로 구성된 구동회로 일체형 액정표시소자.
  17. 제16항에 있어서, 상기한 제1불순물층, 제2불순물층, 제3불순물층이 각각 n+층, n-층, p+층인 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  18. 제16항에 있어서, 상기한 화소 박막트랜지스터가 LDD구조인 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  19. 제16항에 있어서, 상기한 화소전극 및 소스/드레인 전극이 ITO(Indium Tin Oxide)인 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  20. 제1항에 있어서, 상기한 제3불순물층을 형성하기 위해 양성 포토레지스트를 도포하고 패터닝하는 단계가 추가로 포함되는 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  21. 제12항에 있어서, 상기한 제3불순물층을 형성하기 위해, 양성 포토레지스트를 패터닝하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자의 CMOS 박막트랜지스터 제조방법.
KR1019960015698A 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법 Expired - Fee Related KR100194926B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960015698A KR100194926B1 (ko) 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법
US08/833,496 US5969702A (en) 1996-05-11 1997-04-07 Liquid crystal panel with a plurality of light shielding portions over a substrate including a pixel region and a driver circuit region
US09/334,942 US6300174B1 (en) 1996-05-11 1999-06-17 Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015698A KR100194926B1 (ko) 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR970076029A KR970076029A (ko) 1997-12-10
KR100194926B1 true KR100194926B1 (ko) 1999-06-15

Family

ID=19458443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015698A Expired - Fee Related KR100194926B1 (ko) 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법

Country Status (2)

Country Link
US (2) US5969702A (ko)
KR (1) KR100194926B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508026B1 (ko) * 1998-04-03 2005-11-30 삼성전자주식회사 다결정 규소 박막 트랜지스터 및 그 제조 방법
KR101189147B1 (ko) 2005-09-30 2012-10-10 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101190044B1 (ko) 2005-09-30 2012-10-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101198127B1 (ko) 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101201313B1 (ko) * 2005-10-07 2012-11-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101244387B1 (ko) * 2005-09-20 2013-03-25 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101262091B1 (ko) * 2005-09-28 2013-05-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101405367B1 (ko) 2005-10-07 2014-06-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR20150084238A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
US6219113B1 (en) * 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
KR100583979B1 (ko) 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100582198B1 (ko) * 2000-02-24 2006-05-24 엘지.필립스 엘시디 주식회사 상보형 모스 박막트랜지스터의 제조방법
TWI305681B (en) * 2002-11-22 2009-01-21 Toppoly Optoelectronics Corp Method for fabricating thin film transistor array and driving circuits
CN100411153C (zh) * 2003-01-10 2008-08-13 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路的制造方法
KR100947778B1 (ko) * 2003-06-16 2010-03-15 엘지디스플레이 주식회사 액정표시소자의 제조 방법
KR100956938B1 (ko) * 2003-06-27 2010-05-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7538828B2 (en) * 2005-01-10 2009-05-26 Advantech Global, Ltd Shadow mask deposition system for and method of forming a high resolution active matrix liquid crystal display (LCD) and pixel structures formed therewith
US20080138472A1 (en) * 2006-12-12 2008-06-12 Delse Alexandre High fiber rotary molded cookies containing inulin and resistant starch
US8976103B2 (en) * 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
KR20120042520A (ko) * 2010-10-25 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6436333B2 (ja) * 2013-08-06 2018-12-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
KR102254311B1 (ko) 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR102635916B1 (ko) * 2016-09-30 2024-02-08 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 보더리스 타입의 표시장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3067362B2 (ja) * 1991-12-19 2000-07-17 ソニー株式会社 液晶パネルの製造方法
FR2689287B1 (fr) * 1992-03-30 1997-01-03 France Telecom Ecran d'affichage a masque optique et procede de realisation de cet ecran.
US5346833A (en) * 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
JPH0743522A (ja) * 1993-05-28 1995-02-14 Nippon Oil Co Ltd 遮光層を有する基板の形成方法、遮光層を有する基板、白黒表示薄膜トランジスタ（ｔｆｔ）アレイ基板用対向電極基板及び白黒表示液晶ディスプレイ装置
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
US5668649A (en) * 1994-03-07 1997-09-16 Hitachi, Ltd. Structure of liquid crystal display device for antireflection
CN1161646C (zh) * 1994-06-02 2004-08-11 株式会社半导体能源研究所 有源矩阵显示器和电光元件
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR0182877B1 (ko) * 1995-11-25 1999-05-01 구자홍 액정표시장치의 구조 및 그 제조방법
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US5666177A (en) * 1996-02-26 1997-09-09 Industrial Technology Research Institute Black matrix for liquid crystal display
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100193987B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
TW447136B (en) * 1996-06-06 2001-07-21 Seiko Epson Corp Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508026B1 (ko) * 1998-04-03 2005-11-30 삼성전자주식회사 다결정 규소 박막 트랜지스터 및 그 제조 방법
KR101244387B1 (ko) * 2005-09-20 2013-03-25 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101262091B1 (ko) * 2005-09-28 2013-05-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101189147B1 (ko) 2005-09-30 2012-10-10 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101190044B1 (ko) 2005-09-30 2012-10-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101198127B1 (ko) 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101201313B1 (ko) * 2005-10-07 2012-11-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101405367B1 (ko) 2005-10-07 2014-06-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR20150084238A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102184677B1 (ko) * 2014-01-13 2020-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US5969702A (en) 1999-10-19
US6300174B1 (en) 2001-10-09
KR970076029A (ko) 1997-12-10

Similar Documents

Publication Publication Date Title
KR100194926B1 (ko) 구동회로 일체형 액정표시소자 및 제조방법
US5877514A (en) Liquid crystal display device integrated with driving circuit and method for fabricating the same
US7300831B2 (en) Liquid crystal display device having driving circuit and method of fabricating the same
JP4302347B2 (ja) 薄膜トランジスタ基板及びその製造方法
US5940151A (en) Liquid crystal display and method for fabricating the same
US8310612B2 (en) Thin film transistor liquid crystal display panel having gate line and data line formed on same layer and method of fabricating the same
US7358528B2 (en) Liquid crystal display device and fabrication method thereof
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR100198728B1 (ko) 구동회로 일체형 액정표시소자 및 제조방법
US7821587B2 (en) Display device and manufacturing method of display device
US7804572B2 (en) Liquid crystal display device and fabrication method thereof
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR101256708B1 (ko) 액정표시장치의 제조방법
EP1396019B1 (en) Thin film transistor self-aligned to a light-shield layer
US20040262610A1 (en) Liquid crystal display device having polycrystalline TFT and fabricating method thereof
KR100492727B1 (ko) 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
JPH08279615A (ja) 表示用薄膜半導体装置の製造方法
US6972219B2 (en) Thin film transistor self-aligned to a light-shield layer
KR101338108B1 (ko) 액정표시장치의 제조방법
KR101560415B1 (ko) 액정표시장치의 제조방법
JP2000196094A (ja) 薄膜トランジスタ基板および液晶表示装置
KR101266275B1 (ko) 액정표시장치의 제조방법
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
KR20080060534A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960511

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960511

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021231

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031229

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041229

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060127

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061229

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080131

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080131

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100109