[go: up one dir, main page]

JP6436333B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6436333B2
JP6436333B2 JP2014097593A JP2014097593A JP6436333B2 JP 6436333 B2 JP6436333 B2 JP 6436333B2 JP 2014097593 A JP2014097593 A JP 2014097593A JP 2014097593 A JP2014097593 A JP 2014097593A JP 6436333 B2 JP6436333 B2 JP 6436333B2
Authority
JP
Japan
Prior art keywords
insulating film
film
region
interlayer insulating
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014097593A
Other languages
English (en)
Other versions
JP2015052773A (ja
Inventor
田中　淳
淳 田中
世古　暢哉
暢哉 世古
林　健一
健一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Japan Ltd filed Critical Tianma Japan Ltd
Priority to JP2014097593A priority Critical patent/JP6436333B2/ja
Priority to CN201410378466.5A priority patent/CN104347642B/zh
Priority to US14/449,889 priority patent/US9230993B2/en
Publication of JP2015052773A publication Critical patent/JP2015052773A/ja
Priority to US14/946,288 priority patent/US9711622B2/en
Application granted granted Critical
Publication of JP6436333B2 publication Critical patent/JP6436333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置に関し、特に、半導体薄膜トランジスタをスイッチング素子とするアクティブマトリクス型薄膜トランジスタ基板を用いた表示装置に関する。
近年、液晶表示装置やＡＭＯＬＥＤ（Active Matrix Organic Light Emitting Diode）など、アクティブマトリクス型の表示装置が盛んに開発、或いは実用化されている。特に大容量且つ高精細なアクティブマトリクス型の表示装置は注目されており、その画素数は増加する一方である。また、それに伴い、各画素の間隔も顕著に狭まり、狭小化が進んでいる。
一般的に、これらの表示装置は、ガラスなどの基板上に薄膜を成膜する工程、フォトレジストにパターンを形成するフォトリソグラフィー工程、パターンの形成されたフォトレジストに沿ってエッチング加工するエッチング工程を、何回も繰り返すことで製造される。最近の各画素の狭小化に伴い、エッチングの加工精度もより高いものが必要となり、特に４μｍ未満の最小スペースを持つような表示装置では、サイドエッチが少なく加工精度の高いドライエッチングでの加工は必須である。
また、各画素の狭小化のために、従来は問題にならなかったような比較的小さなパーティクルであっても、致命的な欠陥となる場合が増加する。特にフォトリソグラフィー工程で発生したパーティクルはパターン不良を引き起こし、この不良パターンに沿って、次のエッチング工程でエッチング加工されるので、同層間の短絡を発生させてしまう。しかしフォトリソグラフィー工程で発生するパーティクルを完全に除去するのは非常に困難である。
そこで、対象の膜に対して複数回のフォトリソグラフィー工程及びエッチング工程を行うことで、同層間の短絡の発生を抑えることが行われている。例えば特許文献１においては、信号配線、ドレイン部、蓄積容量部からなる電極パターンを形成する際、前記電極となる金属膜を成膜後、第１のフォトリソグラフィー及びエッチング加工を実施した後、１回目のフォトリソグラフィーで形成されたパターンよりも若干大きいパターンを形成する第２のフォトリソグラフィー、並びにエッチング加工を実施することで、電極の一部の短絡を防止し、点欠陥を大幅に減少させ、表示性能の向上、並びに製造歩留りの向上を図っている。特許文献１の場合、対象の膜はドレイン層である。
また特許文献２においては、ガラス基板上に形成したゲート電極上に、ゲート絶縁膜、ａ−Ｓｉ膜、ｎ＋ａ−Ｓｉ膜を順次積層し、１回目のフォトリソグラフィーでパターンを形成した後、ｎ＋ａ−Ｓｉ膜、ａ−Ｓｉ膜、ゲート絶縁膜をドライエッチングで除去し、その上部にＣｒ膜を形成し、そのＣｒ膜上にフォトリソグラフィーでパターンを形成し、ドレイン電極を形成し、そのドレイン電極をマスクとして利用し、１回目のフォトリソグラフィーで除去しきれなかったｎ＋ａ−Ｓｉ膜、ａ−Ｓｉ膜、ゲート絶縁膜をドライエッチングで除去している。特許文献２の場合、対象の膜はｎ＋ａ−Ｓｉ膜、ａ−Ｓｉ膜、ゲート絶縁膜である。
また特許文献３においては、多結晶シリコン薄膜を活性層に用いたトップゲート型ＴＦＴ（Thin Film Transistor）をスイッチング素子に用いた液晶表示装置において、第１のフォトリソグラフィー工程及びエッチング工程では除去しきれなかったゲート絶縁膜上の金属膜を、第２のフォトリソグラフィー工程により、ゲート電極の形状、走査線の配線形状、補助容量線の配線形状、及び多結晶シリコン薄膜部分の形状に対応した部分のみを残すとともに他の部分を除去するようにパターンを形成し、ドライエッチングを行っている。特許文献３の場合、対象の膜はゲート電極に相当する金属膜である。
これらの特許文献１から３では、対象の膜に対して、表示装置の透過領域のほぼ全面で合計２回のドライエッチングを行っている。また、これらの特許文献１から３では、２回目以降のフォトリソグラフィー工程及びエッチング工程は、ＴＦＴの外部に対して実施しており、ＴＦＴ上のソース／ドレイン間に対しては１回のみの実施である。
また一方で、特許文献４において、透明絶縁膜の膜厚によって表示の色味即ち色度が変化することが知られている。特許文献４の図２によると、絶縁膜厚が約０．２μｍの周期で色度が変化している。
特開平７−２５３５９３号公報 特開平９−２３０３７３号公報 特開２００２−１１１００１号公報 特開２００５−１９５８９１号公報
しかしながら、前述の特許文献１から３のような構造又は製法では、導電層の同層同士の短絡による欠陥を防止することは出来るが、以下の二つの問題が生じる。
第一の問題は、表示装置の表示品質、特に白を表示した時の色度が変化してしまう点、及び表示領域内の位置或いは基板内の位置によって、その程度に差が生じる点である。その理由は、表示装置の透過領域のほぼ全面で合計２回のドライエッチングを行うため、透過領域の絶縁膜の膜厚の変化量が大きくなること、及びそれに伴って基板面内の位置による膜厚変化量の差が大きくなることである。特にサイドエッチの少ないドライエッチングとして、よく用いられるＲＩＥ（Reactive Ion Etching）などでは、イオンを電界で加速して基板に入射させるために、加工の対象となる導電層だけでなく、その下地絶縁膜もエッチングされてしまい、下地絶縁膜への掘り込みが必ず発生する。そのため、下地絶縁膜の膜厚は変化してしまう。また、基板面内ではエッチングレートにばらつきが存在するため、下地絶縁膜の膜厚の変化量は基板面内の位置によって差が大きくなってしまう。
ここで、下記のようなプロセスモデルで下地絶縁膜の膜厚変化を見積もる。例えば、膜厚４４０ｎｍ±４４ｎｍの酸化シリコン膜（ＳｉＯ２膜）上のアルミ膜（Ａｌ膜）（４００ｎｍ）を、エッチングレートばらつき±１５％、選択比５、オーバーエッチ比５０％のドライエッチングで加工すると、ＳｉＯ２膜は４０ｎｍ（＝４００ｎｍ×０．５／５）±６ｎｍ掘り込まれ、ＳｉＯ２の膜厚は４００ｎｍ±５０ｎｍに薄くなり、膜厚ばらつきの範囲も拡大する。これに加えて、Ａｌ膜の同層間の短絡を防止するために、２回目のフォトリソグラフィー及びドライエッチング工程を行うと、ＳｉＯ２膜への掘り込み量は更に増加する。これは、１回目のドライエッチングで分離出来なかった箇所を、２回目のドライエッチングで確実に分離するには、１回目とほぼ同じ時間でドライエッチングする必要があるためである。そのため、１回目で正常に分離された箇所のＳｉＯ２膜表面は２回目のドライエッチングの開始時からエッチングされてしまい、ＳｉＯ２膜への掘り込み量は更に増加してしまう。上記の例では、２回目のドライエッチングでＳｉＯ２膜は更に１２０ｎｍ（＝４００ｎｍ×（１＋０．５）／５）±１８ｎｍ、合計で１６０ｎｍ±２４ｎｍ掘り込まれてしまう。これは、特許文献４の図２による絶縁膜の周期とほぼ同等の値であり、この絶縁膜を用いた表示装置の色度は大きく変化してしまうことになる。上記の例では、ＳｉＯ２膜は最終的に２８０ｎｍ±６８ｎｍに薄くなり、膜厚ばらつきの範囲も拡大してしまうと見積もられる。
この酸化シリコン膜（ＳｉＯ２膜）をアクティブマトリクス基板の透過領域に用いた表示装置で白を表示した時の色度が、ＳｉＯ２膜厚の変化によって、どのように変化するか、光学シミュレーションを用いて解析した結果の一例を図１に示す。透過領域の膜構成は、表１のように多結晶シリコン薄膜を活性層に用いたトップゲート型ＴＦＴを想定した９層とし、これらの上下を空気層で挟んだものを定義した。これらの９層は、ガラス基板(層１)上に、窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）からなるアンダーコート膜（層３、層４）があり、ついで酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜（層５）、酸化シリコン（ＳｉＯ２）からなる第１層間絶縁膜（層６）、窒化シリコン（ＳｉＮｘ）からなる第２層間絶縁膜（層７）、更に、有機膜（層８）とＩＴＯ（Indium Tin Oxide）膜（層９）が積層された構造となっている。尚、ガラス基板の吸収係数を調整するためにＢＫ７による層２を挿入している。この中の、第１層間絶縁膜（層６）の膜厚を１６０ｎｍから６４０ｎｍの範囲で変化させて光学シミュレーションを行い、色度の変化を求めた。その計算方法は、まず光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光が、表１のような構成の膜を通過する時の透過率を層６の膜厚を変化させながら求め、次にそれらから白を表示した時の色度座標（ｘｙＹ表色系）ｘ及びｙを求め、プロットしたものが図１である。図１に示すように、層６の膜厚が１６０ｎｍ〜６４０ｎｍの範囲では、色度ｘは０．３０〜０．３５の間を、色度ｙは０．３０〜０．３７の間を変動している。また色度ｙの変動周期は約１６０ｎｍである。また、図１の下方には前述のプロセスモデルの例を基に３つの膜厚ばらつきの範囲Ａ〜Ｃを矢印で示している。範囲Ａは成膜直後の場合で、４４０ｎｍ±４４ｎｍ（膜厚変動幅８８ｎｍ）、範囲Ｂは１回目のドライエッチング後の場合で、４００ｎｍ±５０ｎｍ（膜厚変動幅１００ｎｍ）、範囲Ｃは２回目のドライエッチング後の場合で２８０ｎｍ±６８ｎｍ（膜厚変動幅１３６ｎｍ）である。次に、範囲Ａ〜Ｃのそれぞれが、色度の変動幅に与える影響を比較する。また特に変動幅の大きい色度ｙを比較対象とする。
Figure 0006436333
まず、第１層間絶縁膜の成膜直後の範囲Ａにおいて、色度ｘは０．３２〜０．３３の間で、色度ｙは０．３０〜０．３７の間で変動している。この時の色度ｙの変動幅は０．０７である。
次に、１回目のドライエッチング後の範囲Ｂにおいて、色度ｘは０．３２〜０．３３の間で、色度ｙは０．３０〜０．３５の間で変動している。この時の色度ｙの変動幅は０．０５である。範囲Ｂでは、範囲Ａに比べて、膜厚変動幅が拡大しているにも関わらず、色度ｙの変動幅は縮小している。
これは、範囲Ａが色度ｙの最大値から最小値まで変動する区間であるのに対し、範囲Ｂはそのほぼ中央に色度ｙの最小値を持つ区間であるためである。このように第１層間絶縁膜の膜厚によっては色度ｙの変動幅を小さくすることが出来る。これは、膜厚変動幅が色度ｙの変動周期１６０ｎｍの２／３程度と小さいためである。
一方、２回目のドライエッチング後の範囲Ｃにおいて、色度ｘは０．３０〜０．３３の間で、色度ｙは０．３０〜０．３７の間で変動している。この時の色度ｙの変動幅は０．０７である。この範囲Ｃは色度ｙが最大値から最小値まで変動する区間である。更に、膜厚変動幅が色度ｙの変動周期１６０ｎｍの３／４程度にまで拡大しているため、第１層間絶縁膜をどのような膜厚で成膜しても、色度ｙがほぼ最大値から最小値まで変動する区間となってしまう。そのため、色度ｙの変動幅を小さく抑えることは困難である。
以上のように、前述の特許文献１から３の構造又は製法に従い、２回目のドライエッチングを非透過領域だけではなく、透過領域のほぼ全域でも行うと、下地絶縁膜への掘り込みが増加し、下地絶縁膜の膜厚はより薄くなる。また膜厚のばらつきも拡大してしまう。そのため、表示装置の表示品質、特に白を表示した時の色度が変化してしまい、また表示領域内の位置或いは基板内の位置によって、その程度に差が生じてしまう。
それに加えて、マイクロローディング効果を考慮すると、透過領域の下地絶縁膜への掘り込み量は更に増加する傾向にある。それは以下の理由による。一般的に、透過領域に比べて非透過領域では配線などのパターンが密であるため、透過領域に比べて、レジストの開口部は小さい。そのため、マイクロローディング効果により、非透過領域では透過領域と比べてエッチングレートが低下する傾向にある。そのため、エッチング時間を非透過領域に合わせて設定すると、透過領域の下地絶縁膜は更にエッチングされ、掘り込み量は更に増加する傾向にある。
そこで、表示装置の色度を制御するには、透過領域の下地絶縁膜厚の精密な管理が必要であるが、成膜設備及びドライエッチング設備のばらつきは必ず存在し、変動要因となる。そのため、この変動要因を出来るだけ少なくするような構造や製法が必要である。
第二の問題は、特許文献１から３のいずれもＴＦＴの外部で複数回のフォトリソグラフィー工程とエッチング工程を行い、ＴＦＴ上については１回のみの実施であるため、ＴＦＴのソース／ドレイン電極間の短絡については効果が無い点である。また、更にこれを対策するために２回目のフォトリソグラフィー工程でＴＦＴのソース／ドレイン間を分離するパターンを単純に追加すると、ＬＤＤ（Lightly Doped Drain）構造を持つＴＦＴにおいてはＬＤＤ抵抗が変化し、ＴＦＴ特性を変化させる要因となる。これは、ＬＤＤ部の上の絶縁膜がドライエッチングで２回以上エッチングされると、絶縁膜の膜厚や表面状態が変化するので、ＬＤＤ部の上の絶縁膜中の固定電荷やトラップ準位が変化し、実効的なＬＤＤ層抵抗が変化してしまうためである。ＬＤＤ層抵抗が変化すると、ＴＦＴのＯＮ電流、ＯＦＦ電流が変化してしまうので、パネル表示品質に大きな影響を与える。
図２に、ＰチャネルでＬＤＤ構造を持つＴＦＴにおいて、ソース／ドレイン電極を分離する２回目のフォトリソグラフィーとドライエッチングをＬＤＤ上で行ったもの（図２（ａ））と行っていないもの（図２（ｂ））のＴＦＴ特性を示す。図２の特性は、バックライト上で光を当てながらソース／ドレイン電極を入れ替えて、ソース／ドレイン間のリーク電流を測定したものである。図２のように、ソース／ドレイン電極を分離する２回目のフォトリソグラフィーとドライエッチングをＬＤＤ上で行うと、リーク電流の対称性が変化することが分かる。これは、パネルの表示ではクロストークやフリッカなど表示異常の原因となる。
以上の２点の他にも、懸念点が存在する。それは、導電膜の同層同士の短絡による欠陥を防止するために、導電膜に対してドライエッチングで２回以上エッチングを行うと、下地絶縁膜への掘り込み量が増加し、下地絶縁膜への掘り込み量と導電膜の膜厚とを合わせた段差は増加する点である。これは、導電膜の上に絶縁膜などを更に形成する場合、その被覆性に影響する。即ち、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）膜の場合はカバレッジの悪化、塗布膜の場合は、スピンコータ等で塗り拡げる際に、段差部分での流動性の異常から、スジ状の塗布ムラ、いわゆるストリエーションを発生させ、段差が大きいほどストリエーションの悪化を引き起こす。カバレッジの悪化は表示装置の歩留まり及び信頼性の悪化を、ストリエーションの悪化は表示ムラ等、表示品質の悪化を引き起こす場合がある。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、透過領域の絶縁膜厚の変化による色度の変化とＴＦＴ特性変化による表示品質の悪化を防止しながら、導電膜パターン同士の短絡を防止して歩留まりを向上させることが可能になり、同時に導電膜上の膜の被覆性変化による表示品質の変化及び信頼性の変化を最小限に抑えることが出来る表示装置を提供することにある。
上記の目的を達成するために、本発明の第１の形態の表示装置は、
光を透過する透過領域と光を透過しない非透過領域を規定する遮光層を有する対向基板と、前記遮光層で規定される透過領域と非透過領域を持つ画素がマトリクス状に配列された画素領域と有するアクティブマトリクス基板を用いる表示装置において、
前記非透過領域には、前記アクティブマトリクス基板を構成する透明基板上に、チャネル部とＬＤＤ部とソース／ドレイン部とを有するポリシリコン膜と、前記ポリシリコン膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記チャネル部を覆うゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記ソース／ドレイン部の少なくとも一部を各々覆うドレイン層の導電膜パターンと、を少なくとも備え、
前記透過領域には、前記透明基板上に、前記ゲート絶縁膜と、前記層間絶縁膜と、を少なくとも備え、
前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が、前記ドレイン層の導電膜パターン同士に挟まれた範囲に形成され、かつ、前記透過領域、並びに前記ＬＤＤ部に重なる部分を避けるように形成されていることを特徴とする。（図４、５）
また、ドレイン層が各画素へ信号を伝送する配線の両側に、前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が形成されていることを特徴とする。（図４、６）
この形態では、非透過領域におけるドレイン層の導電膜パターン（パターン加工された導電膜）同士に挟まれた範囲で、ドレイン層に対してフォトリソグラフィーとドライエッチングを２回行い、層間絶縁膜表面に段差を形成し、層間絶縁膜の膜厚が透過領域中央部よりも薄い区域を形成しているために、ドレイン層の導電膜パターン同士の短絡による点欠陥や線欠陥の発生を防止し、歩留まりを向上させることが出来る。また導電膜パターンからなる配線の両側にも、層間絶縁膜表面に段差を形成し、層間絶縁膜の膜厚が透過領域中央部よりも薄い区域を形成することで、ドレイン層の導電膜パターン同士の短絡による線欠陥の発生を効果的に防止することが出来る。透過領域ではドレイン層に対しての２回目のドライエッチングは行わないので、透過領域の層間絶縁膜への掘り込みは増加せず、層間絶縁膜の膜厚が１回目のドライエッチング後から更に薄くなることもない。そのため、表示装置の色度の変化、特に白を表示した際の色度の変化を防ぐことが出来る。また、ポリシリコン膜上ではＬＤＤ部の上を避けてドライエッチングを行うので、実効的なＬＤＤ層抵抗の変化とそれによるＴＦＴ特性の変化を防ぐことが出来、パネル表示品質の変化を抑えることが出来る。（図４）
また、本発明の第２の形態の表示装置の画素領域では、第１の形態と異なり、ドレイン層が各画素へ信号を伝送する配線の片側のみに、前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が形成されていることを特徴とする。（図９、１０）
この形態では、第１の形態に比べて、配線部でのドレイン層の導電膜パターン同士の短絡による線欠陥を防止できる確率は若干減少するが、透過領域の面積を広くすることが出来るので、表示装置の透過率を向上させることが出来る。
また、この形態でも、第１の形態と同様に、透過領域ではドレイン層に対しての２回目のドライエッチングは行わないので、透過領域の層間絶縁膜への掘り込みは増加せず、層間絶縁膜の膜厚が１回目のドライエッチング後から更に薄くなることもない。そのため、表示装置の色度の変化、特に白を表示した際の色度の変化を防ぐことが出来る。
また、本発明の第３の形態の表示装置は、光を透過する透過領域と光を透過しない非透過領域を規定する遮光層を有する対向基板と、前記遮光層で規定される透過領域と非透過領域を持つ画素がマトリクス状に配列された画素領域と有するアクティブマトリクス基板を用いる表示装置において、
前記非透過領域には、前記アクティブマトリクス基板を構成する透明基板上に、チャネル部とＬＤＤ部とソース／ドレイン部とを有するポリシリコン膜と、前記ポリシリコン膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記チャネル部を覆うゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記ソース／ドレイン部の少なくとも一部を各々覆うドレイン層の導電膜パターンと、を少なくとも備え、
前記透過領域には、前記透明基板上に、前記ゲート絶縁膜と、前記層間絶縁膜と、を少なくとも備え、
前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が、前記ドレイン層の導電膜パターン同士に挟まれた範囲かつ前記ＬＤＤ部に重ならない第１部分、並びに、前記透過領域の周縁部の第２部分に形成され、かつ、前記第２部分の前記区域の幅が前記第１部分の前記区域の幅以下であることを特徴とする（図１１、１２、１３）。
この形態では、非透過領域におけるドレイン層の導電膜パターン同士に挟まれた範囲で、ドレイン層に対してフォトリソグラフィーとドライエッチングを２回行い、層間絶縁膜表面に段差を形成し、層間絶縁膜の膜厚が透過領域中央部よりも薄い区域を形成しているために、ドレイン層の導電膜パターン同士の短絡による点欠陥や線欠陥の発生を防止し、歩留まりを向上させることが出来る。透過領域では、フォトリソグラフィーとドライエッチングを２回行う区域の幅は出来るだけ小さく、非透過領域内のフォトリソグラフィーとドライエッチングを２回行う区域の幅以下で、透過領域の周縁部に形成する。これにより、透過領域の周縁部では層間絶縁膜への掘り込みが増加するが、透過領域の中央部の層間絶縁膜への掘り込みは増加せず、透過領域の中央部の層間絶縁膜の膜厚は１回目のドライエッチング後から更に薄くなることはない。また、透過領域の中央部の層間絶縁膜の膜厚ばらつきが拡大することもない。そのため、表示装置の色度の変化、特に白を表示した際の色度の変化を最小限に抑えることが出来る。また、第２の形態よりも更に、透過領域の面積を広くとることが出来るので、表示装置の透過率を更に向上させることが出来る。
また、第２及び第３の形態でも、非透過領域におけるドレイン層の導電膜パターン同士に挟まれた範囲の、層間絶縁膜の膜厚が透過領域中央部よりも薄い区域は、ＴＦＴのＬＤＤ部以外のポリシリコン膜上の領域に形成されていることを特徴とする。これによりＬＤＤ部上の絶縁膜中の固定電荷が変化し、実効的なＬＤＤ層抵抗の変化とそれによるＴＦＴ特性の変化を防ぐことが出来るので、パネル表示品質の変化を抑えることが出来る。（図９、１１）
また、いずれの形態でも、非透過領域におけるドレイン層の導電膜パターン同士に挟まれた範囲で、ドレイン層に対してフォトリソグラフィーとドライエッチングを２回行う区域の幅を０．１μｍ以上とすることで、１回目のドライエッチングで短絡していた箇所も確実に分離することが出来る。（図４、９、１１）
また、いずれの形態でも、非透過領域におけるドレイン層の導電膜パターン同士に挟まれた範囲で、ドレイン層に対してフォトリソグラフィーとドライエッチングを２回行う区域の幅を、分離されたドレイン層の導電膜パターン同士の距離未満とし、その境界の段差を９０°未満の順テーパーとすることを特徴とする。これにより、ドレイン層の断面を実質的に階段状にすることが出来るので、ドレイン層の上に形成する膜の被覆性の変化による表示品質及び信頼性への影響を最小限に抑えることが出来る。（図４、９、１１）
また、いずれの形態でも、層間絶縁膜の膜厚が透過領域中央部よりも薄い区域は、同じ幅のパターンで形成されていることを特徴とする。これにより、マイクロローディング効果によるばらつきを最小限にすることが出来るので、層間絶縁膜への掘り込みを制御することが出来き、ドレイン層の更に上の膜の被覆性の変化による表示品質及び信頼性への影響を最小限に抑えることが出来る。（図４、９、１１）
また、いずれの形態でも、層間絶縁膜の膜厚が透過領域中央部よりも薄い区域は、ドレイン層の導電膜パターン又は配線の近傍において、閉じていない形状の溝、又はドレイン層の導電膜パターン又は配線の近傍において前記画素領域内で連続する溝で形成されていることを特徴とする。これによりドレイン層の導電膜パターン同士の短絡による線欠陥の発生を防止することが出来る。（図４、９、１１）
また、いずれの形態でも、層間絶縁膜の膜厚が透過領域中央部よりも薄い区域は、１７０ｎｍ以上の段差を有していることを特徴とする。これにより、ドレイン層の導電膜パターン同士の短絡による点欠陥や線欠陥の発生を防止し、歩留まりを向上させることが出来る。（図５、６、１０、１２、１３）
本発明によれば、表示装置の透過領域の絶縁膜厚の変化による色度の変化とＴＦＴ特性の変化による表示品質の変化を防止しながら、導電膜パターン同士の短絡による点欠陥・線欠陥の発生を防止して歩留まりを向上させることが可能になる。同時に導電膜上の膜の被覆性の変化による表示品質及び信頼性への影響を最小限に抑えることが出来る。
光学シミュレーションに用いた構造である。 ２回目のフォトリソグラフィーとドライエッチングをＬＤＤ上で行ったＴＦＴと行っていないＴＦＴの特性を示す図である。 本発明の第１の実施形態の表示装置の概略図である。 本発明の第１の実施形態の表示装置の画素領域の概略平面図である。 本発明の第１の実施形態の表示装置の画素領域の模式図である。 本発明の第１の実施形態の表示装置の画素領域の概略断面図（図４のＡ−Ａ’線）である。 本発明の第１の実施形態の表示装置の画素領域の概略断面図（図４のＢ−Ｂ’線）である。 本発明の第１の実施形態の表示装置の製造工程ごとの概略平面図であり、ポリシリコンのアイランド形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略平面図であり、ソース／ドレイン部形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略平面図であり、ゲート配線の形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略平面図であり、第１コンタクトホール形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略平面図であり、ドレイン線の形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略平面図であり、２回目のドライエッチングで第１層間絶縁膜に段差を形成するまでを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略平面図であり、第２コンタクトホール形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、ポリシリコンのアイランド形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、ソース／ドレイン部形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、ゲート配線の形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、第１コンタクトホール形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、ドレイン線の形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、２回目のドライエッチングで第１層間絶縁膜に段差を形成するまでを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、第２コンタクトホール形成までを示す。 本発明の第１の実施形態の表示装置の製造工程ごとの概略断面図であり、画素電極形成までを示す。 本発明の第２の実施形態の表示装置の画素領域の概略平面図である。 本発明の第２の実施形態の表示装置の画素領域の概略断面図（図９のＢ−Ｂ’線）である。 本発明の第３の実施形態の表示装置の画素領域の概略平面図である。 本発明の第３の実施形態の表示装置の画素領域の概略断面図（図１１のＡ−Ａ’線）である。 本発明の第３の実施形態の表示装置の画素領域の概略断面図（図１１のＢ−Ｂ’線）である。
本発明の実施の形態について図面を参照して詳細に説明する。
［実施形態１］
本発明の第１の実施形態に係る表示装置１００を、図３を用いて説明する。１００はアクティブマトリクス型の透過型液晶表示装置であり、ＴＦＴ基板（アクティブマトリクス基板）１０１と、対向基板１０２と、その両者の間に配向膜１０３及び１０４を介して狭持される液晶１０５と、で構成されている。ＴＦＴ基板１０１及び対向基板１０２の、液晶１０５と接する面とは反対の面には偏光板１０６及び１０７が貼り合わされて構成されている。また外部から電気信号を入力するためのＦＰＣ（Flexible Printed Circuit）１０８、入力された信号を表示領域内へ展開するためのＣＯＧ（Chip On Glass）１０９を持つ。また、この表示装置１００は、マトリクス状に配置された画素１１０によって光を透過して電気信号から映像を表示させる表示領域１１１を持つ。
表示領域１１１のＴＦＴ基板側には、ゲート配線２０５Ｂとそれにほぼ直交する向きでドレイン配線２０８Ｂが形成され、ゲート配線２０５Ｂとドレイン配線２０８Ｂの交点には、スイッチング素子であるＴＦＴ２１５（図３には図示せず）と、ＴＦＴ２１５を介してドレイン配線２０８Ｂから書き込まれた電圧を保持する蓄積容量２１６（図３には図示せず）と、液晶に電圧を与えるための画素電極２１３（図３には図示せず）が形成され、各画素１１０を構成している。
次に画素の構成を詳細に説明する。図４は本実施形態の単位画素の平面図（図４（ａ）は概略図、図４（ｂ）は模式図）、図５は図４（ａ）の画素のＡ−Ａ’線の断面図、図６は図４（ａ）の画素のＢ−Ｂ’線の断面図である。単位画素内は、透明な膜だけが積層され、光が透過する透過領域２１７（図４（ａ）の１点鎖線で囲まれた領域、詳細を図４（ｂ）に示す。）と、スイッチング素子であるＴＦＴ、蓄積容量及び配線などが形成され、光が透過しない非透過領域２２０で構成されている。非透過領域は更に蓄積容量部２１８（図４（ａ）の破線で囲まれた領域、詳細を図４（ｂ）に示す。）と、配線部２１９（図４（ａ）の２点鎖線で囲まれた領域、詳細を図４（ｂ）に示す。）で構成されている。そして、上記単位画素がマトリクス状に配列されて画素領域が形成される。
ＴＦＴ基板１０１は、ガラス基板２０１上に酸化シリコン膜（ＳｉＯ２膜）や窒化シリコン膜（ＳｉＮｘ膜）などからなるアンダーコート膜２０２が形成され、更にその上には、ポリシリコン膜２０３のアイランドが形成されている。ポリシリコン膜２０３のアイランドには、ボロンなどの不純物を高濃度にドーピングして低抵抗化したソース／ドレイン部２０３Ｂと、各々のソース／ドレイン部２０３Ｂの内側の、中濃度にドーピングしたＬＤＤ部２０３Ｃと、各々のＬＤＤ部２０３Ｃの内側の、ドーピングしない又は極低濃度にドーピングしたチャネル部２０３Ａと、が形成されている。
ポリシリコン膜２０３の上には、酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜２０４が形成され、その上には更にモリブデン（Ｍｏ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミ（Ａｌ）などの単層又はその積層或いは合金膜の金属膜からなるゲート配線２０５Ｂ（ゲート電極を含む。）、ゲート容量線２０５Ａが形成されている。
ゲート容量線２０５Ａ及びゲート配線２０５Ｂの上には、酸化シリコン膜（ＳｉＯ２膜）や窒化シリコン膜（ＳｉＮｘ膜）などからなる第１層間絶縁膜２０６が形成されている。第１層間絶縁膜２０６には、ソース／ドレイン部２０３Ｂ及びゲート層（ゲート層とのコンタクト例は図示せず）と電気的にコンタクトをとるための、第１コンタクトホール２０７が形成されている。
第１層間絶縁膜２０６上及び、第１コンタクトホール２０７内には、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミ（Ａｌ）などの単層又はその積層或いは合金膜の金属膜からなる導電膜パターン（ドレイン配線２０８Ｂ、蓄積容量ドレイン層２０８Ａ）が形成されている。画素内の非透過領域２２０では、蓄積容量ドレイン層２０８Ａ及びドレイン配線２０８Ｂの間に挟まれた範囲と、蓄積容量ドレイン層２０８Ａと透過領域２１７の間、ドレイン配線２０８Ｂの両側に、第１層間絶縁膜表面に段差が形成され、第１層間絶縁膜２０６が透過領域中央部よりも薄く形成されている区域２０９がある。この区域２０９は、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａに対して２回のフォトリソグラフィーとドライエッチングを行うことで形成されたものである。この区域２０９を形成することで、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａ間の短絡及びドレイン配線２０８Ｂ同士の短絡を防止することが出来る。
また、この第１層間絶縁膜が透過領域中央部より薄く形成されている区域２０９は、図４及び図５のように、ＴＦＴのＬＤＤ部２０３Ｃの上を避け、ゲート配線２０５Ｂ（ゲート電極）上でポリシリコン膜２０３を通過する（すなわち、チャネル部２０３Ａの上を通過する）ように形成されている。そのため、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａ間の短絡を効果的に防止しながら、同時にＬＤＤ部２０３Ｃ上の第１層間絶縁膜２０６中の固定電荷やトラップ準位の変化を防ぐことが出来るので、ＬＤＤ層抵抗の変化によるＴＦＴ特性の変化を防止できる。
また、この第１層間絶縁膜が透過領域中央部より薄く形成されている区域２０９は、図４のように、配線部２１９内のドレイン配線２０８Ｂの両側の近傍において閉じていない形状で溝を形成する、又はドレイン配線２０８Ｂの両側の近傍において単位画素内で端から端まで連続する溝を形成することで、ドレイン配線２０８Ｂ同士の短絡による線欠陥の発生を防止することが出来る。
また、この第１層間絶縁膜が透過領域中央部より薄く形成されている区域２０９の幅は、蓄積容量ドレイン層２０８Ａとドレイン配線２０８Ｂの分離されている距離未満の幅で形成され、この溝で形成する段差には９０°未満の順テーパー角が付くように形成されている。これにより、ドレイン層の断面は実質的に階段状の構造にすることが出来るので、次工程でＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）の膜を形成する場合はカバレッジの変化を最小限に抑えることが出来る。また次工程で塗布膜を形成する場合はストリエーションの悪化を最小限に抑えることが出来る。これにより、カバレッジの変化による表示装置の歩留まり及び信頼性の変化や、ストリエーションの悪化による表示ムラ等の表示品質の変化を防止することが出来る。
また、この第１層間絶縁膜が透過領域中央部より薄く形成されている区域２０９の幅は、同じ幅のパターンで形成されている。これにより、第１層間絶縁膜が透過領域中央部より薄く形成されている区域２０９をドライエッチングで形成する際のマイクロローディング効果によるばらつきを最小限にして、第１層間絶縁膜２０６への掘り込みを制御することができるので、次工程での段差被覆性の変化を抑えることが出来る。
また、図５のように、第１層間絶縁膜２０６の表面で、第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９に９０°未満の順テーパー角がつくように段差を形成すると、蓄積容量ドレイン層２０８Ａの透過領域２１７に面した側面の下部が広がるような形状になる。また、同様に図６では、ドレイン配線２０８Ｂの透過領域２１７に面した側面の下部が広がるような形状になる。そのため、蓄積容量ドレイン層２０８Ａの透過領域２１７に面した側面及びドレイン配線２０８Ｂの透過領域２１７に面した側面に順テーパー角が付いたのと同等の効果が生まれる。この場合は、第１層間絶縁膜２０６の表面に段差がない場合よりも、次工程で形成する絶縁膜のカバレッジをむしろ改善することが出来る。
また、図５のように、第１層間絶縁膜２０６の表面において、第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９の境界に、１７０ｎｍの段差２２５が形成されている。これは１回目のドライエッチングで分離出来なかった箇所を、２回目のドライエッチングで確実に分離するために、１回目とほぼ同じ時間でドライエッチングすると、１回目のドライエッチングで正常に分離出来た箇所は２回目のドライエッチングで掘り込まれるためである。これにより、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａ間の短絡及びドレイン配線２０８Ｂ同士の短絡を防止することが出来る。
また、画素内の透過領域２１７では、非透過領域２２０のように第１層間絶縁膜の膜厚が薄くなる区域が無い。これは、透過領域２１７では、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａに対するドライエッチングを１回だけ行っているためである。従って、第１層間絶縁膜２０６の膜厚は１回目のドライエッチング後のままである。そのため、表示装置の表示品質、特に白を表示した際の色度の変化を抑えることが出来る。
また、第１層間絶縁膜２０６、蓄積容量ドレイン層２０８Ａ、ドレイン配線２０８Ｂ、第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９、の上には、窒化シリコン膜（ＳｉＮｘ膜）などからなる第２層間絶縁膜２１０及び有機膜２１１が形成されている。第２層間絶縁膜２１０及び有機膜２１１には、蓄積容量ドレイン層２０８Ａと電気的に接触をとるための、第２コンタクトホール２１２が形成されている。第２層間絶縁膜２１０上及び、第２コンタクトホール２１２内には、ＩＴＯ（Indium Tin Oxide）などの透明導電膜からなる画素電極２１３が形成されている。更にこれらの上には、ポリイミドなどからなる配向膜２１４が形成されている。
表示領域の対向基板１０２側には、ガラス基板３０１上に、ブラックマトリクス（遮光層）３０２、赤緑青（ＲＧＢ）それぞれの色レジスト層３０３と、液晶に共通電位を与えるための対向電極３０４が形成されている。更にこれらの上には、ポリイミドなどからなる配向膜２１４が形成されている。各画素は、ゲート配線２０５Ｂからの走査信号でＴＦＴ２１５をオンにし、ＴＦＴ２１５を介してドレイン配線２０８Ｂから映像信号が画素電極２１３に供給され、画素電極２１３と対向基板の対向電極３０４との間に電界を発生させる。これによって液晶１０５が変調し、光透過率が変化する。
ＴＦＴ基板１０１裏面からのバックライトの光を、ＴＦＴ基板側の偏光板１０６、液晶層１０５、対向基板の色レジスト層３０３、対向基板の側の偏光板１０７を介して、対向基板１０２の裏面側すなわち表示観察側へ透過させる。各画素１１０をこのように駆動することで、映像信号を実際に表示させている。
次に工程ごとの図面を用いて、製造工程を説明する。ここで、図７（ａ）から（ｇ）は、図４の製造工程ごとの平面図に対応し、図８（ａ）から（ｈ）は図４のＡ−Ａ‘線での断面に相当する図５の製造工程ごとの断面図に対応する。
図７（ａ）及び図８（ａ）に示すように、ガラス基板２０１上に、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により、アンダーコート膜２０２として窒化シリコン膜（５０ｎｍ）、酸化シリコン膜（１００ｎｍ）、更に非晶質シリコン膜（５０ｎｍ）を積層し、５００℃でアニールし、脱水素を行った。その後、エキシマレーザ（ＸｅＣｌ）を照射して結晶化し、ポリシリコン膜２０３を形成した。更にフォトリソグラフィー工程により、アイランドのレジストパターンを形成し、それに沿ってドライエッチングを行った。その後、レジスト剥離工程を経て、ポリシリコン膜２０３のアイランドを形成した。なお、図７（ａ）中の破線は単位画素を示す。
次に、図７（ｂ）及び図８（ｂ）に示すように、ソース／ドレイン部２０３Ｂを形成するために、フォトリソグラフィー工程により、ソース／ドレイン部のレジストパターンを形成し、それに沿ってボロンをイオンドーピングで高濃度にドーピングした。その後、レジスト剥離工程を経て、ポリシリコン膜２０３のアイランドに、ソース／ドレイン部２０３Ｂ及びチャネル部２０３Ａを形成した。なお、図７（ｂ）中の破線は単位画素を示す。
次に、図７（ｃ）及び図８（ｃ）に示すように、ＰＥＣＶＤ法により、ゲート絶縁膜２０４として、酸化シリコン膜（１２０ｎｍ）を成膜し、更にＤＣスパッタ法により、クロム（Ｃｒ）膜を２００ｎｍ成膜した。更にフォトリソグラフィー工程により、ゲート層のレジストパターンを形成し、それに沿ってウェットエッチングを行った。その後、レジスト剥離工程を経て、ゲート配線２０５Ｂ、ゲート容量線２０５Ａを形成した。ゲート配線２０５ＢはＴＦＴ２１５のゲート電極を兼ねる。次にゲート配線２０５Ｂ（ゲート電極）をマスクとして、ボロンのイオンドーピングを行い、ＬＤＤ部２０３Ｃを形成した。なお、図７（ｃ）中の破線は単位画素を示す。
次に、図７（ｄ）及び図８（ｄ）に示すように、第１層間絶縁膜２０６として、ＰＥＣＶＤ法により酸化シリコン膜（４４０ｎｍ）を成膜し、その後、ソース／ドレイン部２０３Ｂ及びＬＤＤ部２０３Ｃにドーピングした不純物を活性化するために、４５０℃の熱処理を行った。その後、フォトリソグラフィー工程により第１コンタクトホールのレジストパターンを形成し、それに沿ってドライエッチングを行った。その後、レジスト剥離工程を経て、ポリシリコン膜のソース／ドレイン部２０３Ｂ及びゲート電極（図示せず）と電気的にコンタクトをとるための、第１コンタクトホール２０７を形成した。なお、図７（ｄ）中の破線は単位画素を示す。
次に、図７（ｅ）及び図８（ｅ）に示すように、ＤＣスパッタ法によりチタン（Ｔｉ）膜を２５ｎｍ、アルミ（Ａｌ）膜を３５０ｎｍ、チタン（Ｔｉ）膜を７５ｎｍ成膜し、その後、１回目のフォトリソグラフィー工程により、ドレイン配線及び蓄積容量部のドレイン層のレジストパターン２２１（パターン１）を形成し、それに沿って、ＢＣｌ３／Ｃｌ２のガスを用いてドライエッチングを行った。その後、レジスト剥離工程を経て、ドレイン配線２０８Ｂ、蓄積容量ドレイン層２０８Ａを形成した。
次に、図７（ｆ）及び図８（ｆ）に示すように、２回目のフォトリソグラフィー工程により、レジストパターン２２２（パターン２）とレジスト開口部２２３を形成した。レジスト開口部２２３は、非透過領域２２０内でドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａの間に挟まれた範囲と、蓄積容量ドレイン層２０８Ａと透過領域２１７の間、ドレイン配線２０８Ｂの両側を再度エッチング出来るように形成した。また、透過領域２１７を含む、その他の部分はレジストパターン２２２で覆われるように形成した。このレジストパターン２２２に沿ってＢＣｌ３／Ｃｌ２のガスを用いてドライエッチングを行った。その後、レジスト剥離工程を経て、第１層間絶縁膜が透過領域２１７の中央部よりも薄く形成されている区域２０９を形成した。
また、レジスト開口部２２３及び第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９は、図７（ｆ）及び図８（ｆ）のようにＴＦＴのＬＤＤ部２０３Ｃを避け、ゲート配線２０５Ｂ上でポリシリコン膜２０３を通過する（すなわち、チャネル部２０３Ａの上を通過する）ように形成した。これにより、ＬＤＤ部２０３Ｃ上の第１層間絶縁膜２０６中の固定電荷やトラップ準位の変化を防ぐことが出来るので、ＬＤＤ層抵抗の変化によるＴＦＴ特性の変化を防止できる。このことは、本実施形態のように画素ＴＦＴがダブルゲート型で片方のゲート配線２０５Ｂ及びＬＤＤ部２０３Ｃがドレイン配線２０５Ａの下にある場合に、ＴＦＴ特性の対称性を保つために重要な点である。これにより、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａ間の短絡を効果的に防止しながら、ＬＤＤ層抵抗の変化によるＴＦＴ特性の変化を防止できる。
また、第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９を形成するためのパターン２のレジスト開口部２２３には、図７（ｆ）のように、ドレイン配線２０８Ｂの両側の近傍において閉じていない形状、又はドレイン配線２０８Ｂの両側の近傍において単位画素内で端から端まで連続するスリット形状を設け、このパターン２に沿ってドライエッチングを行った。これによって、第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９は、ドレイン配線２０８Ｂの両側の近傍において閉じていない溝、又はドレイン配線２０８Ｂの両側の近傍において単位画素に渡る溝で形成出来、ドレイン配線２０８Ｂ同士の短絡による線欠陥の発生を防止することが出来る。
本実施形態では、パターン２のレジスト開口部２２３及び第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９の幅は３．０μｍとしたが、少なくとも０．１μｍ以上必要である。それは、１回目のドライエッチングで分離できなかった箇所を、２回目のドライエッチングで分離した時に、確実に電気的に分離できる距離が必要なためである。本実施形態の場合は、次工程で成膜する窒化シリコン膜で確実に電気的に分離できる距離に相当する。
また、本実施形態の場合は、蓄積容量ドレイン層２０８Ａとドレイン配線２０８Ｂの分離されている距離約５μｍの間で、蓄積容量ドレイン層２０８Ａ及びドレイン配線２０８Ｂドレイン層からそれぞれ約１μｍ内側（中央側）に、パターン２のレジスト開口部２２３及び第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９を形成した。また、パターン２のレジスト開口部２２３及び第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９で形成された段差の断面は順テーパー角３０°で形成した。
パターン２のレジスト開口部２２３及び第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９の幅は、蓄積容量ドレイン層２０８Ａとドレイン配線２０８Ｂの分離されている距離未満とする必要がある。また、パターン２及び第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９で形成された段差の断面は９０°未満の順テーパー角が付くように形成する必要がある。それは、蓄積容量ドレイン層２０８Ａとドレイン配線２０８Ｂの断面を実質的に階段状の構造にすることで、次工程でＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）の膜を形成する場合はカバレッジの変化を、また次工程で塗布膜を形成する場合はストリエーションの変化を最小限に抑えることが出来るためである。これにより、カバレッジの変化による表示装置の歩留まり及び信頼性の変化、ストリエーションの変化による表示ムラ等の表示品質の変化を防止することが出来る。
また、蓄積容量ドレイン層２０８Ａとドレイン配線２０８Ｂのテーパー角が垂直に近い場合は、このように第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９を形成すると、蓄積容量ドレイン層２０８Ａの透過領域２１７に面した側面と、ドレイン配線２０８Ｂの透過領域２１７に面した側面の下部が広がるような形状になるので、順テーパー角が付いたのと同等の効果が生まれる。この場合は、第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９が形成されていない場合よりも、次工程で形成する膜の被覆性をむしろ改善することが出来る。
また、パターン２のレジスト開口部２２３及び第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９は、図７（ｆ）及び図８（ｆ）のように、同じ幅のスリット状パターンで形成した。これにより、マイクロローディング効果によるばらつきを最小限にすることが出来るので、第１層間絶縁膜２０６への掘り込み量を制御することが出来、次工程での段差被覆性の変化を抑えることが出来る。
また、パターン２に沿って第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９を形成する時のドライエッチング時間は、１回目のドライエッチングで分離できなかった箇所を、２回目のドライエッチングで完全に分離できる時間以上で行う必要がある。本実施形態の場合は、第１層間絶縁膜の膜厚が透過領域中央部より薄く形成されている区域２０９には１７０ｎｍの段差２２５を形成した。
この段差についての実験結果を表２に示す。これは、２回目のドライエッチングのエッチング時間を変化させることにより、第１層間絶縁膜上に形成する段差を変化させ、１回目のドライエッチングで短絡していた箇所が分離出来たか、調べたものである。１回目のドライエッチングで正常に分離出来た箇所では、２回目のドライエッチング時間に応じて第１層間絶縁膜を掘り込む量が、１２０〜１９０ｎｍまで変化していた。この結果によると、第１層間絶縁膜上に形成した段差が１２０〜１６０ｎｍでは短絡箇所を分離出来なかった。従って、１回目のドライエッチングで正常に分離出来なかった短絡箇所を２回目のドライエッチングで確実に分離するには、１回目のドライエッチングで正常に分離出来た箇所に１７０ｎｍ以上の段差を形成する必要がある。これにより、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａ間の短絡及びドレイン配線２０８Ｂ同士の短絡を防止することが出来る。
Figure 0006436333
また、透過領域２１７は全面レジストに覆われるようにして、２回目のドライエッチングでエッチングされないようにしたので、透過領域２１７の第１層間絶縁膜２０６への掘り込みは増加せず、第１層間絶縁膜２０６の膜厚が１回目のドライエッチング後から更に薄くなることはない。また、第１層間絶縁膜２０６の膜厚ばらつきが拡大することもない。従って、表示装置の表示品質、特に白を表示した際の色度の変化を抑えることが出来る。
次に、図７（ｇ）及び図８（ｇ）に示すように、第２層間絶縁膜２１０として、ＰＥＣＶＤ法により窒化シリコン膜（４００ｎｍ）を成膜し、３００℃の熱処理を行い、水素化を行った。更に有機膜２１１をスピンコート、焼成して、約１μｍの厚さに形成した。その後、フォトリソグラフィー工程により第２コンタクトホールのレジストパターンを形成し、これに沿ってドライエッチングを行った。その後、レジスト剥離工程を経て、ドレイン層と電気的コンタクトをとるための第２コンタクトホール２１２を形成した。
次に、図４及び図８（ｈ）に示すように、更にＤＣスパッタ法によりＩＴＯ膜（４０ｎｍ）を成膜した。その後、フォトリソグラフィー工程により画素電極のレジストパターンを形成し、それに沿ってウェットエッチングを行った。その後、レジスト剥離工程を経て画素電極２１３を形成し、図４のようなＴＦＴ基板１０１を得た。
一方、対向基板は、ガラス基板３０１上にＤＣスパッタ法によりクロム膜（１４０ｎｍ）膜を成膜後、フォトリソグラフィー工程により遮光膜のレジストパターンを形成し、それに沿ってウェットエッチングを行った。その後、レジスト剥離工程を経てブラックマトリクス３０２を形成した。
次に、顔料などを分散させた色レジスト層３０３を形成し、更にＤＣスパッタ法によりｌＴＯ膜（４０ｎｍ）を成膜して、対向電極３０４を形成して対向基板１０２を得た。
次に、ＴＦＴ基板１０１の画素電極２１３と対向基板１０２の対向電極３０４の全面にポリイミドからなる配向膜１０３（２１４）、１０４（３０５）を印刷塗布し、両基板１０１、１０２の対向時に配向軸が９０°となるようにラビング処理をした後、両基板１０１、１０２を対向して組み立て、セル化し、その間隙にネマティック液晶１０５を注入して封止し、更に両基板１０１、１０２のガラス基板側に偏光板１０６、１０７を貼り付けることにより液晶表示装置１００を得た。
以上のように、本実施形態の構造、製造方法をとることにより、表示装置の透過領域の絶縁膜厚の変化による色度の変化とＴＦＴ特性の変化による表示品質の変化を防止しながら、導電膜パターン同士の短絡による点欠陥・線欠陥の発生を防止して歩留まりを向上することが可能になる。同時に、導電膜上の膜の被覆性変化による表示品質の変化及び信頼性の変化を最小限に抑えることが可能になる。
［実施形態２］
本実施形態が、第１の実施形態と異なる点は、図９の平面図及び図１０の断面図において、配線部２１９のドレイン配線２０８Ｂの片側のみで、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａに対して、フォトリソグラフィーとドライエッチングを２回行い、第１層間絶縁膜が透過領域中央部よりも薄く形成されている区域２０９が溝で形成されている点である。
これにより、配線部２１９でのドレイン配線２０８Ｂ同士の短絡による線欠陥を防止できる確率は若干減少する。しかし、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａの短絡による点欠陥は第１の実施形態と同様に防止することが出来る。
更に、第１の実施形態に比べて、第１層間絶縁膜が透過領域中央部よりも薄く形成されている区域２０９の面積を小さくすることが出来るので、透過領域２１７の面積を広くすることが出来る。そのため、第１の実施形態に比べて、表示装置の透過率を向上させることが出来る。
また、第１の実施形態と同様に、透過領域２１７は全面レジストに覆われるようにして、２回目のドライエッチングでエッチングされないようにしたので、透過領域２１７の第１層間絶縁膜２０６への掘り込みは増加せず、第１層間絶縁膜２０６の膜厚が１回目のドライエッチング後から更に薄くなることはない。また、第１層間絶縁膜２０６の膜厚ばらつきが拡大することもない。従って、表示装置の表示品質、特に白を表示した際の色度の変化を抑えることが出来る。
以上のように、本実施形態の構造、製造方法をとることにより、表示装置の透過領域の絶縁膜厚の変化による色度の変化とＴＦＴ特性の変化による表示品質の変化を防止しながら、導電膜パターン同士の短絡による点欠陥・線欠陥の発生を防止して歩留まりを向上することが可能になる。同時に、導電膜上の膜の被覆性変化による表示品質の変化及び信頼性の変化を最小限に抑えることが可能になる。それに加え、パネルの透過率を向上させることが出来る。
［実施形態３］
本実施形態が第１、第２の実施形態と異なる点は、図１１の平面図及び図１２、図１３の断面図において、表示装置の透過領域２１７の一部でも、ドレイン配線２０８Ｂと蓄積容量ドレイン層２０８Ａに対して、フォトリソグラフィーとドライエッチングを２回行い、第１層間絶縁膜が透過領域中央部よりも薄く形成されている区域２０９Ｂを形成している点である。そのため、第１、第２の実施の形態に比べて、透過領域２１７を広くとることが出来、パネルの透過率を向上させることが出来る。
但し、第１層間絶縁膜が透過領域中央部よりも薄く形成されている区域２０９Ｂの幅は出来るだけ小さく、非透過領域２２０内において第１層間絶縁膜が透過領域中央部よりも薄く形成されている区域２０９Ａの幅以下で、透過領域２１７の周縁部に形成する。またそのために、図１１のように、透過領域２１７の周縁部で第１層間絶縁膜が透過領域中央部よりも薄く形成されている区域２０９Ｂを形成するレジスト開口部２２４の幅は、非透過領域２２０内のレジスト開口部２２３の幅以下で形成する。これにより、マイクロローディング効果のばらつきを最小限にすることが出来るので、第１層間絶縁膜２０６への掘り込み量を制御することが出来る。従って、表示装置の表示品質、特に白を表示した際の色度の変化を最小限に抑えることが出来る。
以上のように、本実施形態の構造、製造方法をとることにより、表示装置の透過領域の絶縁膜厚の変化による色度の変化を最小限に抑えながら、ＴＦＴ特性の変化による表示品質の変化を防止し、導電膜パターン同士の短絡による点欠陥・線欠陥の発生を防止して歩留まりを向上することが可能になる。同時に、導電膜上の膜の被覆性変化による表示品質の変化及び信頼性の変化を最小限に抑えることが可能になる。それに加え、パネルの透過率を向上させることが出来る。
なお、第１から第３の実施形態では、ポリシリコンＴＦＴを用いた透過型液晶表示装置のドレイン層の短絡を防止する例で述べたが、本発明は上記実施形態に限らず、ゲート層、ポリシリコン層にも同様に適用することが出来る。また、画素のスイッチング素子は、ポリシリコンＴＦＴに限らず、ａ−ＳｉＴＦＴ、酸化物半導体ＴＦＴにも適用することが出来る。また、透過型液晶表示装置だけでなく、ＴＦＴ基板の一部を光が透過する表示装置、例えば半透過型液晶表示装置やボトムエミッション型のＡＭＯＬＥＤなどにも適用することが出来る。
本発明の活用例として、ＴＦＴ基板の少なくとも一部を光が透過する表示装置、特に透過型液晶表示装置、半透過型液晶表示装置、ボトムエミッション型有機ＥＬディスプレイなどがある。特にドライエッチングでの加工が必要な高精彩、高密度な表示装置の表示品質の変化を抑えながら、歩留りを向上することが出来るので、製造コストを低減させることが出来る。
１００ 表示装置
１０１ ＴＦＴ基板
１０２ 対向基板
１０３、１０４ 配向膜
１０５ 液晶
１０６、１０７ 偏光板
１０８ ＦＰＣ
１０９ ＣＯＧ
１１０ 画素
１１１ 表示領域
２０１ ガラス基板
２０２ アンダーコート膜
２０３ ポリシリコン膜
２０３Ａ チャネル部
２０３Ｂ ソース／ドレイン部
２０３Ｃ ＬＤＤ部
２０４ ゲート絶縁膜
２０５Ａ ゲート容量線
２０５Ｂ ゲート配線（ゲート電極）
２０６ 第１層間絶縁膜
２０７ 第１コンタクトホール
２０８Ａ 蓄積容量ドレイン層
２０８Ｂ ドレイン配線
２０９、２０９Ａ、２０９Ｂ 第１層間絶縁膜の膜厚が薄い区域
２１０ 第２層間絶縁膜
２１１ 有機膜
２１２ 第２コンタクトホール
２１３ 画素電極
２１４ 配向膜
２１５ ＴＦＴ
２１６ 蓄積容量
２１７ 透過領域
２１８ 蓄積容量部
２１９ 配線部
２２０ 非透過領域
２２１ レジストパターン（パターン１）
２２２ レジストパターン（パターン２）
２２３、２２４ レジスト開口部
２２５ 段差
３０１ ガラス基板
３０２ ブラックマトリクス
３０３ 色レジスト層
３０４ 対向電極
３０５ 配向膜

Claims (4)

  1. 光を透過する透過領域と光を透過しない非透過領域を規定する遮光層を有する対向基板と、前記遮光層で規定される透過領域と非透過領域を持つ画素がマトリクス状に配列された画素領域を有するアクティブマトリクス基板を含む表示装置において、
    前記非透過領域には、前記アクティブマトリクス基板を構成する透明基板上に、チャネル部とＬＤＤ部とソース／ドレイン部とを有するポリシリコン膜と、前記ポリシリコン膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記チャネル部を覆うゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記ソース／ドレイン部の少なくとも一部を各々覆うドレイン層の導電膜パターンと、前記導電膜パターンを覆う有機膜と、前記有機膜上に形成された画素電極と、を少なくとも備え、
    前記透過領域には、前記透明基板上に、前記ゲート絶縁膜と、前記層間絶縁膜と、前記画素電極と、を少なくとも備え、
    前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が、前記ドレイン層の導電膜パターン同士に挟まれた範囲に形成され、かつ、前記透過領域、並びに前記ＬＤＤ部に重なる部分を避けるように形成され、かつ、前記有機膜は前記画素電極と前記導電膜パターンとを接続するコンタクトホールを有し、該コンタクトホール以外に前記層間絶縁膜を露出させる開口部を有していないことを特徴とする表示装置。
  2. 光を透過する透過領域と光を透過しない非透過領域を規定する遮光層を有する対向基板と、前記遮光層で規定される透過領域と非透過領域を持つ画素がマトリクス状に配列された画素領域を有するアクティブマトリクス基板を含む表示装置において、
    前記非透過領域には、前記アクティブマトリクス基板を構成する透明基板上に、チャネル部とＬＤＤ部とソース／ドレイン部とを有するポリシリコン膜と、前記ポリシリコン膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記チャネル部を覆うゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記ソース／ドレイン部の少なくとも一部を各々覆うドレイン層の島状パターン及び前記ドレイン層が各画素へ信号を伝送する配線と、前記島状パターン及び前記配線を覆う有機膜と、前記有機膜上に形成された画素電極と、を少なくとも備え、
    前記透過領域には、前記透明基板上に、前記ゲート絶縁膜と、前記層間絶縁膜と、前記画素電極と、を少なくとも備え、
    前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が、前記ドレイン層の島状パターンと前記配線とに挟まれた範囲、並びに前記配線の両側に形成され、かつ、前記透過領域、並びに前記ＬＤＤ部に重なる部分を避けるように形成され、かつ、前記有機膜は前記画素電極と前記島状パターンとを接続するコンタクトホールを有し、該コンタクトホール以外に前記層間絶縁膜を露出させる開口部を有していないことを特徴とする表示装置。
  3. 光を透過する透過領域と光を透過しない非透過領域を規定する遮光層を有する対向基板と、前記遮光層で規定される透過領域と非透過領域を持つ画素がマトリクス状に配列された画素領域を有するアクティブマトリクス基板を含む表示装置において、
    前記非透過領域には、前記アクティブマトリクス基板を構成する透明基板上に、チャネル部とＬＤＤ部とソース／ドレイン部とを有するポリシリコン膜と、前記ポリシリコン膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記チャネル部を覆うゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記ソース／ドレイン部の少なくとも一部を各々覆うドレイン層の島状パターン及び前記ドレイン層が各画素へ信号を伝送する配線と、前記島状パターン及び前記配線を覆う有機膜と、前記有機膜上に形成された画素電極と、を少なくとも備え、
    前記透過領域には、前記透明基板上に、前記ゲート絶縁膜と、前記層間絶縁膜と、前記画素電極と、を少なくとも備え、
    前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が、前記ドレイン層の島状パターンと前記配線とに挟まれた範囲、並びに前記配線の片側に形成され、かつ、前記透過領域、並びに前記ＬＤＤ部に重なる部分を避けるように形成され、かつ、前記有機膜は前記画素電極と前記島状パターンとを接続するコンタクトホールを有し、該コンタクトホール以外に前記層間絶縁膜を露出させる開口部を有していないことを特徴とする表示装置。
  4. 光を透過する透過領域と光を透過しない非透過領域を規定する遮光層を有する対向基板と、前記遮光層で規定される透過領域と非透過領域を持つ画素がマトリクス状に配列された画素領域を有するアクティブマトリクス基板を含む表示装置において、
    前記非透過領域には、前記アクティブマトリクス基板を構成する透明基板上に、チャネル部とＬＤＤ部とソース／ドレイン部とを有するポリシリコン膜と、前記ポリシリコン膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記チャネル部を覆うゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記ソース／ドレイン部の少なくとも一部を各々覆うドレイン層の導電膜パターンと、前記導電膜パターンを覆う有機膜と、前記有機膜上に形成された画素電極と、を少なくとも備え、
    前記透過領域には、前記透明基板上に、前記ゲート絶縁膜と、前記層間絶縁膜と、前記画素電極と、を少なくとも備え、
    前記層間絶縁膜の膜厚が前記透過領域の中央部よりも薄い区域が、前記ドレイン層の導電膜パターン同士に挟まれた範囲かつ前記ＬＤＤ部に重ならない第１部分、並びに、前記透過領域の周縁部の第２部分に形成され、かつ、前記第２部分の前記区域の幅が前記第１部分の前記区域の幅以下であり、かつ、前記有機膜は前記画素電極と前記導電膜パターンとを接続するコンタクトホールを有し、該コンタクトホール以外に前記層間絶縁膜を露出させる開口部を有していないことを特徴とする表示装置。
JP2014097593A 2013-08-06 2014-05-09 表示装置 Active JP6436333B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014097593A JP6436333B2 (ja) 2013-08-06 2014-05-09 表示装置
CN201410378466.5A CN104347642B (zh) 2013-08-06 2014-08-01 显示装置及其制造方法
US14/449,889 US9230993B2 (en) 2013-08-06 2014-08-01 Display apparatus and manufacturing method of the same
US14/946,288 US9711622B2 (en) 2013-08-06 2015-11-19 Manufacturing method of display apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013163417 2013-08-06
JP2013163417 2013-08-06
JP2014097593A JP6436333B2 (ja) 2013-08-06 2014-05-09 表示装置

Publications (2)

Publication Number Publication Date
JP2015052773A JP2015052773A (ja) 2015-03-19
JP6436333B2 true JP6436333B2 (ja) 2018-12-12

Family

ID=52447877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014097593A Active JP6436333B2 (ja) 2013-08-06 2014-05-09 表示装置

Country Status (3)

Country Link
US (2) US9230993B2 (ja)
JP (1) JP6436333B2 (ja)
CN (1) CN104347642B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102197667B1 (ko) * 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TWI616792B (zh) * 2017-05-03 2018-03-01 友達光電股份有限公司 觸控顯示裝置的製造方法
KR102687890B1 (ko) * 2018-02-05 2024-07-25 제이에스알 가부시끼가이샤 배선 부재
CN118763123A (zh) * 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412493A (en) * 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
JP3253210B2 (ja) * 1994-02-23 2002-02-04 ローム株式会社 液晶表示素子の製法
JPH07253593A (ja) * 1994-03-15 1995-10-03 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
JPH09230373A (ja) * 1996-02-20 1997-09-05 Hitachi Ltd 液晶表示パネルおよびその製造方法
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
JP4069496B2 (ja) * 1998-06-08 2008-04-02 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び該アクティブマトリクス基板並びにこれを備えた電気光学パネル
CN1937250A (zh) * 1998-11-17 2007-03-28 株式会社半导体能源研究所 制造半导体器件的方法
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP4019600B2 (ja) * 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
US7235810B1 (en) * 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP2002111001A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 配線基板及び配線基板の製造方法
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4708710B2 (ja) * 2004-01-07 2011-06-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR100659761B1 (ko) * 2004-10-12 2006-12-19 삼성에스디아이 주식회사 반도체소자 및 그 제조방법
KR101108369B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
JP4491375B2 (ja) * 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法
JP2008304830A (ja) * 2007-06-11 2008-12-18 Kobe Steel Ltd 表示デバイスの製造方法
JP5707725B2 (ja) * 2010-04-08 2015-04-30 カシオ計算機株式会社 薄膜のパターニング方法及び表示パネルの製造方法

Also Published As

Publication number Publication date
JP2015052773A (ja) 2015-03-19
US9230993B2 (en) 2016-01-05
US20160079393A1 (en) 2016-03-17
US9711622B2 (en) 2017-07-18
CN104347642B (zh) 2019-01-18
US20150041818A1 (en) 2015-02-12
CN104347642A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
JP5384088B2 (ja) 表示装置
US20120113366A1 (en) Array substrate and liquid crystal display
US20120248443A1 (en) Active matrix substrate and method for manufacturing the same
US10825840B2 (en) Thin-film transistor panel
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
US20090147165A1 (en) Display panel and method of manufacturing the same
JP2011146410A (ja) 表示装置、スイッチング回路および電界効果トランジスタ
US9502536B2 (en) Manufacturing method of thin film transistor display panel
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
JP6436333B2 (ja) 表示装置
JP2005175381A (ja) 半導体素子、アレイ基板およびその製造方法
JP2010210732A (ja) 液晶表示パネル及びその製造方法
JP4381063B2 (ja) アレイ基板および平面表示装置
KR101735833B1 (ko) 유기전계발광표시장치 및 그 제조방법
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
KR102067967B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR101869093B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102164848B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR101750562B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
JP2024154702A (ja) アクティブマトリクス基板、それを備えた液晶表示装置及びアクティブマトリクス基板の製造方法
KR20110070015A (ko) 액정 표시 장치 및 그의 제조방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2008233767A (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150415

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20150410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181031

R150 Certificate of patent or registration of utility model

Ref document number: 6436333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250