[go: up one dir, main page]

KR100355713B1 - 탑 게이트 방식 티에프티 엘시디 및 제조방법 - Google Patents

탑 게이트 방식 티에프티 엘시디 및 제조방법 Download PDF

Info

Publication number
KR100355713B1
KR100355713B1 KR1019990019335A KR19990019335A KR100355713B1 KR 100355713 B1 KR100355713 B1 KR 100355713B1 KR 1019990019335 A KR1019990019335 A KR 1019990019335A KR 19990019335 A KR19990019335 A KR 19990019335A KR 100355713 B1 KR100355713 B1 KR 100355713B1
Authority
KR
South Korea
Prior art keywords
gate
layer
region
tft
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990019335A
Other languages
English (en)
Other versions
KR20000075031A (ko
Inventor
이주형
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019990019335A priority Critical patent/KR100355713B1/ko
Publication of KR20000075031A publication Critical patent/KR20000075031A/ko
Application granted granted Critical
Publication of KR100355713B1 publication Critical patent/KR100355713B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 탑 게이트 방식 TFT LCD 및 그 제조방법에 관한 것이다.
본 발명의 TFT LCD는 그 판넬 하판의 N 채널 TFT부분 구성이 게이트 패턴이 각 화소마다 개별적으로 형성되고 그 게이트 패턴들 위에 콘택을 형성하여 이 콘택들을 통해 횡으로 화소간에 연결을 하고 있으며 게이트 패턴 아래는 게이트 절연막과 실리콘층이 항상 존재하는 것을 특징으로 한다.
본 발명의 제조방법은 글래스 기판에 실리콘층, 게이트 절연막, 게이트막을 적층하고 중간 톤 노광을 통해 실리콘층 액티브 영역을 분할과 게이트 패턴 형성을 하나의 마스크로 하여 TFT의 제조에서 공정의 단계를 줄일 수 있도록 한 것을 특징으로 한다.
본 발명에 따르면 액티브를 형성하는 실리콘층과 게이트 절연막 사이의 계면 오염과 그로 인한 부작용을 줄이고, 전체적으로는 공정의 단계를 감소시킬 수 있게 된다.

Description

탑 게이트 방식 티에프티 엘시디 및 제조방법 { Top gate type TFT LCD and Method of forming it}
본 발명은 탑 게이트(Top Gate) 방식 TFT LCD 및 그 제조방법에 관한 것으로서, 보다 상세하게는 종래에 비해 공정수를 줄일 수 있는 탑 게이트 방식 TFT LCD 및 그 제조방법에 관한 것이다.
근래에 표시장치와 관련하여 가장 활발하게 발전하고 있는 분야는 LCD 분야라고 할 수 있으며 특히 액티브 매트릭스 타입의 TFT LCD 분야의 발전은 현저한 것이다.
LCD는 개략적으로 두 장의 기판 사이에 액정을 주입하고 기판의 내측에 형성된 두 전극에 전압을 인가하여 사이에 존재하는 액정의 배열을 조절함으로써 기판에 부착되는 편광판과의 관계에서 빛을 투과시키거나 차단시키는 원리를 이용한 것이다.
이러한 기본 원리하에서 표시장치로서의 기능과 활용범위를 늘리기 위해 위상차판, 반사판, 백라이트, 컬러필터 등의 요소를 도입하고 편광판, 배향막과 러빙기법, 전극의 구성, 유리기판 등 요소의 변화와 개선을 모색하는 여러 시도가 계속되고 있다.
TFT LCD는 표시장치의 화면를 이루는 개개 화소의 전극을 비선형 소자인 트렌지스터를 이용하여 조절하는 것으로 이때 트렌지스터는 반도체 박막을 이용하여 유리기판상에 형성된다. 그리고 TFT LCD는 사용되는 반도체 박막의 특성에 따라 아몰퍼스 실리콘 타입과 폴리 실리콘 타입으로 크게 나눌 수 있다.
어느 경우나 공정 비용을 줄이고 수율을 높이기 위해 공정에서의 노광 단계의 수를 줄이려는 노력이 이루어지고 있는데, 아몰퍼스 실리콘의 경우 낮은 온도에서 CVD를 이용하여 형성할 수 있으므로 유리기판을 이용하는 LCD의 특성상 유리한 점이 있다. 그러나 아몰퍼스 실리콘의 경우 캐리어의 이동도가 낮아서 빠른 동작특성을 요하는 구동회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. 그러므로 유리기판상의 화소전극 내에서 스위칭용 트랜지스터 소자를 형성하는 데에 주로 사용된다. 이러한 사실은 LCD의 구동을 위한 IC는 별도로 제작하여 LCD 판넬 주변부에 부착하여 사용해야 한다는 것을 의미하며 따라서 구동 모듈을 위한 공정이 증가하여 LCD 제작 비용이 상승하게 된다.
한편, 폴리 실리콘은 아몰퍼스 실리콘에 비해 캐리어의 이동도가 훨씬 크고 따라서 구동회로용 IC를 제작하기 위해서도 사용할 수 있다. 그러므로 폴리 실리콘을 LCD의 TFT 형성을 위한 반도체 박막으로 사용할 경우 일련의 공정을 통해 동일 유리기판에 화소전극을 위한 TFT 소자와 구동회로용 TFT 소자를 함께 형성할 수 있다. 이는 LCD 제작에서 모듈 공정의 비용을 절감하는 효과를 가져오며 동시에 LCD의 소비전력을 낮출 수 있는 이점도 있다.
그러나 폴리 실리콘을 사용하려는 경우, 유리기판에 폴리 실리콘 박막을 형성하기 위해서는 먼저 아몰퍼스 실리콘 박막을 저온 CVD 공정을 통해 형성하고 여기에 레이저 광선을 조사하는 등의 결정화를 위한 부가 공정이 필요하며, 캐리어 이동도가 높은만큼 형성된 트랜지스터에서 게이트 전압이 OFF 되는 순간 누설전류 (OFF Current)가 과도하게 흘러 화소부에서 충분한 전계를 유지시키지 못하는 문제가 있다.
이러한 off current 발생을 억제하는 방법으로는 박막 트랜지스터의 소오스 및 드레인 영역과 채널과의 접합부에 불순물 농도가 낮게 이온주입 한 LDD 영역 또는 불순물 이온주입이 되지 않은 오프셋 영역을 두어 OFF Current에 대한 배리어로 작용하도록 하는 방법을 일반적으로 사용한다.
그리고 N채널 TFT를 형성하는 공정 가운데 P채널은 이온주입을 막기 위해 봉인되고 P채널 TFT를 형성하는 동안에는 N채널 영역 또한 보호층으로 봉인되어야 하한다.
이상의 폴리실리콘 TFT LCD의 제조방법을 고려하면 N채널과 P채널 TFT를 가지는 폴리실리콘 TFT LCD를 형성하기 위해서는 아몰퍼스 실리콘 방식의 TFT LCD에 비해 몇 단계 많은 노광 공정 즉, 8매 내지 9매의 마스크 작업이 이루어져야 하고 이러한 공정 단계 수의 증가는 제조비용의 상승으로 이어진다. 그러므로 폴리실리콘 타입의 경우 보다 공정의 단계를 줄이는 방법의 개발이 절실히 요청되고 있다.
또한, 기존의 폴리실리콘 TFT LCD의 제조방법에서는 글래스 기판에 액티브 영역을 이루는 실리콘 패턴을 형성하는 공정이 일단 글래스 기판에 실리콘층을 적층하고 이를 통상의 노광 및 식각을 통하여 액티브 영역으로 형성한 다음 게이트 절연막과 게이트막을 형성하는 방법을 사용하고 있으나, 세정공정이 기존의 반도체 공정에 비해 미약한 LCD TFT 라인의 특성상 액티브 영역의 실리콘막을 적층하여 패터닝등 가공을 한 다음 그 위에 게이트 절연막을 적층하므로 실리콘막을 가공하는 도중에 오염이 생기고 게이트 절연막이 적층될 때 오염물이 계면에 잔류하여 TFT의 특성 불안정, 큰 특성 편차. 불량 등을 유발하게 된다. 만약 실리콘층을 중간에 패터닝하여 가공하는 것보다는 동시에 게이트 절연막까지 적층하고 가공할 수 있다면 공정의 단축에 더하여 오염으로 인한 이들 문제를 억제할 수 있을 것이다.
본 발명은 기존의 탑 게이트 방식의 TFT LCD 제조공정에 비해 사용 마스크의 숫자를 줄임으로써 비용을 절약할 수 있고, 액티브 영역의 실리콘층과 게이트 절연막 사이의 계면의 오염이 생길 가능성을 줄일 수 있는 개선된 탑 게이트 방식 TFT LCD 및 그 제조방법을 제공하는 것을 목적으로 한다.
도1에서 도12까지는 본 발명의 일 실시예에 따른 탑 게이트 방식 폴리실리콘 TFT LCD의 공정 순서를 나타낸 측단면도이며,
도1은 글래스 기판에 실리콘층, 게이트 절연막, 게이트막을 차례로 적층한 상태를,
도2는 게이트막 위에 포토레지스트를 도포하고 2 단계 톤으로 노광하여 현상함으로써 두께가 다른 포토레지스트 패턴을 형성한 상태를,
도3은 도2의 포토레지스트 패턴을 식각 마스크로 하층 3개 막층을 식각한 상태를,
도4는 포토레지스트 패턴에 대해 부분적 애싱을 하고 게이트 패턴을 식각 형성한 상태를,
도5는 포토레지스트 패턴을 제거하고 P형 이온주입을 실시하는 상태를,
도6은 도5의 상태에서 기판 전면에 게이트 보조막을 적층한 상태를,
도7은 게이트 보조막을 노광과 식각으로 패터닝한 상태를,
도8은 상기 게이트 보조막 패턴을 식각 마스크로 등방성 식각으로 언더 컷을 나타내는 N채널 TFT의 게이트 패턴을 형성하고 N형 이온주입한 상태를,
도9는 게이트 보조막 패턴을 제거하고 LDD를 형성한 상태를,
도10은 TFT 구조 위에 층간 절연막을 적층한 상태를,
도11은 층간 절연막에 콘택홀을 식각하고 메탈층을 적층한 다음 노광과 식각을 통해 메탈 패턴을 형성한 상태를,
도12는 도11의 상태에서 보호막을 적층하고 비아 콘택과 화소전극을 형성한 상태를 각각 나타낸다.
도13은 본 발명의 다른 실시예에 따라 완성된 LCD 판넬 하판 화소부의 상태를 평면적으로 나타낸 것으로 존속하는 각 패턴의 정렬상태를 보여주고 있다.
상기 목적을 달성하기 위한 본 발명 탑 게이트 방식 TFT LCD는 판넬의 화소부가, 글래스 기판, 상기 글래스 기판 위에 동일 영역에 형성되는 실리콘층 액티브 영역 및 게이트 절연막, 상기 게이트 절연막 위의 일부 영역에 각 화소마다 분리되어 형성되는 게이트 전극, 상기 게이트 전극 위로 글래스 전면에 적층되는 층간 절연막, 상기 층간 절연막을 통과하면서 상기 게이트 전극 및 상기 액티브 영역 위에 형성되는 콘택들, 상기 콘택들과 연결되는 메탈 라인, 상기 메탈 라인 위로 형성되는 보호막, 상기 보호막을 통과하는 비아 콘택 및 상기 비아 콘택을 통해 상기 소오스 영역 위에 형성된 콘택과 연결되는 화소전극을 구비하여 이루어지며, 상기 액티브 영역은 n형 이온주입으로 형성된 소오스 영역, 드레인 영역과 상기 게이트 전극 하부의 채널 영역 및 상기 소오스 영역과 상기 채널 영역, 상기 드레인 영역과 상기 채널 영역 사이의 LDD 구역으로 구성되고, 상기 게이트 전극은 상기 층간 절연막 위에서 상기 게이트 전극 위로 형성된 콘택들을 연결하는 게이트 연결 라인에 의해 횡측으로 화소간에 연결되어 있고, 상기 드레인 영역은 상기 층간 절연막 위에서 상기 드레인 영역 위에 형성된 콘택들을 연결하는 데이터 라인에 의해 종축으로 화소간에 연결되는 것을 특징으로 한다.
본 발명에서 LDD대신 오프 셋 영역을 둘 수 있다.
본 발명의 탑 게이트 타입 TFT LCD는 형성 과정에서 공정의 절약을 가능케 하므로 폴리실리콘 타입의 P채널 TFT와 N채널 TFT가 동시에 한쪽 판넬 내면에 형성될 때의 N채널 TFT가 형성되는 판넬의 화소부에 적용하는 것이 특히 바람직하다.
한편, 상기 목적을 달성하기 위한 본 발명의 탑 게이트 방식 TFT LCD 제조방법은, 글래스 기판 위에 실리콘층과 게이트 절연막을 차례로 적층하고 게이트막을적층한 다음 포토레지스트 패턴을 만들고 상기 포토레지스트 패턴을 식각 마스크로 상기 게이트막, 상기 게이트 절연막, 상기 실리콘층을 차례로 식각하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
이때 한 번의 노광을 통해 상기 게이트 절연막과 상기 실리콘층으로 된 액티브 영역과 상기 게이트막으로 된 게이트 패턴을 형성하기 위해서는 2 단계 톤으로 노광하여 포토레지스트 패턴을 만드는 방법 등을 사용할 수 있다. 2 단계 톤으로 노광하는 경우 현상을 거치면 게이트 영역에는 두껍게 포토레지스트 패턴이 형성되고, 그 외의 액티브 영역으로는 얇게 포토레지스트 패턴이 형성되는데 일단 이 포토레지스트 패턴을 식각마스크로 게이트 영역과 액티브 영역 외의 영역에서 게이트막, 게이트 절연막, 실리콘층을 모두 제거하고, 다음에는 비등방성 에칭을 실시하여 게이트 패턴과 액티브 영역을 형성한다. 이 과정에서 얇게 포토레지스트 패턴이 형성된 지역은 포토레지스트 패턴이 전체가 식각되고 그 하부의 게이트막도 식각이 되며 두껍게 포토레지스트 패턴이 형성되어 있던 게이트 영역은 포토레지스트 상부가 식각되어 얇아지지만 게이트막은 보존되어 게이트 패턴을 이루게 된다.
본 발명은 공정을 줄여야 할 탑 게이트 방식 폴리실리콘 TFT LCD의 제조에서 가장 잘 사용될 수 있으며 게이트 보조막과 2 단계 톤 노광법을 사용하는 경우의 폴리실리콘 TFT LCD 제조 공정은 글래스 기판 위에 실리콘층과 게이트 절연막을 차례로 적층하고 게이트막을 적층하는 단계, 포토레지스트를 도포하고 중간 톤 노광과 현상을 통해 P채널 게이트 패턴 및 N채널 TFT 영역은 남기고 P채널 소오스 드레인 부분은 포토레지스트를 얇게 남기며 여타지역은 포토레지스트를 제거하는 단계,포토레지스트 패턴을 식각 마스크로 상기 게이트막, 게이트 절연막, 결정화된 실리콘층을 식각하는 단계, 상기 포토레지스트 패턴을 부분적으로 제거하여 P채널 TFT의 소오스 드레인 부분에는 포토레지스트가 제거된 상태에서 게이트 패턴을 식각 형성하는 단계, P형 이온주입을 실시하는 단계, 글래스 기판 전면에 게이트 보조막을 형성하고 마스크 기법을 통해 N채널 영역에는 게이트 부분만을 P채널 TFT 부분에는 전체 게이트 보조막을 남기는 게이트 보조막 패터닝 단계, 게이트 보조막 패턴을 식각 마스크로 게이트막을 등방성 식각하여 N채널 영역에서는 언더 컷 형태를 이루면서 게이트 패턴을 형성하는 단계, 게이트 보조막 패턴을 이온 주입 마스크로 N형 이온주입을 실시하는 단계 및 게이트 보조막 패턴을 제거하는 단계를 구비하여 이루어진다.
본 발명에서의 단계들 이후에는 일반적으로 저농도 이온주입을 실시하여 LDD를 형성하는 단계가 따르며, 다음으로 이온주입으로 인한 액티브 영역의 구조적 손상을 회복시키는 레이저 어닐링이 이루어지는 것이 바람직하다. 기타 통상의 방법으로 층간 절연막(ILD)를 적층, 소오스, 게이트, 드레인 콘택 홀 형성, 메탈 적층, 메탈 패턴 형성, 보호막 도포, 비아(Via) 콘택 형성 및 화소전극 형성이 이어지게 된다.
이상과 같이 탑 게이트 방식 폴리실리콘 TFT LCD의 전극을 형성하는 데에는 TFT 구조 형성단계에서 2매의 마스크를 포함하여 6매의 마스크 공정이 필요할 뿐이다. 이는 게이트막과 액티브 영역을 이룰 실리콘층 및 게이트 절연막을 계속 적층한 상태에서 한 번의 노광공정을 통해 식각함으로써 TFT 영역을 형성하였고, 노광공정에서는 P채널 TFT 영역의 소오스 및 드레인 영역에 대해서는 중간 톤 노광으로 포토레지스트를 얇게 남긴 상태이므로 게이트 패턴을 형성할 때는 별도의 노광공정 없이 사전에 애싱으로 이 얇은 층의 포토레지스트를 제거한 후 게이트막 식각을 하므로 마스크 사용을 1회 줄일 수 있고, N채널 게이트 패턴 형성 단계에서는 언더 컷을 이용하는 등방성 에칭으로 LDD 형성을 위해 별도의 노광공정을 실시할 필요가 없게 되므로 마스크 사용을 1회 줄일 수 있기 때문에 가능한 결과이다.
또한, 게이트 패턴이 형성되면서 이온주입이 그 과정에서 이루어지는 양상을 보이게 된다. 이온주입시 포토레지스트를 이온주입 마스크로 사용하지 않게 되므로 포토레지스트의 열에 의한 손상 등의 부작용을 막을 수가 있다.
이하 도면을 참조하면서 본 발명의 일 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
우선, 도1과 같이 글래스 기판(10)에 액티브 영역이 되는 실리콘층(20)을 적층하고 계속하여 게이트 절연막(30)과 게이트막(40)을 적층 형성한다. 실리콘층(20)은 결국 결정화되도록 형성하여야 하는데, 결정화를 위해서는 아몰퍼스 실리콘을 저온에서 CVD(chemical vapour deposition)로 500Å내지 800Å 두께로 일단 형성한 후 바로 레이저로 어닐링하여 결정화하는 방법과 아몰퍼스 실리콘을 저온에서 CVD로 형성하고 그 위에 게이트 절연막으로 실리콘 산화막 등의 절연막을 1000Å 정도의 두께로 형성한 다음 레이저 어닐링을 실시하여 폴리실리콘화 시키는 방법이 있다. 그리고 실리콘층을 형성하기 전에 글래스 기판에 먼저 버퍼(Buffer)층을 형성할 수도 있다. 게이트막은 금속층을 2000Å내지 3000Å정도 적층하여 사용하는데 알미늄이나 크롬 등을 주로 사용하게 된다.
이 경우 이들 막은 짧은 시간을 두고 각 막들에 대한 패터닝 등 중간 가공 없이 형성될 수 있으므로 각 계면에 오염물질이 형성될 가능성을 줄일 수 있다. 특히 실리콘막과 게이트 절연막을 증착한 후에 레이저 어닐링을 실시하는 것은 이런 오염측면을 고려할 때 바람직하다.
다음으로 게이트막 위에 포토레지스트를 도포하고 포토마스크를 사용하여 노광한 다음 현상을 통해 도2와 같은 실리톤 N-TFT 활성영역 및 P-TFT 활성영역을 한정하는 포토레지스트 패턴들(51,52)을 남긴다. 이때 N채널 TFT 영역은 전체적으로 포토레지스트를 남겨 평평한 포토레지스트 패턴(51)을 형성하여 P채널 TFT 구조를 형성하는 단계에서의 N채널 TFT 영역의 보호층이 되도록 한다. 그리고 P채널의 경우 게이트 전극 상부에는 온전한 두께(두꺼운 영역, 52a)로, 소오스와 드레인 영역에는 상부가 제거된 얇은 두께(얇은 영역, 52b)로 포토레지스트를 남겨 단차진 포토레지스트 패턴(52)을 형성하여 게이트 패턴 형성시에 노광공정을 줄이는 데 사용하게 된다. 한 번의 노광에서 이상과 같이 두께가 다른 단차진 포토레지스트 패턴(52)을 형성하기 위해서는 중간 톤 노광을 이용하게 된다.
중간 톤 노광 혹은 2 단계 톤으로 노광하기 위해서는 마스크 패턴을 슬릿(slit) 타입으로 사용하여 회절현상을 이용하거나 마스크 자체의 패턴을 중간 톤으로 하는 방법을 사용할 수 있다. 가령 슬릿 타입을 사용하는 경우의 2 단계 톤 노광은 노광을 실시할 때 마스크의 패턴이, P채널 영역에서는 게이트 부분은 불투명한 부분이고, 소오스 및 드레인 부분은 중간 톤의 부분, 즉, 미세한 슬릿이 다수 형성된 부분이고, 나머지 부분은 투명한 부분이 된다. 슬릿 부분은 노광시 광도가 회절에 의해 슬릿 주변이 평균적으로 슬릿에 의해 전체 면적 대비 열려진 면적 비례하는 광도로 줄어들어 포토레지스트에서 폴리머가 끊어지는 반응이 줄어들고 결국 현상시 상부만 제거되어 도2와 같은 형태가 이루어진다.
다음으로는 도2와 같이 형성된 포토레지스트 패턴(51,52)을 식각 마스크로 사용하여 게이트막(40), 게이트 절연막(30), 실리콘층(20)을 차례로 식각하여 도3과 같은 상태가 되게 한다. 이 단계에서는 포토레지스트 패턴(51,52)은 거의 손상되지 않으므로 하층막들(22,32,42) 가운데 중간 톤 노광에 의해 두께가 얇게 형성된 소오스 및 드레인 영역도 보호될 수 있다. 식각은 주로 이방성 식각이 이루어지므로 식각된 층은 측단이 수직에 가까운 형태를 보이고 있다. 그리고 식각되는 재질이 하층막 3개 층에 걸쳐 모두 다르므로 각 층을 식각하는 단계마다 특히 적합한 에천트를 사용하는 것이 식각 효율을 높일 수 있으므로 바람직하다.
도4는 도3의 상태에서 애싱(Ashing)을 진행하여 중간 톤 노광으로 포토레지스트 패턴(52)중 얇게 형성된 부분은 제거하여 소오스 및 드레인 영역을 노출시키고 두껍게 형성된 부분은 상부만 제거한 다음 잔류 포토레지스트 패턴(53)을 식각 마스크로 하여 게이트막(42)을 이방성 식각하여 P-TFT 활성영역에 게이트 패턴(43)을 형성한 것을 나타내는 도면이다. 애싱은 산소를 포함하는 플라즈마를 형성하여 포토레지스트막에 작용시킴으로써 제거하는 일종의 식각공정이며 산화반응이 이루어진다.
도4의 상태에서 다음에는 잔류 포토레지스트 패턴(53,54)을 모두 제거하고 P형 이온주입을 실시하는 것을 나타내는 도면이 도5이다. 대면적의 글래스 기판에 이온주입을 하는 경우 이온주입 에너지에 의해 상당량의 열이 발생하고 온도가 수백도까지 상승될 수 있다. 포토레지스트막은 대개 고온에 약한 유기막이므로 이온주입 전에 제거하는 것이 바람직한 것이다. 이온주입 에너지와 does값은 게이트 절연막의 두께, 실리콘층의 두께 및 형성될 소자의 특성을 고려하여 정해진다. 이때 N채널 영역은 게이트막(41)으로 보호되므로 이온주입이 이루어지지 않고 P채널 영역의 소오스 및 드레인 영역에만 이온주입이 이루어진다.
그리고 도5의 상태에서 게이트 보조막(60)을 글래스 기판 전면에 도포하여 도6의 상태를 형성한다. 게이트 보조막(60)의 재질은 하부의 게이트막(41)과 차별적으로 식각될 수 있어야 하므로 게이트막(41)의 재질을 고려하여 결정한다. 가령, 게이트막이 알미늄일 경우 게이트 보조막은 크롬으로 형성될 수 있다.
도6의 상태에서 마스크 사용을 통해 P채널 TFT 영역을 봉하는 게이트 보조막 패턴(62)을 형성하게 되고, N채널 TFT 영역에는 최종적으로 형성될 게이트 패턴보다 조금 넓게 게이트 보조막 패턴(61)을 도7과 같이 형성한다. 즉, N-TFT 활성영역의 소오스 및 드레인 영역만을 노출시키도록 형성한다. 이때 마스크 기법 사용은 통상의 포토레지스트 도포, 포토마스크 패턴을 이용한 노광, 현상 및 포토레지스트 패턴을 식각마스크로 사용하는 식각의 일련의 공정을 의미한다.
도8은 도7의 게이트 보조막 패턴(61,62)을 식각 마스크로 사용하여 게이트막(41)에 습식 식각같은 등방성 식각을 실시함으로써 N채널 TFT 영역에 게이트 패턴(44)을 형성하고 게이트 보조막 패턴(61,62)을 이온주입 마스크로 사용하여 N형 이온주입을 실시하는 단계를 나타낸다. 이때 게이트 패턴(44)은 언더컷 현상에 의해 게이트 보조막으로 형성한 패턴(61)보다는 폭이 줄어든 상태이며 게이트 보조막 패턴(61) 가운데 게이트 패턴(44) 위로 튀어나온 SKEW 부분이 게이트 패턴(44) 주변으로는 이온주입이 이루어지지 않게 하는 역할을 하고 있다. 도7과 도8에 도시된 과정에서는 게이트막이나 게이트 보조막 각각에 선택성을 가지는 에천트를 사용하여 식각한다.
도9는 도8에서 게이트 보조막 패턴(61,62)을 전부 제거한 상태에서 기판 전면에 저농도로 N형 이온주입이 이루어져 도8의 게이트 보조막으로 된 SKEW 아래부분에, 즉 소오스/드레인 영역과 게이트 패턴(44) 사이의 영역에 LDD 영역(29)을 형성하는 상태를 나타낸 것이다. 이때는 저농도 이온주입이 이루어지므로 기존의 상대적으로 고농도의 이온주입이 이루어졌던 영역에는 큰 영향을 끼치지 않으면서 LDD를 형성할 수 있다. 이온주입시의 저에너지 이온주입이 이루어지고 이온주입량은 언더 컷의 크기와 소자 동작 전압 특성을 고려하여 결정한다.
도10은 일단 소오스 영역(23,26) 드레인 영역(25,28) 채널 영역(24,27) 및 게이트 패턴(43,44)의 TFT 구조를 형성한 상태에서 실리콘 산화막 등의 재질로 층간 절연막(70)을 적층한 것을 나타내는 도면이다. 도10과 같은 층간 절연막을 형성하기 전에 이온주입 과정에서 구조적 손상을 입은 이온주입부를 레이저 등으로 어닐링하는 단계가 대개 이루어진다. 어닐링은 이온주입에 의하여 실리콘 결정이 영향을 받아 일종의 아몰퍼스화가 진행되고 따라서 영역의 전기적 저항이 매우 커지기 때문에 실시하는 것이며, 주입된 이온이 고르게 분산되어 캐리어의 역할을 충분히 하도록 하기 위해 실시한다.
도11에서 도12까지는 탑 게이트 방식의 TFT LCD를 형성할 때 일반적으로 이루어지는 과정으로 게이트 영역, 소오스 영역 및 드레인 영역에 콘택홀을 형성하고 메탈을 적층하여 콘택(71~76)을 완성하고 층간 절연막(70) 위로 층을 형성한 상태에서 노광 및 식각을 통해 데이터 라인(83,86), 게이트 연결 라인(82,85) 등을 이루는 메탈 패턴을 형성하고 다시 N채널 TFT의 소오스 전극(84) 위쪽에 화소전극(90)을 위한 콘택홀을 식각 형성하고 ITO(Indium Tin Oxide)등의 재질로 VIA 콘택(91)과 화소전극(90)을 형성하는 상태를 나타낸다.
이상과 같은 공정 구비하여 이루어지는 TFT LCD 유사한 TFT LCD로서 본 발명 TFT LCD의 일 실시예의 TFT 형성부 판넬의 화소부를 나타낸 것이 도13이다. 도13에서 게이트 패턴(44) 위쪽에 형성된 것이 보조용량을 위한 커패시터 패턴(46)이다. 그리고 게이트 패턴(44)과 커패시터 패턴(46)의 아래쪽에는 게이트 절연막과 폴리실리콘층이 있으므로 다른 화소에서의 전극에 인가되는 신호가 인근 화소에 영향을 미치는 채널의 형성을 방지하기 위해 게이트 패턴 및 보조용량을 위한 커패시터 패턴은 연속된 하나의 라인으로 형성하지 않는다. 대신 각각의 화소부마다 게이트 패턴(44) 및 커패시터 패턴(46)의 양 쪽에 콘택(75,77)을 형성하고 콘택을 층간절연막 위에서 게이트 연결 라인(85) 및 커패시터 연결 라인(89)을 통해 연결하는 방법을 사용하고 있다.
LDD 영역은 별도로 표시되지는 않았으나 액티브 영역을 형성하는 실리콘층에서 게이트 패턴(44)과 엇갈리는 채널 부분과 인접하여 소오스 영역(26) 및 드레인 영역(28) 중간쪽으로 형성된다. 액티브 영역에서는 소오스 영역(26)은 콘택과 소오스 전극 및 비아 콘택(91)을 통해 화소전극(90)과 연결되며, 드레인 영역(28)은 콘택(76)을 통해 층간 절연막 위로 형성된 데이터 라인(86)과 연결된다.
본 발명에 따르면, 기존의 탑 게이트 방식의 폴리실리콘 TFT LCD 제조공정에비해 중간 톤 노광과 언더 컷을 형성하는 식각을 통해 공정 단계를 줄임으로써 비용을 절약할 수 있고, 액티브 영역의 실리콘층과 게이트 절연막 사이의 계면의 오염이 생길 가능성을 줄일 수 있으므로 계면 오염으로 인한 소자 불량의 발생을 막을 수 있다.

Claims (15)

  1. 글래스 기판 위에 실리콘층, 게이트 절연막, 게이트막을 적층하는 단계,
    상기 게이트막 위로 포토레지스트층을 형성하는 단계,
    상기 포토레지스트층에 대해 소정의 3 종류의 영역에서 받는 노광 광량이 다르도록 마스크 노광을 실시하고 현상하여, 상기 포토레지스트층의 전체 두께가 잔류하여 게이트 전극 영역을 덮는 두꺼운 영역 및 상기 포토레지스트층의 위쪽 일부가 제거되어 상기 두꺼운 영역 양측에 단차지면서 연장하여 소오스 영역 및 드레인 영역을 덮는 얇은 영역으로 이루어진 P-TFT 실리콘 활성영역을 한정하는 단차진 포토레지스트 패턴을 형성하는 단계,
    상기 단차진 포토레지스트 패턴을 식각 마스크로 사용하여 그 하부에 노출된 상기 게이트막, 상기 게이트 절연막, 상기 실리콘층을 차례로 식각하는 단계,
    상기 단차진 포토레지스트 패턴에 대한 전면 이방성 식각을 실시하여 상기 단차진 포토레지스트 패턴의 상기 얇은 영역에 해당하는 부분을 제거하고 상기 소오스 영역 및 드레인 영역을 노출시키는 단계,
    상기 얇은 영역이 제거된 포토레지스트 패턴을 식각 마스크로 사용하여 상기 소오스 영역 및 드레인 영역 상의 노출된 상기 게이트막을 식각하여 P형 게이트 전극 패턴을 형성하는 단계를 구비하여 이루어지는 탑 게이트 방식 TFT LCD 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 게이트막 형성 전에 형성된 상기 실리콘층은 폴리실리콘으로 형성하고, 상기 P-TFT 활성영역을 한정하는 단차진 포트레지스트 패턴을 형성할 때 이와 동시에 상기 포토레지스트층 전체 두께가 잔류하여 N-TFT 활성영역을 한정하는 평평한 포토레지스트 패턴도 형성하며,
    상기 단차진 포토레지스트 패턴을 식각 마스크로 사용하여 그 하부에 노출된 상기 게이트막, 상기 게이트 절연막, 상기 실리콘층을 차례로 식각할 때 이와 동시에 상기 평평한 포토레지스트 패턴을 식각 마스크로 사용하여 그 하부에 노출된 상기 게이트막, 상기 게이트 절연막, 상기 실리콘층도 차례로 식각하며,
    상기 P형 게이트 전극 패턴 형성후, 상기 P-TFT 실리콘 활성영역의 소오스 및 드레인 영역에 P형 이온주입을 실시하는 단계,
    상기 글래스 기판 전면에 게이트 보조막을 형성하고 마스크 기법을 통해 상기 P-TFT 실리콘 활성영역을 완전히 덮는 P채널 게이트 보조막 패턴 및 상기 N-TFT 실리콘 활성영역의 소오스 영역 및 드레인 영역만을 노출시키도록 이들 영역들 사이에 형성된 N 채널 게이트 보조막 패턴을 형성하는 단계,
    상기 N 채널 게이트 보조막 패턴을 식각 마스크로 사용하여 노출된 게이트막을 습식식각하여 상기 N 채널 게이트 보조막 패턴 하부에서 인더컷된 N형 게이트 전극 패턴을 상기 N-TFT 실리콘 활성영역 상에 형성하는 단계,
    상기 게이트 보조막 패턴들을 이온주입 마스크로 사용하여 상기 N-TFT 실리콘 활성영역의 소오스 영역 및 드레인 영역에 N형 이온주입을 실시하는 단계 및
    게이트 보조막 패턴들을 제거하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 TFT LCD 제조방법.
  5. 제 4 항에 있어서,
    상기 게이트 보조막 패턴들을 제거한 후, 상기 글래스 기판 전면에 저농도 이온주입을 진행하여 상기 N-TFT 실리콘 활성영역의 상기 소오스/드레인 영역들과 상기 인더컷된 N형 게이트 전극 패턴 사이에 LDD 영역들을 형성하는 단계가 더 구비되는 것을 특징으로 하는 탑 게이트 방식 TFT LCD 제조방법.
  6. 제 5 항에 있어서,
    상기 LDD 영역을 형성한 다음 이온주입으로 인한 P-TFT 및 N-TFT 실리콘 활성영역들의 구조적 손상을 회복시키는 레이저 어닐링 단계가 이어지는 것을 특징으로 하는 탑 게이트 방식 TFT LCD 제조방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    층간절연막(ILD)을 적층하고 소오스 영역, 게이트 전극 패턴 및 드레인 영역에 콘택 홀을 형성하고, 메탈층을 도포하여 콘택을 채운 다음, 상기 층간절연막 위의 상기 메탈층으로 마스크 기법을 사용하여 소오스 전극, 게이트 연결 라인 및 데이터 라인을 형성하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 TFT LCD 제조방법.
  8. 제 7 항에 있어서,
    상기 소오스 전극, 게이트 연결 라인 및 데이터 라인을 형성한 이후, 상기 글래스 기판 전면에 절연성 보호막을 적층하고 상기 소오스 전극 위로 바아(Via) 콘택 홀을 형성하고 화소전극층을 적층 패터닝하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 TFT LCD 제조방법.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 실리콘층은 아몰퍼스 실리콘을 저온 CVD로 형성하며, 상기 실리콘층을 게이트 절연막을 적층하기 전에 레이저 어닐링을 통해 폴리실리콘화 하는 단계를 구비하는 것을 특징으로 하는 톱 게이트 방식 TFT LCD 제조방법.
  10. 제 5 항 또는 제 6 항에 있어서,
    상기 실리콘층은 아몰퍼스 실리콘을 저온 CVD로 형성하며, 상기 실리콘층을 상기 게이트 절연막을 적층한 다음 레이저 어닐링을 통해 폴리실리콘화 하는 단계가 구비되는 것을 특징으로 하는 톱 게이트 방식 TFT LCD 제조방법.
  11. 제 10 항에 있어서,
    상기 LDD 영역을 형성한 다음 이온주입으로 인한 P-TFT 및 N-TFT 실리콘 활성영역들의 구조적 손상을 회복시키는 레이저 어닐링 단계가 이어지는 것을 특징으로 하는 탑 게이트 방식 TFT LCD 제조방법.
  12. 제 11 항에 있어서,
    층간절연막(ILD)을 적층하고 소오스 영역, 게이트 전극 패턴, 드레인 영역에 콘택 홀을 형성하고, 메탈층을 도포하여 콘택을 채운 다음, 상기 층간절연막 위의 상기 메탈층으로 마스크 기법을 사용하여 소오스 전극, 게이트 연결 라인 및 데이터 라인을 형성하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 TFT LCD 제조방법.
  13. 판넬의 화소부가, 글래스 기판, 상기 글래스 기판 위에 동일 영역에 형성되는 실리콘층 활성영역 및 게이트 절연막, 상기 게이트 절연막 위의 일부 영역에 각 화소마다 분리되어 형성되는 게이트 전극, 상기 게이트 전극 위로 글래스 전면에 적층되는 층간 절연막, 상기 층간 절연막을 통과하면서 상기 게이트 전극 및 상기 활성영역 위에 형성되는 콘택들, 상기 콘택들과 연결되는 메탈 라인, 상기 메탈 라인 위로 형성되는 보호막, 상기 보호막을 통과하는 비아 콘택 및 상기 비아 콘택을 통해 상기 소오스 영역 위에 형성된 콘택과 연결되는 화소전극을 구비하여 이루어지며, 상기 활성영역은 n형 이온주입으로 형성된 소오스 영역, 드레인 영역과 상기 게이트 전극 하부의 채널 영역 및 상기 소오스 영역과 상기 채널 영역, 상기 드레인 영역과 상기 채널 영역 사이의 LDD 구역으로 구성되고, 상기 게이트 전극은 상기 층간 절연막 위에서 상기 게이트 전극 위로 형성된 콘택들을 연결하는 게이트 연결 라인에 의해 횡측으로 화소간에 연결되어 있고, 상기 드레인 영역은 상기 층간 절연막 위에서 상기 드레인 영역 위에 형성된 콘택들을 연결하는 데이터 라인에 의해 종측으로 화소간에 연결되는 것을 특징으로 하는 톱 게이트 방식 TFT LCD.
  14. 제 13 항에 있어서,
    상기 LDD 구역 대신에 이온이 주입되지 않은 오프 셋(OFF SET)영역이 설치되는 것을 특징으로 하는 톱 게이트 방식 TFT LCD.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 실리콘층은 폴리실리콘으로 이루어지며,
    상기 글래스 기판에는 N채널 TFT와 P채널 TFT가 함께 형성되며, 상기 N채널 TFT가 채택된 화소전극에 상기 게이트 패턴과 동일한 방식으로 이루어지는 보조용량을 위한 커패시터 패턴이 구비되고 상기 커패시터 패턴도 게이트 패턴과 동일한 방식으로 횡측으로 화소간에 연결되는 것을 특징으로 하는 톱 게이트 방식 TFT LCD.
KR1019990019335A 1999-05-28 1999-05-28 탑 게이트 방식 티에프티 엘시디 및 제조방법 Expired - Fee Related KR100355713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990019335A KR100355713B1 (ko) 1999-05-28 1999-05-28 탑 게이트 방식 티에프티 엘시디 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990019335A KR100355713B1 (ko) 1999-05-28 1999-05-28 탑 게이트 방식 티에프티 엘시디 및 제조방법

Publications (2)

Publication Number Publication Date
KR20000075031A KR20000075031A (ko) 2000-12-15
KR100355713B1 true KR100355713B1 (ko) 2002-10-12

Family

ID=19588286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019335A Expired - Fee Related KR100355713B1 (ko) 1999-05-28 1999-05-28 탑 게이트 방식 티에프티 엘시디 및 제조방법

Country Status (1)

Country Link
KR (1) KR100355713B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759178B2 (en) 2005-08-18 2010-07-20 Samsung Electronics Co., Ltd. Thin film transistor substrate and fabrication thereof
KR101411735B1 (ko) * 2007-12-07 2014-06-26 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790896B2 (ja) * 2000-05-26 2011-10-12 エーユー オプトロニクス コーポレイション トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置
KR20010109681A (ko) * 2000-06-01 2001-12-12 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시장치의 제조방법
KR100709710B1 (ko) * 2000-08-14 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100735193B1 (ko) * 2000-12-30 2007-07-03 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크
JP4943589B2 (ja) * 2001-04-26 2012-05-30 ゲットナー・ファンデーション・エルエルシー 液晶表示装置の製造方法
KR20030002413A (ko) * 2001-06-29 2003-01-09 한민구 액정 디스플레이 패널을 형성하기 위한 다결정 박막트랜지스터 제조방법
KR100864494B1 (ko) * 2002-06-17 2008-10-20 삼성전자주식회사 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR100850050B1 (ko) * 2002-08-28 2008-08-04 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 어레이 기판 제조방법
KR100922792B1 (ko) * 2003-04-28 2009-10-21 엘지디스플레이 주식회사 액정표시장치의 어레이기판 제조방법
KR100989253B1 (ko) * 2003-06-25 2010-10-20 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR101043992B1 (ko) 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101037322B1 (ko) 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048903B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048998B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101050899B1 (ko) 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101066489B1 (ko) 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101192746B1 (ko) 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR101078360B1 (ko) 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101153297B1 (ko) 2004-12-22 2012-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101086487B1 (ko) 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107252B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR101107251B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101125252B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR102531664B1 (ko) 2016-05-04 2023-05-12 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007591A (ko) * 1992-09-25 1994-04-27 오가 노리오 액정표시장치
KR950028014A (ko) * 1994-03-23 1995-10-18 이헌조 액정표시소자용 박막트랜지스터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007591A (ko) * 1992-09-25 1994-04-27 오가 노리오 액정표시장치
KR950028014A (ko) * 1994-03-23 1995-10-18 이헌조 액정표시소자용 박막트랜지스터 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759178B2 (en) 2005-08-18 2010-07-20 Samsung Electronics Co., Ltd. Thin film transistor substrate and fabrication thereof
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
KR101411735B1 (ko) * 2007-12-07 2014-06-26 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20000075031A (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP3564455B2 (ja) 液晶表示装置用薄膜トランジスタ形成方法
US7700495B2 (en) Thin film transistor device and method of manufacturing the same, and liquid crystal display device
JP4967631B2 (ja) 表示装置
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR20030051370A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20030178650A1 (en) Display device
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR101338106B1 (ko) 액정표시장치 및 그 제조방법
KR20050029512A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20040019593A (ko) 액정표시장치의 제조방법
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
KR100492727B1 (ko) 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
JP5221082B2 (ja) Ｔｆｔ基板
JP2003075870A (ja) 平面表示装置およびその製造方法
KR100486717B1 (ko) 액정표시장치및그제조방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
JP3647384B2 (ja) 薄膜半導体素子およびその製造方法並びに表示パネル
JPH01267616A (ja) 液晶デイスプレイ
KR100645036B1 (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990528

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010830

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020329

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20010830

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20020426

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20020329

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20020719

Appeal identifier: 2002101001712

Request date: 20020426

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20020426

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20020426

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20011016

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20020719

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20020605

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020925

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080904

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090914

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100913

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110916

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20120914

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705