JPH10189505A - 研磨装置及び研磨方法 - Google Patents
研磨装置及び研磨方法Info
- Publication number
- JPH10189505A JPH10189505A JP34473396A JP34473396A JPH10189505A JP H10189505 A JPH10189505 A JP H10189505A JP 34473396 A JP34473396 A JP 34473396A JP 34473396 A JP34473396 A JP 34473396A JP H10189505 A JPH10189505 A JP H10189505A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- polished
- electric resistance
- end point
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000007246 mechanism Effects 0.000 claims abstract description 26
- 239000007788 liquid Substances 0.000 claims abstract description 14
- 238000005259 measurement Methods 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 abstract description 23
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 22
- 239000004744 fabric Substances 0.000 abstract description 12
- 239000000126 substance Substances 0.000 abstract description 12
- 239000004020 conductor Substances 0.000 abstract description 3
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012850 discrimination method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/005—Control means for lapping machines or devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
- B24B49/10—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
(57)【要約】
【課題】ＣＭＰ研磨の際、プロセス及び装置の機械的・
化学的変動に追従した研磨が出来ないという問題があ
り、その結果発生する配線抵抗の上昇及び配線抵抗のウ
エハ面内・面間におけるばらつきによる動作不良や歩留
り低下、或いはエレクトロ・マイグレーションによる寿
命の低下といった配線信頼性の劣化を解決する事を目的
とする。 【解決手段】研磨装置の半導体基板保持機構に設置した
少なくとも一対の測定電極により半導体基板上の導伝性
材料或いは半導体基板と研磨布の間の薄い液層の電気抵
抗をモニターし、その変位によりＣＭＰ終点の検出を行
う事で適正かつ安定したオーバーＣＭＰ量を確保する終
点検出法を実現し、プロセス及び装置の機械的・化学的
変動に追従した研磨を実現する事により問題を回避す
る。
化学的変動に追従した研磨が出来ないという問題があ
り、その結果発生する配線抵抗の上昇及び配線抵抗のウ
エハ面内・面間におけるばらつきによる動作不良や歩留
り低下、或いはエレクトロ・マイグレーションによる寿
命の低下といった配線信頼性の劣化を解決する事を目的
とする。 【解決手段】研磨装置の半導体基板保持機構に設置した
少なくとも一対の測定電極により半導体基板上の導伝性
材料或いは半導体基板と研磨布の間の薄い液層の電気抵
抗をモニターし、その変位によりＣＭＰ終点の検出を行
う事で適正かつ安定したオーバーＣＭＰ量を確保する終
点検出法を実現し、プロセス及び装置の機械的・化学的
変動に追従した研磨を実現する事により問題を回避す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の平坦
化工程に関し、特にＣＭＰ（Chemical Mechanical Poli
shing ：化学的機械研磨）法によりウエハの研磨を行う
にことにより平坦化する方法及びその装置に関する。
化工程に関し、特にＣＭＰ（Chemical Mechanical Poli
shing ：化学的機械研磨）法によりウエハの研磨を行う
にことにより平坦化する方法及びその装置に関する。
【０００２】
【従来の技術】半導体装置において高速・高集積化が進
むにつれ、平坦化技術は、その加工精度が半導体特性に
与える影響度及びリソグラフィ工程における焦点深度
（DepthOf Focus）確保の為、極めて重要な技術であ
る。その中でも従来のＳＯＧ（SpinOn Glass ）エッチ
バック，ＴＥＯＳ（テトラエチルオルソシリケート）-
Ｏ３系ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｈｏ Ｓｉｌｉ
ｃａｔｅ Ｇｌａｓｓ ）リフロー等に変わり、ＣＭＰ
法はウエハ面内のローカル及びグローバル領域における
平坦化に対し、その優れた加工精度において近年脚光を
浴びている。このＣＭＰ法による平坦化の研磨対象は、
電気的に伝導性を有する膜と非伝導性の膜に分けられ
る。以下この２種類について、従来のＣＭＰ法における
終点判別方法を以下に説明する。図８に従来例に係る伝
導性膜ＣＭＰにおける平坦化工程の一例を示す。図中、
８０１は半導体基板、８０２はプラズマＳｉＯ、８０３
はフォトレジスト、８０４は配線溝、８０５はバリアメ
タル、８０６はＡｌ合金を示している。図８（ａ）は、
半導体基板８０１上にプラズマＣＶＤにより１．０μｍ
のプラズマＳｉＯ ８０２を被膜し、リソグラフィ工程
を施しフォトレジスト ８０３のパターンを形成した状
態を示す。次に図８（ｂ）に示す様にエッチングにより
配線溝８０４を形成し、Ｏ2プラズマアッシングにより
エッチングマスクとして機能したフォトレジスト８０３
を除去する。次に図８（ｃ）の様にスパッタにより配線
溝に対しＴｉＮ／Ｔｉからなる０．１μｍのバリアメタ
ル８０５を被膜し、続いて高温スパッタにより１．０μ
ｍのＡｌ合金８０６の埋め込みを行う。その際、スパッ
タ温度を４５０℃とすることで配線溝は図の様に埋め込
まれる。次に図８（ｄ）に示す様にＣＭＰ法で配線溝以
外に存在するＡｌ合金８０６を研磨する事により埋め込
み配線の形成を行なっていた。その際、研磨の終点は以
下の方法で決められていた。まず、予めテスト・サンプ
ルにより求めたＣＭＰレートと上記Ａｌ合金の膜厚に基
づき算出した計算上ジャストの研磨時間を求める。これ
に、プロセスマージンとして例えば３０％を加算した時
間を上記ＣＭＰ研磨時間として設定していた。この時、
数十％の時間を加算する理由は、プロセス（膜厚，形状
等）及び装置の機械的（研磨布の表面状態，研磨布と被
研磨面間の荷重／相対速度，砥粒径等）・化学的変動
（研磨剤の均質性／量，温度等）つまり上記配線溝の深
さやＡｌ合金の膜厚或いはＣＭＰレート等のばらつきに
起因して、Ａｌ合金（配線材料）の残査がプラズマＳｉ
Ｏ（絶縁膜）段差上に残らない様に、オーバー研磨する
為である。またこのように時間を指定する方法以外に、
リアルタイムで研磨の状況をモニターして終点検出を行
う事も考案されていが、現実的には安定で有効なＣＭＰ
終点検出法が無い為、実際は先に述べた様な時間管理に
よる方法を採用している。
むにつれ、平坦化技術は、その加工精度が半導体特性に
与える影響度及びリソグラフィ工程における焦点深度
（DepthOf Focus）確保の為、極めて重要な技術であ
る。その中でも従来のＳＯＧ（SpinOn Glass ）エッチ
バック，ＴＥＯＳ（テトラエチルオルソシリケート）-
Ｏ３系ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｈｏ Ｓｉｌｉ
ｃａｔｅ Ｇｌａｓｓ ）リフロー等に変わり、ＣＭＰ
法はウエハ面内のローカル及びグローバル領域における
平坦化に対し、その優れた加工精度において近年脚光を
浴びている。このＣＭＰ法による平坦化の研磨対象は、
電気的に伝導性を有する膜と非伝導性の膜に分けられ
る。以下この２種類について、従来のＣＭＰ法における
終点判別方法を以下に説明する。図８に従来例に係る伝
導性膜ＣＭＰにおける平坦化工程の一例を示す。図中、
８０１は半導体基板、８０２はプラズマＳｉＯ、８０３
はフォトレジスト、８０４は配線溝、８０５はバリアメ
タル、８０６はＡｌ合金を示している。図８（ａ）は、
半導体基板８０１上にプラズマＣＶＤにより１．０μｍ
のプラズマＳｉＯ ８０２を被膜し、リソグラフィ工程
を施しフォトレジスト ８０３のパターンを形成した状
態を示す。次に図８（ｂ）に示す様にエッチングにより
配線溝８０４を形成し、Ｏ2プラズマアッシングにより
エッチングマスクとして機能したフォトレジスト８０３
を除去する。次に図８（ｃ）の様にスパッタにより配線
溝に対しＴｉＮ／Ｔｉからなる０．１μｍのバリアメタ
ル８０５を被膜し、続いて高温スパッタにより１．０μ
ｍのＡｌ合金８０６の埋め込みを行う。その際、スパッ
タ温度を４５０℃とすることで配線溝は図の様に埋め込
まれる。次に図８（ｄ）に示す様にＣＭＰ法で配線溝以
外に存在するＡｌ合金８０６を研磨する事により埋め込
み配線の形成を行なっていた。その際、研磨の終点は以
下の方法で決められていた。まず、予めテスト・サンプ
ルにより求めたＣＭＰレートと上記Ａｌ合金の膜厚に基
づき算出した計算上ジャストの研磨時間を求める。これ
に、プロセスマージンとして例えば３０％を加算した時
間を上記ＣＭＰ研磨時間として設定していた。この時、
数十％の時間を加算する理由は、プロセス（膜厚，形状
等）及び装置の機械的（研磨布の表面状態，研磨布と被
研磨面間の荷重／相対速度，砥粒径等）・化学的変動
（研磨剤の均質性／量，温度等）つまり上記配線溝の深
さやＡｌ合金の膜厚或いはＣＭＰレート等のばらつきに
起因して、Ａｌ合金（配線材料）の残査がプラズマＳｉ
Ｏ（絶縁膜）段差上に残らない様に、オーバー研磨する
為である。またこのように時間を指定する方法以外に、
リアルタイムで研磨の状況をモニターして終点検出を行
う事も考案されていが、現実的には安定で有効なＣＭＰ
終点検出法が無い為、実際は先に述べた様な時間管理に
よる方法を採用している。
【０００３】ところが、この時間管理による方法を適用
した場合、上記の配線溝の深さやＡｌ合金の膜厚或いは
ＣＭＰレート等のばらつきのいずれか若しくは相乗的な
作用により、結果的にオーバー研磨の方向にプロセス条
件がシフトすると、配線溝内の埋め込み材量の厚みが異
常に薄くなるいわゆるディッシングの現象が起こる。図
９にオーバー研磨時に発生するディッシング現象の一例
を示す。このディッシング量ａは、上記ばらつき要因の
相乗的な作用によって配線溝（埋め込みパターン）深さ
の２０〜３５％に達する場合があり、その場合に問題に
なるものとして配線膜厚が薄くなる事による配線抵抗の
上昇及び配線抵抗のウエハ面内・面間におけるばらつき
による動作不良や歩留り低下、或いはエレクトロ・マイ
グレーションによる寿命の低下といった配線信頼性の劣
化がある。一般的に上記ディッシング量は、より広いス
ペースの方が大きくなる傾向がある。このディッシング
対策としては硬い研磨パッドを使う事が試みられている
が、この場合以下の様な不具合が発生する。研磨パッド
面が目的とする被研磨面は、図１０に示した伝導性膜Ｃ
ＭＰにおける被研磨面の模式図において、（ａ）の様な
平面ではなく、ウエハの平坦度及びプロセスの影響によ
り（ｂ）の様にうねりをもっている。従って理想的な研
磨面は図１０（ｂ）のＡ−Ｂ面となる。これに対して硬
い研磨パッドを用いる場合は研磨面が図１０（ｂ）Ｃ−
Ｄ面の様なほぼ平面になり、上記Ａ−Ｂ面に追従しきれ
ずに研磨後の配線の厚みがウエハ面内でばらついてしま
い、結果的に上記問題は回避出来ない。つまり、硬いパ
ッドを使うと研磨面の被研磨面への追従性が悪化する事
により、また柔らかいパッドを使うとディッシングの量
が大きくなる事により、いずれにしても上記配線信頼性
の問題は発生する。また、この問題を解決すべく、柔ら
かい樹脂の表面に硬いパッドを重ねた２層構造のものも
考案されているが、この様に２者のバランスを取ること
により上記トレードオフの問題解決を試みたものも、結
局２者の欠点が少しづつ現われ、解決の程度に限界があ
った。従って、ディッシング低減の必要性は極めて重要
な課題となっている。
した場合、上記の配線溝の深さやＡｌ合金の膜厚或いは
ＣＭＰレート等のばらつきのいずれか若しくは相乗的な
作用により、結果的にオーバー研磨の方向にプロセス条
件がシフトすると、配線溝内の埋め込み材量の厚みが異
常に薄くなるいわゆるディッシングの現象が起こる。図
９にオーバー研磨時に発生するディッシング現象の一例
を示す。このディッシング量ａは、上記ばらつき要因の
相乗的な作用によって配線溝（埋め込みパターン）深さ
の２０〜３５％に達する場合があり、その場合に問題に
なるものとして配線膜厚が薄くなる事による配線抵抗の
上昇及び配線抵抗のウエハ面内・面間におけるばらつき
による動作不良や歩留り低下、或いはエレクトロ・マイ
グレーションによる寿命の低下といった配線信頼性の劣
化がある。一般的に上記ディッシング量は、より広いス
ペースの方が大きくなる傾向がある。このディッシング
対策としては硬い研磨パッドを使う事が試みられている
が、この場合以下の様な不具合が発生する。研磨パッド
面が目的とする被研磨面は、図１０に示した伝導性膜Ｃ
ＭＰにおける被研磨面の模式図において、（ａ）の様な
平面ではなく、ウエハの平坦度及びプロセスの影響によ
り（ｂ）の様にうねりをもっている。従って理想的な研
磨面は図１０（ｂ）のＡ−Ｂ面となる。これに対して硬
い研磨パッドを用いる場合は研磨面が図１０（ｂ）Ｃ−
Ｄ面の様なほぼ平面になり、上記Ａ−Ｂ面に追従しきれ
ずに研磨後の配線の厚みがウエハ面内でばらついてしま
い、結果的に上記問題は回避出来ない。つまり、硬いパ
ッドを使うと研磨面の被研磨面への追従性が悪化する事
により、また柔らかいパッドを使うとディッシングの量
が大きくなる事により、いずれにしても上記配線信頼性
の問題は発生する。また、この問題を解決すべく、柔ら
かい樹脂の表面に硬いパッドを重ねた２層構造のものも
考案されているが、この様に２者のバランスを取ること
により上記トレードオフの問題解決を試みたものも、結
局２者の欠点が少しづつ現われ、解決の程度に限界があ
った。従って、ディッシング低減の必要性は極めて重要
な課題となっている。
【０００４】
【発明が解決しようとする課題】上記の様に、従来の伝
導性膜に対するＣＭＰ終点検出においては、プロセス及
び装置の機械的・化学的変動に追従した研磨が出来ない
という問題があり、その結果、配線抵抗の上昇及び配線
抵抗のウエハ面内・面間におけるばらつきによる動作不
良や歩留り低下、或いはエレクトロ・マイグレーション
による寿命の低下といった配線信頼性の劣化が問題とな
っていた。
導性膜に対するＣＭＰ終点検出においては、プロセス及
び装置の機械的・化学的変動に追従した研磨が出来ない
という問題があり、その結果、配線抵抗の上昇及び配線
抵抗のウエハ面内・面間におけるばらつきによる動作不
良や歩留り低下、或いはエレクトロ・マイグレーション
による寿命の低下といった配線信頼性の劣化が問題とな
っていた。
【０００５】
【課題を解決するための手段】本発明は上記の問題を解
決すべくなされたもので、ＣＭＰにより研磨を行う際
に、研磨装置の半導体基板保持機構に設置した少なくと
も一対の測定電極により半導体基板上の導伝性材料或い
はウエハと研磨布の間の薄い液層の電気抵抗をモニター
し、上記電気抵抗の変位量によりＣＭＰ終点の判別を行
う事でプロセス及び装置の機械的・化学的変動に追従し
た研磨が可能となり、その結果適正かつ安定したＣＭＰ
量を確保する終点検出法を実現するものである。
決すべくなされたもので、ＣＭＰにより研磨を行う際
に、研磨装置の半導体基板保持機構に設置した少なくと
も一対の測定電極により半導体基板上の導伝性材料或い
はウエハと研磨布の間の薄い液層の電気抵抗をモニター
し、上記電気抵抗の変位量によりＣＭＰ終点の判別を行
う事でプロセス及び装置の機械的・化学的変動に追従し
た研磨が可能となり、その結果適正かつ安定したＣＭＰ
量を確保する終点検出法を実現するものである。
【０００６】
【発明の実施の形態】以下、図１乃至７を参照して、本
発明に係る半導体装置の製造方法の実施例を詳細に説明
する。図４に本発明に係る研磨の方法を適用した工程の
一例を示す。図中、４０１は半導体基板、４０２はプラ
ズマＳｉＯ、４０３はフォトレジスト、４０４は配線溝
（埋め込みパターン）、４０５はバリアメタル、４０６
はＡｌ合金を示す。図４（ａ）に示す様に、半導体基板
４０１上にプラズマＣＶＤにより１．０μｍのプラズマ
ＳｉＯを被膜し、リソグラフィ工程を施しフォトレジス
ト４０３のパターンを形成した状態を示す。次に図４
（ｂ）に示す様にエッチングにより配線溝４０４を形成
し、Ｏ２プラズマアッシングによりエッチングマスクと
して機能したフォトレジスト４０３を除去する。次に図
４（ｃ）の様にスパッタにより配線溝４０４に対しＴｉ
Ｎ／Ｔｉからなる０．１μｍのバリアメタルを被膜し、
続いてスパッタにより１．０μｍのＡｌ合金の埋め込み
を行う。その際、スパッタ温度を４５０℃とすることで
配線溝は図の様に埋め込まれる。次に図４（ｄ）に示す
様にＣＭＰ法で配線溝以外に存在するＡｌ合金を研磨す
る事により埋め込み配線の形成を行う。
発明に係る半導体装置の製造方法の実施例を詳細に説明
する。図４に本発明に係る研磨の方法を適用した工程の
一例を示す。図中、４０１は半導体基板、４０２はプラ
ズマＳｉＯ、４０３はフォトレジスト、４０４は配線溝
（埋め込みパターン）、４０５はバリアメタル、４０６
はＡｌ合金を示す。図４（ａ）に示す様に、半導体基板
４０１上にプラズマＣＶＤにより１．０μｍのプラズマ
ＳｉＯを被膜し、リソグラフィ工程を施しフォトレジス
ト４０３のパターンを形成した状態を示す。次に図４
（ｂ）に示す様にエッチングにより配線溝４０４を形成
し、Ｏ２プラズマアッシングによりエッチングマスクと
して機能したフォトレジスト４０３を除去する。次に図
４（ｃ）の様にスパッタにより配線溝４０４に対しＴｉ
Ｎ／Ｔｉからなる０．１μｍのバリアメタルを被膜し、
続いてスパッタにより１．０μｍのＡｌ合金の埋め込み
を行う。その際、スパッタ温度を４５０℃とすることで
配線溝は図の様に埋め込まれる。次に図４（ｄ）に示す
様にＣＭＰ法で配線溝以外に存在するＡｌ合金を研磨す
る事により埋め込み配線の形成を行う。
【０００７】その際、研磨及び研磨の終点検出は以下の
装置及び方法にて行う。図１は本発明に係る研磨装置の
主要構成を示す断面図である。図中、１０１は半導体基
板、１０２は研磨布、１０３はホルダー、１０４は研磨
液供給管、１０５は上部定盤、１０６は下部定盤、１０
７は測定電極、１０８は終点判別機構、１０９は制御
部、１１０は上下駆動機構を示している。まず、図４
（ｃ）の工程が終了した段階の半導体基板１０１は、図
４におけるＡｌ合金４０６（主埋め込み部材料）の表面
が研磨布１０２表面に対向するように図１の研磨装置の
ホルダー１０３に裏面吸着される。次に、研磨液供給管
１０４より研磨液を研磨布１０２上に供給するととも
に、上部定盤１０５及び下部定盤１０６を回転させる事
により半導体基板１０１の表面の被研磨部を研磨布に押
し付けながら研磨する。この時の研磨は、研磨液条件を
濃度５％，ＰＨ９．０，流量１００ｍｌ／ｍｉｎとし、
上部定盤，下部定盤の回転数を各々１００ｒｐｍ，２０
０ｒｐｍとし、３００ｇ／ｃｍ2で加圧しながら行っ
た。研磨中、被研磨面であるＡｌ合金（主埋め込み部材
料）上に接触している複数の測定電極１０７間の電気抵
抗がモニターされ、その変化量に応じて終点判別機構１
０８により研磨終点の判断が行われる。この研磨終点の
情報は制御部１０９に送られ、制御部１０９は上部定盤
１０５及び下部定盤１０６の回転制御を行うことによ
り、研磨を停止する。
装置及び方法にて行う。図１は本発明に係る研磨装置の
主要構成を示す断面図である。図中、１０１は半導体基
板、１０２は研磨布、１０３はホルダー、１０４は研磨
液供給管、１０５は上部定盤、１０６は下部定盤、１０
７は測定電極、１０８は終点判別機構、１０９は制御
部、１１０は上下駆動機構を示している。まず、図４
（ｃ）の工程が終了した段階の半導体基板１０１は、図
４におけるＡｌ合金４０６（主埋め込み部材料）の表面
が研磨布１０２表面に対向するように図１の研磨装置の
ホルダー１０３に裏面吸着される。次に、研磨液供給管
１０４より研磨液を研磨布１０２上に供給するととも
に、上部定盤１０５及び下部定盤１０６を回転させる事
により半導体基板１０１の表面の被研磨部を研磨布に押
し付けながら研磨する。この時の研磨は、研磨液条件を
濃度５％，ＰＨ９．０，流量１００ｍｌ／ｍｉｎとし、
上部定盤，下部定盤の回転数を各々１００ｒｐｍ，２０
０ｒｐｍとし、３００ｇ／ｃｍ2で加圧しながら行っ
た。研磨中、被研磨面であるＡｌ合金（主埋め込み部材
料）上に接触している複数の測定電極１０７間の電気抵
抗がモニターされ、その変化量に応じて終点判別機構１
０８により研磨終点の判断が行われる。この研磨終点の
情報は制御部１０９に送られ、制御部１０９は上部定盤
１０５及び下部定盤１０６の回転制御を行うことによ
り、研磨を停止する。
【０００８】次に、終点判別の方法を図２により説明す
る。図２（ａ）（ｂ）は図１のＨ部（半導体基板保持機
構部の一部）拡大図を示している。図中２０１は半導体
基板、２０２は研磨布、２０３はホルダー、２０４は半
導体基板支持リング、２０５は上部定盤、２０６は下部
定盤、２０７は測定電極、２０８はＡｌ合金、２０９は
デバイス段差部、２１０はプラズマＳｉＯ、２１１はギ
ャップ（隙間）、２１２は薄い液層を示している。図２
（Ａ）において、半導体基板２０１は図１にて説明した
様にホルダー２０３に裏面吸着されるとともに、半導体
基板支持リング２０４により側面をガイドされている。
この状態で被研磨面が研磨されるとともに、被研磨面で
あるＡｌ合金２０８上に接触している複数対の測定電極
２０７（図１の１０７）間の電気抵抗がモニターされ
る。図５に、研磨時間に対する各測定電極対における電
気抵抗測定値の平均の一例を示す。この様に研磨時間に
対する抵抗値の変化量は極めて大きく、従って検出感度
は高くなる。つまり、図５においてΔｔ4 （研磨終点付
近における微小時間）に対するΔＴ4 （研磨終点付近に
おける回転トルク変化量）は、Δｔ3 （研磨中間点付近
における任意の微小時間，Δｔ3 ＝Δｔ4 ）に対するΔ
Ｔ3 （研磨中間点付近における回転トルク変化量）と比
べて極端に小さくなる為、終点検出の感度が極めて高く
なる。この様に図５の様な抵抗変化曲線を求め、ΔＴ4
／Δｔ4 が、例えばあらかじめ設定された基準値以下に
なる時間を終点の基準時間とし、そこから例えば経験上
把握されている最適時間を付加したものを終点とする。
この付加時間については任意の設定が可能となってい
る。
る。図２（ａ）（ｂ）は図１のＨ部（半導体基板保持機
構部の一部）拡大図を示している。図中２０１は半導体
基板、２０２は研磨布、２０３はホルダー、２０４は半
導体基板支持リング、２０５は上部定盤、２０６は下部
定盤、２０７は測定電極、２０８はＡｌ合金、２０９は
デバイス段差部、２１０はプラズマＳｉＯ、２１１はギ
ャップ（隙間）、２１２は薄い液層を示している。図２
（Ａ）において、半導体基板２０１は図１にて説明した
様にホルダー２０３に裏面吸着されるとともに、半導体
基板支持リング２０４により側面をガイドされている。
この状態で被研磨面が研磨されるとともに、被研磨面で
あるＡｌ合金２０８上に接触している複数対の測定電極
２０７（図１の１０７）間の電気抵抗がモニターされ
る。図５に、研磨時間に対する各測定電極対における電
気抵抗測定値の平均の一例を示す。この様に研磨時間に
対する抵抗値の変化量は極めて大きく、従って検出感度
は高くなる。つまり、図５においてΔｔ4 （研磨終点付
近における微小時間）に対するΔＴ4 （研磨終点付近に
おける回転トルク変化量）は、Δｔ3 （研磨中間点付近
における任意の微小時間，Δｔ3 ＝Δｔ4 ）に対するΔ
Ｔ3 （研磨中間点付近における回転トルク変化量）と比
べて極端に小さくなる為、終点検出の感度が極めて高く
なる。この様に図５の様な抵抗変化曲線を求め、ΔＴ4
／Δｔ4 が、例えばあらかじめ設定された基準値以下に
なる時間を終点の基準時間とし、そこから例えば経験上
把握されている最適時間を付加したものを終点とする。
この付加時間については任意の設定が可能となってい
る。
【０００９】また、図３（ａ）（ｂ）は図１の上面図で
あり、特に測定電極の配置及びダイシングラインとの配
置関係を図示したものである。図中、３０１は半導体基
板、３０２，３０２Ｖ，３０２Ｈ，３０２Ｕ，３０２Ｄ
は各々が対になった電気抵抗測定機構、３０３はダイシ
ングライン、３０４は半導体基盤支持リング、３０５は
上部定盤、３０７は測定電極を示している。図３（ａ）
は、測定電極３０７が半導体基板３０１を介し、半導体
基板３０１の直径とほぼ等しい間隔をおいてほぼ両端部
付近に配置された例を示している。この様な配置によ
り、半導体基板３０１の直径方向にわたる抵抗変化を平
均化して測定する事が可能である。図３（ｂ）は、図３
（ａ）の測定電極対の配置に対してさらにそれと交差す
る位置に測定電極対を配置したものであり、これにより
直行する２つの直径方向にわたる抵抗変化を平均化して
測定する事が可能である。尚、上記例では測定電極を被
研磨物の直径付近に配置したが、直径から離れた配置や
その両方等任意の場所に配置することも可能である。つ
まり、例えば図３（ｂ）の様な配置により、被研磨面の
ほぼ全面における平均的な抵抗値が得られるだけでな
く、例えば３０２Ｕと３０２Ｄによる抵抗値の差によ
り、適正な被研磨面に対する研磨布面の傾きのモニター
及び調整も可能である。また図３（ａ）（ｂ）に示した
様に、対になっている測定電極間に少なくとも１本以上
のダイシングラインを連続して渡すことにより研磨終点
付近においてもダイシング部には金属が残るので、図５
における研磨終点付近における電気抵抗値の変化率を飽
和させる事により検出感度を高める事ができる。
あり、特に測定電極の配置及びダイシングラインとの配
置関係を図示したものである。図中、３０１は半導体基
板、３０２，３０２Ｖ，３０２Ｈ，３０２Ｕ，３０２Ｄ
は各々が対になった電気抵抗測定機構、３０３はダイシ
ングライン、３０４は半導体基盤支持リング、３０５は
上部定盤、３０７は測定電極を示している。図３（ａ）
は、測定電極３０７が半導体基板３０１を介し、半導体
基板３０１の直径とほぼ等しい間隔をおいてほぼ両端部
付近に配置された例を示している。この様な配置によ
り、半導体基板３０１の直径方向にわたる抵抗変化を平
均化して測定する事が可能である。図３（ｂ）は、図３
（ａ）の測定電極対の配置に対してさらにそれと交差す
る位置に測定電極対を配置したものであり、これにより
直行する２つの直径方向にわたる抵抗変化を平均化して
測定する事が可能である。尚、上記例では測定電極を被
研磨物の直径付近に配置したが、直径から離れた配置や
その両方等任意の場所に配置することも可能である。つ
まり、例えば図３（ｂ）の様な配置により、被研磨面の
ほぼ全面における平均的な抵抗値が得られるだけでな
く、例えば３０２Ｕと３０２Ｄによる抵抗値の差によ
り、適正な被研磨面に対する研磨布面の傾きのモニター
及び調整も可能である。また図３（ａ）（ｂ）に示した
様に、対になっている測定電極間に少なくとも１本以上
のダイシングラインを連続して渡すことにより研磨終点
付近においてもダイシング部には金属が残るので、図５
における研磨終点付近における電気抵抗値の変化率を飽
和させる事により検出感度を高める事ができる。
【００１０】以上述べた様に、本発明によれば導伝性材
料の研磨の場合は段差や膜厚等のプロセス変動及び装置
の機械的・化学的変動に追従した研磨が可能となり、そ
の結果、適正かつ安定したオーバーＣＭＰ量を確保する
終点検出法を実現するものである。図６は上記条件下に
おける研磨後のディッシングの状況を示している。この
様に研磨後のディッシングの量を極力抑える事が可能と
なり、図９の従来例の場合に比較してディッシングの量
は１／３から１／２程度となり、大幅な低減ができた。
料の研磨の場合は段差や膜厚等のプロセス変動及び装置
の機械的・化学的変動に追従した研磨が可能となり、そ
の結果、適正かつ安定したオーバーＣＭＰ量を確保する
終点検出法を実現するものである。図６は上記条件下に
おける研磨後のディッシングの状況を示している。この
様に研磨後のディッシングの量を極力抑える事が可能と
なり、図９の従来例の場合に比較してディッシングの量
は１／３から１／２程度となり、大幅な低減ができた。
【００１１】上記の様に、図２（ａ）は被研磨物がＡ
ｌ，ＴｉＮ，Ｔｉ，Ｃｕ，Ａｕ，Ｗ等の金属膜つまり電
気的伝導性膜を研磨する場合であるが、被研磨物がＳｉ
Ｏ2 ，ＳｉＯ，ＳｉＮ等の絶縁膜やＰｏｌｙ−Ｓｉ等の
多結晶体やａ−Ｓｉ等の非晶質体といった非伝導性膜の
場合は、図２（ｂ）に示す様に、例えば被研磨物がプラ
ズマＳｉＯの場合、被研磨面つまりプラズマＳｉＯ ２
１０表面と研磨布２０２との間にわずかなギャップ（隙
間）２１１を設け、薄い液層２１２中に測定電極２０７
を配置し、これにより薄い液層２１２中の電解質物質の
量と研磨により削り取られた被研磨物の量の比率変化に
伴う電気抵抗変化を測定して研磨終点の判断を行うもの
である。この際設けられるギャップΔＧは図１の上下駆
動機構１１０により設定される。図７は、上記ＳｉＯを
研磨対象とした場合の工程の一例を示している。図中、
７０１は半導体基板、７０２はプラズマＳｉＯ、７０３
はフォトレジスト、７０６はＡｌ合金を示す。図７
（ａ）は半導体基板７０１上にスパッタにより１．０μ
ｍのＡｌ合金７０６を被膜し、リソグラフィ工程を施し
フォトレジスト７０３のパターンを形成した状態を示
す。次に図７（ｂ）に示す様にエッチングによりＡｌ合
金７０６を形成し、Ｏ2 プラズマアッシングによりエッ
チングマスクとして機能したフォトレジスト７０３を除
去する。次に図７（ｃ）の様にプラズマＣＶＤによりプ
ラズマＳｉＯ ７０２を被膜する。この状態で半導体基
板７０１が研磨され、上記図２（ｂ）のギャップ２１１
に存在する研磨液中の電解質物質の量と研磨により削り
取られた被研磨物の量の比率は、図７（ｃ）から図７
（ｄ）に移行する過程で下がり、それに伴い抵抗値は図
５の場合とは逆に下がり、図７（ｄ）の様にプラズマＳ
ｉＯ ７０２の研磨面が平らになる段階で抵抗値の変化
率は飽和する。
ｌ，ＴｉＮ，Ｔｉ，Ｃｕ，Ａｕ，Ｗ等の金属膜つまり電
気的伝導性膜を研磨する場合であるが、被研磨物がＳｉ
Ｏ2 ，ＳｉＯ，ＳｉＮ等の絶縁膜やＰｏｌｙ−Ｓｉ等の
多結晶体やａ−Ｓｉ等の非晶質体といった非伝導性膜の
場合は、図２（ｂ）に示す様に、例えば被研磨物がプラ
ズマＳｉＯの場合、被研磨面つまりプラズマＳｉＯ ２
１０表面と研磨布２０２との間にわずかなギャップ（隙
間）２１１を設け、薄い液層２１２中に測定電極２０７
を配置し、これにより薄い液層２１２中の電解質物質の
量と研磨により削り取られた被研磨物の量の比率変化に
伴う電気抵抗変化を測定して研磨終点の判断を行うもの
である。この際設けられるギャップΔＧは図１の上下駆
動機構１１０により設定される。図７は、上記ＳｉＯを
研磨対象とした場合の工程の一例を示している。図中、
７０１は半導体基板、７０２はプラズマＳｉＯ、７０３
はフォトレジスト、７０６はＡｌ合金を示す。図７
（ａ）は半導体基板７０１上にスパッタにより１．０μ
ｍのＡｌ合金７０６を被膜し、リソグラフィ工程を施し
フォトレジスト７０３のパターンを形成した状態を示
す。次に図７（ｂ）に示す様にエッチングによりＡｌ合
金７０６を形成し、Ｏ2 プラズマアッシングによりエッ
チングマスクとして機能したフォトレジスト７０３を除
去する。次に図７（ｃ）の様にプラズマＣＶＤによりプ
ラズマＳｉＯ ７０２を被膜する。この状態で半導体基
板７０１が研磨され、上記図２（ｂ）のギャップ２１１
に存在する研磨液中の電解質物質の量と研磨により削り
取られた被研磨物の量の比率は、図７（ｃ）から図７
（ｄ）に移行する過程で下がり、それに伴い抵抗値は図
５の場合とは逆に下がり、図７（ｄ）の様にプラズマＳ
ｉＯ ７０２の研磨面が平らになる段階で抵抗値の変化
率は飽和する。
【００１２】以上、伝導性膜ＣＭＰに関しては埋め込み
配線におけるＡｌ合金の場合を上げたが、例えば接続孔
へ電気的伝導性膜を埋め込む場合にも適用する事は可能
である。また、非伝導性膜の平坦化の場合は、上記の様
な層間絶縁膜以外にも例えば埋め込み素子分離（ＳｉＯ
2 等）やトレンチキャパシタ（Ｐｏｌｙ−Ｓｉ等）にお
いても適用する事ができる。
配線におけるＡｌ合金の場合を上げたが、例えば接続孔
へ電気的伝導性膜を埋め込む場合にも適用する事は可能
である。また、非伝導性膜の平坦化の場合は、上記の様
な層間絶縁膜以外にも例えば埋め込み素子分離（ＳｉＯ
2 等）やトレンチキャパシタ（Ｐｏｌｙ−Ｓｉ等）にお
いても適用する事ができる。
【００１３】また、上記伝導性膜ＣＭＰは研磨面におい
て電気抵抗の測定をリアルタイムで行ったが、ある程度
研磨が進んだ段階で被研磨物を研磨面より離し、別に用
意された測定系で測定する事も可能である。
て電気抵抗の測定をリアルタイムで行ったが、ある程度
研磨が進んだ段階で被研磨物を研磨面より離し、別に用
意された測定系で測定する事も可能である。
【００１４】
【発明の効果】上述した様に本発明によれば、プロセス
及び装置の機械的・化学的変動に追従した研磨終点検出
が可能となりディッシング量のばらつきを抑制する事が
出来るので、配線抵抗の上昇やばらつき等による動作不
良や歩留り低下、或いはエレクトロ・マイグレーション
による寿命の低下といった配線信頼性の劣化を回避する
事ができる。
及び装置の機械的・化学的変動に追従した研磨終点検出
が可能となりディッシング量のばらつきを抑制する事が
出来るので、配線抵抗の上昇やばらつき等による動作不
良や歩留り低下、或いはエレクトロ・マイグレーション
による寿命の低下といった配線信頼性の劣化を回避する
事ができる。
【図１】本発明に係る研磨装置の主要構成を示す断面図
である。
である。
【図２】図１のＨ部（半導体基板保持機構部の一部）の
拡大図であり、（ａ）は電気的伝導性膜ＣＭＰの場合の
駆動位置、（ｂ）は非伝導性膜ＣＭＰの場合の駆動位置
を示している。
拡大図であり、（ａ）は電気的伝導性膜ＣＭＰの場合の
駆動位置、（ｂ）は非伝導性膜ＣＭＰの場合の駆動位置
を示している。
【図３】図１の上面図であり、特に測定電極の配置及び
ダイシングラインとの配置関係を図示したものである。
ダイシングラインとの配置関係を図示したものである。
【図４】本発明に係る伝導性膜ＣＭＰの方法を適用した
工程の一例である。
工程の一例である。
【図５】本発明に係る研磨時間に対する各測定電極対に
おける電気抵抗測定値の平均の一例を示すグラフであ
る。
おける電気抵抗測定値の平均の一例を示すグラフであ
る。
【図６】本発明に係るＡｌ合金研磨後のディッシングの
状況を示した模式図である。
状況を示した模式図である。
【図７】本発明に係る非伝導性膜ＣＭＰの方法を適用し
た工程の一例を示している。
た工程の一例を示している。
【図８】従来例に係る伝導性膜ＣＭＰの方法を適用した
工程の一例である。
工程の一例である。
【図９】従来例に係るＡｌ合金研磨後のディッシングの
状況を示した模式図である。
状況を示した模式図である。
【図１０】伝導性膜ＣＭＰにおける断面の模式図であ
り、（ａ）は研磨面が平坦な場合、（ｂ）は研磨面にう
ねりがある場合である。
り、（ａ）は研磨面が平坦な場合、（ｂ）は研磨面にう
ねりがある場合である。
１０１ ２０１ ３０１ ４０１ ７０１ ８０１ ９
０１：半導体基板 １０２ ２０２ ：研磨布 １０３ ２０３ ：ホルダー １０４ ：研磨液供給管 １０５ ２０５ ３０５ ：上部定盤 １０６ ２０６ ：下部定盤 １０７ ２０７ ３０７ ：測定電極 １０８ ：終点判別機構 １０９ ：制御部 １１０ ：上下駆動機構 ２０４ ３０４ ：半導体基板支持リング ２０８ ：Ａｌ合金 ２０９ ：デバイス段差部 ２１０ ：プラズマＳｉＯ ２１１ ：ギャップ（隙間） ２１２ ：薄い液層 ３０２Ｖ ３０２Ｈ ３０２Ｕ ３０２Ｄ ：電気抵抗
測定機構 ３０３ ：ダイシングライン ４０２ ７０２ ８０２ ９０２ １００２：プラズマ
ＳｉＯ ４０３ ７０３ ８０３ ：フォトレ
ジスト ４０４ ８０４ ：配線溝 ４０５ ８０５ ９０５ １００５：バリアメ
タル ４０６ ７０６ ８０６ ９０６ １００６：Ａｌ合金
０１：半導体基板 １０２ ２０２ ：研磨布 １０３ ２０３ ：ホルダー １０４ ：研磨液供給管 １０５ ２０５ ３０５ ：上部定盤 １０６ ２０６ ：下部定盤 １０７ ２０７ ３０７ ：測定電極 １０８ ：終点判別機構 １０９ ：制御部 １１０ ：上下駆動機構 ２０４ ３０４ ：半導体基板支持リング ２０８ ：Ａｌ合金 ２０９ ：デバイス段差部 ２１０ ：プラズマＳｉＯ ２１１ ：ギャップ（隙間） ２１２ ：薄い液層 ３０２Ｖ ３０２Ｈ ３０２Ｕ ３０２Ｄ ：電気抵抗
測定機構 ３０３ ：ダイシングライン ４０２ ７０２ ８０２ ９０２ １００２：プラズマ
ＳｉＯ ４０３ ７０３ ８０３ ：フォトレ
ジスト ４０４ ８０４ ：配線溝 ４０５ ８０５ ９０５ １００５：バリアメ
タル ４０６ ７０６ ８０６ ９０６ １００６：Ａｌ合金
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 敏彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内
Claims (15)
- 【請求項１】被研磨物の被研磨部を研磨する研磨装置に
おいて、研磨面を有する研磨機構と、前記被研磨部の電
気抵抗を測定する電気抵抗検出機構とを備えることを特
徴とする研磨装置。 - 【請求項２】前記電気抵抗検出機構は前記被研磨部の複
数箇所に対応して設けられていることを特徴とする請求
項１記載の研磨装置。研磨装置。 - 【請求項３】前記複数箇所に設けられた電気抵抗検出機
構の内、少なくとも一つの電気抵抗検出間隔は前記被研
磨部の両端部付近に設けられていることを特徴とする請
求項１乃至２記載の研磨装置。 - 【請求項４】前記被研磨物は半導体基板であることを特
徴とする請求項１乃至３記載の研磨装置。 - 【請求項５】前記電気抵抗検出機構は測定端子として測
定電極を有することを特徴とする請求項１乃至４記載の
研磨装置。 - 【請求項６】前記電気抵抗検出機構により検出された電
気抵抗の変化にもとづいて研磨終点の判断を行う終点判
別機構と、前記終点判別機構からの前記研磨終点の情報
を受けて前記研磨機構を制御する制御部とを備えること
を特徴とする請求項１乃至５記載の研磨装置。 - 【請求項７】被研磨物の被研磨部を研磨する研磨装置に
おいて、研磨面を有する研磨機構と、前記被研磨部の電
気抵抗を測定する電気抵抗検出機構と、前記被研磨部と
前記研磨面との間隔を任意に相対的に変化させる上下駆
動機構とを備えることを特徴とする研磨装置。 - 【請求項８】被研磨物の被研磨部を研磨する際に、前記
被研磨部の任意の２点間において検出される電気抵抗の
変化にもとづいて研磨の状態をモニターすることを特徴
とする研磨方法。 - 【請求項９】前記電気抵抗検出は複数対で行われること
を特徴とする請求項８記載の研磨方法。 - 【請求項１０】前記複数対で行われる電気抵抗検出の
内、少なくとも一対の測定は前記被研磨部の両端部付近
で行われることを特徴とする請求項８乃至９記載の研磨
方法。 - 【請求項１１】前記被研磨物は半導体基板であることを
特徴とする請求項８乃至１０記載の研磨装置。 - 【請求項１２】前記複数対で行われる電気抵抗検出の
内、少なくとも一対の電気抵抗検出機構内の測定端子間
に、前記被研磨物に形成された、少なくとも１本以上の
連続したダイシングラインを対応して配置する事を特徴
とする請求項８乃至１１記載の研磨方法。 - 【請求項１３】前記検出される電気抵抗の変化は、前記
被研磨部に形成された電気伝導性膜の電気抵抗によるこ
とを特徴とする請求項８乃至１２記載の研磨方法。 - 【請求項１４】被研磨物の被研磨面と、研磨機構の研磨
面間に所定の隙間を設け、前記隙間に設けられた薄い液
層の電気抵抗の変化にもとづいて研磨の状態をモニター
することを特徴とする研磨方法。 - 【請求項１５】前記検出される電気抵抗の変化にもとづ
いて研磨終点の判断を行うことを特徴とする請求項８乃
至１４記載の研磨装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34473396A JPH10189505A (ja) | 1996-12-25 | 1996-12-25 | 研磨装置及び研磨方法 |
| US08/996,695 US6015754A (en) | 1996-12-25 | 1997-12-23 | Chemical mechanical polishing apparatus and method |
| KR1019970073300A KR100298822B1 (ko) | 1996-12-25 | 1997-12-24 | 연마장치및연마방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34473396A JPH10189505A (ja) | 1996-12-25 | 1996-12-25 | 研磨装置及び研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189505A true JPH10189505A (ja) | 1998-07-21 |
Family
ID=18371562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34473396A Pending JPH10189505A (ja) | 1996-12-25 | 1996-12-25 | 研磨装置及び研磨方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6015754A (ja) |
| JP (1) | JPH10189505A (ja) |
| KR (1) | KR100298822B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190494B1 (en) * | 1998-07-29 | 2001-02-20 | Micron Technology, Inc. | Method and apparatus for electrically endpointing a chemical-mechanical planarization process |
| KR20010066334A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체소자의 화학적 기계적 연마공정에서 종말점측정장치 및 그 측정방법 |
| DE19833052B4 (de) * | 1998-07-22 | 2004-04-29 | Mosel Vitelic Inc. | Verfahren und Gerät zur Endpunkterfassung beim chemisch mechanischen Polieren |
| KR100673185B1 (ko) * | 2000-04-11 | 2007-01-22 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 방법 |
| CN112706071A (zh) * | 2019-10-24 | 2021-04-27 | 芯恩（青岛）集成电路有限公司 | 研磨设备及研磨方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337280B1 (en) | 1998-05-11 | 2002-01-08 | Kabushiki Kaisha Toshiba | Polishing cloth and method of manufacturing semiconductor device using the same |
| US6602109B1 (en) * | 1998-12-16 | 2003-08-05 | University Of Massachusetts | Grinding wheel system |
| US6225224B1 (en) * | 1999-05-19 | 2001-05-01 | Infineon Technologies Norht America Corp. | System for dispensing polishing liquid during chemical mechanical polishing of a semiconductor wafer |
| US6303396B1 (en) * | 1999-09-29 | 2001-10-16 | Advanced Micro Devices, Inc. | Substrate removal as a function of resistance at the back side of a semiconductor device |
| US6426296B1 (en) | 2000-09-08 | 2002-07-30 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for obtaining a precision thickness in semiconductor and other wafers |
| US6257953B1 (en) | 2000-09-25 | 2001-07-10 | Center For Tribology, Inc. | Method and apparatus for controlled polishing |
| US6613641B1 (en) * | 2001-01-17 | 2003-09-02 | International Business Machines Corporation | Production of metal insulator metal (MIM) structures using anodizing process |
| US6599761B2 (en) * | 2001-07-26 | 2003-07-29 | Hewlett-Packard Development Company | Monitoring and test structures for silicon etching |
| KR20030096767A (ko) * | 2002-06-17 | 2003-12-31 | 동부전자 주식회사 | 엔드 포인트 검출을 갖는 화학 기계적 연마방법 |
| DE102006046869B4 (de) * | 2006-10-02 | 2012-11-29 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung und Halbleiterwafer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618943A (ja) * | 1984-06-22 | 1986-01-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5081421A (en) * | 1990-05-01 | 1992-01-14 | At&T Bell Laboratories | In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection |
| US5265378A (en) * | 1992-07-10 | 1993-11-30 | Lsi Logic Corporation | Detecting the endpoint of chem-mech polishing and resulting semiconductor device |
| US5562529A (en) * | 1992-10-08 | 1996-10-08 | Fujitsu Limited | Apparatus and method for uniformly polishing a wafer |
| US5337015A (en) * | 1993-06-14 | 1994-08-09 | International Business Machines Corporation | In-situ endpoint detection method and apparatus for chemical-mechanical polishing using low amplitude input voltage |
| JPH07115119A (ja) * | 1993-10-15 | 1995-05-02 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPH07161668A (ja) * | 1993-12-08 | 1995-06-23 | Nippon Steel Corp | 基板の研削方法及び研削装置 |
-
1996
- 1996-12-25 JP JP34473396A patent/JPH10189505A/ja active Pending
-
1997
- 1997-12-23 US US08/996,695 patent/US6015754A/en not_active Expired - Fee Related
- 1997-12-24 KR KR1019970073300A patent/KR100298822B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19833052B4 (de) * | 1998-07-22 | 2004-04-29 | Mosel Vitelic Inc. | Verfahren und Gerät zur Endpunkterfassung beim chemisch mechanischen Polieren |
| US6190494B1 (en) * | 1998-07-29 | 2001-02-20 | Micron Technology, Inc. | Method and apparatus for electrically endpointing a chemical-mechanical planarization process |
| US6319420B1 (en) | 1998-07-29 | 2001-11-20 | Micron Technology, Inc. | Method and apparatus for electrically endpointing a chemical-mechanical planarization process |
| KR20010066334A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체소자의 화학적 기계적 연마공정에서 종말점측정장치 및 그 측정방법 |
| KR100673185B1 (ko) * | 2000-04-11 | 2007-01-22 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 방법 |
| CN112706071A (zh) * | 2019-10-24 | 2021-04-27 | 芯恩（青岛）集成电路有限公司 | 研磨设备及研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100298822B1 (ko) | 2001-10-19 |
| US6015754A (en) | 2000-01-18 |
| KR19980064587A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321304A (en) | Detecting the endpoint of chem-mech polishing, and resulting semiconductor device | |
| JPH10189505A (ja) | 研磨装置及び研磨方法 | |
| US5337015A (en) | In-situ endpoint detection method and apparatus for chemical-mechanical polishing using low amplitude input voltage | |
| US6517413B1 (en) | Method for a copper CMP endpoint detection system | |
| US6132292A (en) | Chemical mechanical polishing method suitable for highly accurate planarization | |
| US5234868A (en) | Method for determining planarization endpoint during chemical-mechanical polishing | |
| US6325706B1 (en) | Use of zeta potential during chemical mechanical polishing for end point detection | |
| KR100196590B1 (ko) | 반도체 또는 광학장치에 사용하는 장치 및 그 방법 | |
| KR100271769B1 (ko) | 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 | |
| US20010024878A1 (en) | Polishing pad, polishing apparatus and polishing method | |
| EP0827630A1 (en) | Method of planarizing a layer of material | |
| US6436809B1 (en) | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method | |
| US6051500A (en) | Device and method for polishing a semiconductor substrate | |
| CN102339741B (zh) | 化学机械研磨方法 | |
| JP3340333B2 (ja) | 半導体装置及びその製造方法 | |
| US20120171931A1 (en) | Polishing method, polishing apparatus, and method for manufacturing semiconductor device | |
| US20020039874A1 (en) | Temperature endpointing of chemical mechanical polishing | |
| US20030134512A1 (en) | High ph slurry for chemical mechanical polishing of copper | |
| US6514858B1 (en) | Test structure for providing depth of polish feedback | |
| CN101471288B (zh) | 使用cmp的半导体器件及其制造方法 | |
| KR100331283B1 (ko) | 디슁 및 부식을 방지한 화학기계적연마법 | |
| CN113539952B (zh) | 铜cmp的工艺控制方法 | |
| US7828625B2 (en) | Method of supplying polishing liquid | |
| TW466619B (en) | Method for determining the thickness of film to be planarized in chemical mechanical polishing process | |
| KR100687426B1 (ko) | 반도체소자의 구리배선막 평탄화방법 |