[go: up one dir, main page]

KR100331283B1 - 디슁 및 부식을 방지한 화학기계적연마법 - Google Patents

디슁 및 부식을 방지한 화학기계적연마법 Download PDF

Info

Publication number
KR100331283B1
KR100331283B1 KR1019990064632A KR19990064632A KR100331283B1 KR 100331283 B1 KR100331283 B1 KR 100331283B1 KR 1019990064632 A KR1019990064632 A KR 1019990064632A KR 19990064632 A KR19990064632 A KR 19990064632A KR 100331283 B1 KR100331283 B1 KR 100331283B1
Authority
KR
South Korea
Prior art keywords
polishing
tungsten
chemical mechanical
cmp
wafer
Prior art date
Application number
KR1019990064632A
Other languages
English (en)
Other versions
KR20010064435A (ko
Inventor
이종협
권병호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064632A priority Critical patent/KR100331283B1/ko
Publication of KR20010064435A publication Critical patent/KR20010064435A/ko
Application granted granted Critical
Publication of KR100331283B1 publication Critical patent/KR100331283B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • B24B37/013Devices or means for detecting lapping completion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 디슁 및 부식을 방지한 화학기계적연마법에 관한 것으로서, 물질의 마찰을 이용하는 MCM법으로 센서를 소정의 위치에 설치하여 엔드포인트 디텍션 (EPD; End Point Detection)을 구축한 후, 엔드포인트를 설정하여서 연마공정을 진행하다가 엔드포인트를 감지하여서 연마공정를 마치므로 최적 상태의 웨이퍼 연마부위에 디슁(Dishing)과 부식(Erosion)을 최소화하는 매우 유용하고 효과적인 발명이다.

Description

디슁 및 부식을 방지한 화학기계적연마법 { Chemical Mechanical Polishing Method Preventing The Dishing And Erosion }
본 발명은 화학기계적연마법(Chemical Mechanical Polishing)에 관한 것으로서, 특히, 물질의 마찰을 이용하는 MCM(Motor Current Method)법으로 센서를 소정의 위치에 설치하여 엔드포인트 디텍션(End Point Detection)을 구축한 후, 엔드포인트를 설정하여서 연마공정을 진행하다가 엔드포인트(End Point)를 감지하여서 연마공정를 마치므로 최적 상태의 웨이퍼 연마부위에 디슁(Dishing)과 부식 (Erosion)을 최소화하도록 하는 디슁 및 부식을 방지한 화학기계적연마법에 관한 것이다.
일반적으로, 텅스텐 혹은 금속을 이용한 금속배선공정에서 메탈콘택 혹은 비아 형성시, 층간절연막과 텅스텐등을 금속층과의 접착력을 향상하기 위하여 접착층 (Glue Layer)으로서, Ti/TiN막이 주로 사용되어진다. 이 때, 층간절연막에 콘택을 형성하고, 이 콘택 내부에 금속층을 매립하여 불필요한 부분을 제거하기 위하여 화학기계적연마공정(Chemical Mechanical Polishing)을 진행하게 된다.
이 화학기계적연마공정을 진행할 때, 텅스텐플러그 이외의 메탈층을 완전하게 제거하여야만 메탈브리지(Metal Bridge)에 의한 소자의 페일을 막을 수 있다.
그런데, 상기 CMP연마공정을 진행할 때, 발생되는 웨이퍼 내의 연마불균일도 (Non-Uniformity)에 의하여 금속층을 완전하게 제거하기 위한 오버 폴리싱 (Over-Polishing)이라는 공정이 필요하다. 이 오버 폴리싱에 의하여 패턴의 디슁과 부식이 심하여지면, 소자의 신뢰성에 큰 영향을 미치게 된다.
이러한 오버폴리싱을 최소화하는 방법으로, CMP연마시, EPD법(End Point Detection)을 사용하고 있다. 이 EPD법은 CMP연마시에, Ti막이 거의 연마되고, 층간절연막이 드러나는 시점에서, 적층된 층의 물리적, 기계적 특성을 이용하는 것으로서, 현재, 모니터 커런트 방법(Monitor Current Method)), 라이트 디텍션 방법(Light Detection Method), 플레이튼 온도를 이용하는 방법등이 알려져 있으나 실제적으로 거의 사용되지 않고 있다.
현재에는 대부분이 텅스텐을 CMP를 진행할 때, 도 1에 도시된 바와 같이, 금속막의 연마속도를 모니터링한다. 증착된 금속층의 두께는 공지이므로 연마속도에 비례하여 계산, 특정연마시간을 모든 웨이퍼에 적용하여 CMP연마공정을 진행한다.
그러나, 증착된 금속층의 증착두께가 균일하지 않고, 웨이퍼에 연마할수록 연마패드의 상태가 변화되므로 웨이퍼 대 웨이퍼의 연마량이 달라지게 되므로 웨이퍼간에 오버폴리싱의 차이가 발생하고, 오버폴리싱(Over-Polishing)도 커지므로 디슁과 부식이 심해지는 문제점을 지니고 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 물질의 마찰을 이용하는 MCM법으로 센서를 소정의 위치에서 설치하여 엔드포인트 디텍션(End Point Detection)을 구축한 후, 엔드포인트를 설정하여서 연마공정을 진행하다가 엔드포인트를 감지하여서 연마공정를 마치므로 최적 상태의 웨이퍼 연마부위에 디슁 (Dishing)과 부식(Erosion)을 최소화하는 것이 목적이다.
도 1은 종래의 화학기계적연마법의 레시피를 나타낸 도표이고,
도 2는 본 발명에 따른 디슁 및 부식을 방지한 화학기계적연마법의 레시피를 나타낸 도표이고,
도 3은 본 발명에 따른 연마시간과 종래의 방법에 따른 연마방법을 비교한 도표이며,
도 4는 본 발명에 따른 엔드 포인트를 나타 내주는 그래프이고,
도 5는 본 발명에 따른 디슁 및 부식을 방지한 화학기계적연마법으로 연마를 하는 경우, 부식의 개선효과를 보인 도면이다.
이러한 목적은 소정의 소자하부구조를 갖는 반도체기판 상에 층간절연막을 적층한 후에 마스킹식각으로 콘택홀을 형성하고, 텅스텐을 매립하여 CMP연마공정으로 텅스텐플러그를 형성하는 공정에 있어서, 상기 웨이퍼에서 CMP연마를 진행할 부위에 MCM법으로 엔드포인트를 구하는 공정과; 상기 엔드포인트를 Falling Signal로 지정하는 공정과; 상기 엔드포인트 감지시, 콘택홀에 매립된 텅스텐을 제외한 웨이퍼 상에 적층된 텅스텐을 모두 제거하고, Ti막의 일부만을 잔류한 상태에서 연마를 종료하는 제1 CMP연마 공정과; 상기 공정 후에 소정의 다운 포오스와 빽압을 가하여 웨이퍼 상에 잔류된 금속층을 제거하는 제2 CMP연마공정을 포함하여 이루어진 디슁 및 부식을 방지한 화학기계적연마법을 제공함으로써 달성된다.
그리고, 상기 제2 CMP연마공정은, 연마패드가 연마조건에 도달하기 위하여 다운포오스와 빽압을 조절하는 제1,제2단계와; 상기 단계 후에 잔류된 Ti막을 식각하는 제3단계와; 상기 단계 후에 오버-폴리싱을 최소화하기 위하여 상기 제3단계에 비하여 텅스텐연마속도가 저하되도록 하여 연마를 진행하는 제4단계를 포함하여 이루어진다.
상기 제 3단계에서 Ti막을 80 ∼ 90% 정도 식각하는 것이 바람직 하다.
상기 제 4단계의 연마속도는, 상기 제3단계에 비하여 텅스텐연마속도가 25 ∼ 30% 정도가 되도록 하여 공정을 진행하도록 하다.
상기 제 4단계의 연마공정은, 15 초 내지 20초 동안 진행하는 것이 바람직 하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
본 발명의 연마공정을 살펴 보도록 하면, 먼저, 소정의 소자하부구조를 갖는반도체기판 상에 층간절연막을 적층한 후에 마스킹식각으로 콘택홀을 형성하고, 텅스텐을 매립하여 CMP연마공정으로 텅스텐플러그를 형성하는 공정에서, 웨이퍼에서 CMP연마를 진행할 부위에 MCM법(Motor Current Method)으로 엔드포인트(End Point)를 구하도록 한다.
이 때, 신호를 읽어 들이는 센서(Sensor)를 연마장치(Polisher)의 플레이튼 (Platen)에 설치하고 신호소음(Signal Noise)을 줄이는 필터(Filter)를 설치하도록 한다.
그리고, 계속하여 상기 엔드포인트를 Falling Signal로 지정하도록 한다.
상기 공정 후에 엔드포인트를 감지할 때, 콘택홀에 매립된 텅스텐을 제외한 웨이퍼 상에 적층된 텅스텐을 모두 제거하고, Ti막의 일부만을 잔류한 상태에서 연마를 종료하는 제1 CMP연마 공정을 진행하도록 한다.
그리고, 상기 공정 후에 소정의 다운 포오스(Down Force)와 빽압(Back Pressure)을 가하여 웨이퍼 상에 잔류된 금속층을 제거하는 제2 CMP연마공정을 진행하여 디슁과 부식이 방지되는 CMP연마공정을 진행하도록 한다.
한편, 상기 제2 CMP연마공정은, 도 2에 도시된 바와같이, 제1,제2단계 로서, 연마패드가 연마조건에 도달하기 위하여 다운포오스와 빽압을 조절하도록 한다.
그리고, 상기 제1,제2단계 후에 잔류된 Ti막을 식각하는 제3단계를 진행하도록 한다.
상기 제 3단계에서 Ti막을 80 ∼ 90% 정도 식각하는 것이 바람직 하다.
또한, 상기 단계 후에 오버-폴리싱을 최소화하기 위하여 상기 제3단계에 비하여 텅스텐연마속도가 저하되도록 하여 연마를 진행하는 제4단계를 진행하도록 한다.
상기 제 4단계의 연마속도는, 상기 제3단계에 비하여 텅스텐연마속도가 25 ∼ 30% 정도가 되도록 하여 공정을 진행하는 것이 바람직 하고, 15 초 내지 20초 동안 진행하는 것이 바람직 하다.
도 3은 본 발명에 따른 연마시간과 종래의 방법에 따른 연마방법을 비교한 도표이며, 도 4는 본 발명에 따른 엔드 포인트를 나타 내주는 그래프이다. 이 엔드 포인트는 시그널 그래프가 상승하다가 하락하는 지점을 잡도록 한다.
도 5는 본 발명에 따른 디슁 및 부식을 방지한 화학기계적연마법으로 연마를 하는 경우, 부식의 개선효과를 보인 도면으로서, 종래에 비하여 본 발명에 따른 CMP연마법을 적용하면 패턴 사이즈(Pattern Size)에 대하여 상대적으로 부식의 높이(Relative Height Of Erosion)가 낮아지는 정도를 보이고 있다.
상기한 바와 같이, 본 발명에 따른 디슁 및 부식을 방지한 화학기계적연마법을 이용하게 되면, 물질의 마찰을 이용하는 MCM법으로 센서를 소정의 위치에서 설치하여 엔드포인트 디텍션(End Point Detection)을 구축한 후, 엔드포인트를 설정하여서 연마공정을 진행하다가 엔드포인트를 감지하여서 연마공정를 마치므로 오버-폴리싱(Over-Polishing Time)시간을 줄여주어 웨이퍼 연마부위에 디슁 (Dishing)과 부식(Erosion)을 최소화하므로 소자의 전기적인 특성을 향상하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (5)

  1. 소자하부구조를 갖는 반도체기판 상에 층간절연막을 적층한 후에 마스킹식각으로 콘택홀을 형성하고, 텅스텐을 매립하여 CMP연마공정으로 텅스텐플러그를 형성하는 공정에 있어서,
    상기 웨이퍼에서 CMP연마를 진행할 부위에 MCM법으로 엔드포인트를 구하는 단계와;
    상기 엔드포인트를 Falling Signal로 지정하는 단계와;
    상기 엔드포인트 감지시, 콘택홀에 매립된 텅스텐을 제외한 웨이퍼 상에 적층된 텅스텐을 모두 제거하고, Ti막의 일부만을 잔류한 상태에서 연마를 종료하는 제1 CMP연마공정을 수행하는 단계와;
    상기 공정 후에 다운 포오스와 빽압을 가하여 웨이퍼 상에 잔류된 금속층을 제거하는 제2 CMP연마공정을 수행하는 단계를 포함하여 이루어진 것을 특징으로 하는 디슁 및 부식을 방지한 화학기계적연마법.
  2. 제 1 항에 있어서, 상기 제2 CMP연마공정은, 연마패드가 연마조건에 도달하기 위하여 다운포오스와 빽압을 조절하는 제1,제2단계와; 상기 단계 후에 잔류된 Ti막을 식각하는 제3단계와; 상기 단계 후에 오버-폴리싱을 최소화하기 위하여 상기 제3단계에 비하여 텅스텐연마속도가 25 ∼ 30% 정도가 되도록 연마를 진행하는제4단계를 포함하여 이루어진 것을 특징으로 하는 디슁 및 부식을 방지한 화학기계적연마법.
  3. 제 2 항에 있어서, 상기 제 3단계에서 Ti막을 80 ∼ 90% 정도 식각하는 것을 특징으로 하는 디슁 및 부식을 방지한 화학기계적연마법.
  4. 제 2 항에 있어서, 상기 제 4단계의 연마속도는, 상기 제3단계에 비하여 텅스텐연마속도가 25 ∼ 30% 정도가 되도록 하여 공정을 진행하는 것을 특징으로 하는 디슁 및 부식을 방지한 화학기계적연마법.
  5. 제 2 항에 있어서, 상기 제 4단계의 연마공정은, 15 초 내지 20초 동안 진행하는 것을 특징으로 하는 디슁 및 부식을 방지한 화학기계적연마법.
KR1019990064632A 1999-12-29 1999-12-29 디슁 및 부식을 방지한 화학기계적연마법 KR100331283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064632A KR100331283B1 (ko) 1999-12-29 1999-12-29 디슁 및 부식을 방지한 화학기계적연마법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064632A KR100331283B1 (ko) 1999-12-29 1999-12-29 디슁 및 부식을 방지한 화학기계적연마법

Publications (2)

Publication Number Publication Date
KR20010064435A KR20010064435A (ko) 2001-07-09
KR100331283B1 true KR100331283B1 (ko) 2002-04-06

Family

ID=19631902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064632A KR100331283B1 (ko) 1999-12-29 1999-12-29 디슁 및 부식을 방지한 화학기계적연마법

Country Status (1)

Country Link
KR (1) KR100331283B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444721B1 (ko) * 2001-12-20 2004-08-16 동부전자 주식회사 금속배선 전 절연막의 평탄화 방법
KR100815949B1 (ko) * 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
CN119237852A (zh) * 2024-12-02 2025-01-03 宁海县第一注塑模具有限公司 一种模具火花纹加工的处理方法

Also Published As

Publication number Publication date
KR20010064435A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US5321304A (en) Detecting the endpoint of chem-mech polishing, and resulting semiconductor device
US6774030B2 (en) Method and system for improving the manufacturing of metal damascene structures
US5830041A (en) Method and apparatus for determining endpoint during a polishing process
US5851846A (en) Polishing method for SOI
US5668063A (en) Method of planarizing a layer of material
US6454899B1 (en) Apparatus for filling trenches
EP0366027A2 (en) Wafer flood polishing
JP2002528928A (ja) 化学的バフ磨き中の終点検出のためのゼータ電位の使用
US20070105247A1 (en) Method And Apparatus For Detecting The Endpoint Of A Chemical-Mechanical Polishing Operation
KR100298822B1 (ko) 연마장치및연마방법
EP0987744B1 (en) Method for optimizing the control of metal CMP processes
US5834375A (en) Chemical-mechanical polishing planarization monitor
JP3141939B2 (ja) 金属配線形成方法
KR100331283B1 (ko) 디슁 및 부식을 방지한 화학기계적연마법
US7690966B1 (en) Method and apparatus for detecting planarization of metal films prior to clearing
US6593238B1 (en) Method for determining an endpoint and semiconductor wafer
US6809032B1 (en) Method and apparatus for detecting the endpoint of a chemical-mechanical polishing operation using optical techniques
US6780086B2 (en) Determining an endpoint in a polishing process
KR100476890B1 (ko) 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법
JP3487051B2 (ja) 半導体装置の製造方法
US20060105676A1 (en) Robust Signal Processing Algorithm For End-Pointing Chemical-Mechanical Polishing Processes
US6514858B1 (en) Test structure for providing depth of polish feedback
US6645825B1 (en) Planarization of shallow trench isolation (STI)
US20040175918A1 (en) Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP
KR100687426B1 (ko) 반도체소자의 구리배선막 평탄화방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991229

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020123

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020321

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020322

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee