[go: up one dir, main page]

JPH10153986A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH10153986A
JPH10153986A JP9186151A JP18615197A JPH10153986A JP H10153986 A JPH10153986 A JP H10153986A JP 9186151 A JP9186151 A JP 9186151A JP 18615197 A JP18615197 A JP 18615197A JP H10153986 A JPH10153986 A JP H10153986A
Authority
JP
Japan
Prior art keywords
signal
display device
circuit
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9186151A
Other languages
English (en)
Inventor
Minoru Sasaki
佐々木　　実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9186151A priority Critical patent/JPH10153986A/ja
Priority to TW086113639A priority patent/TW460734B/zh
Priority to KR1019970049840A priority patent/KR100270358B1/ko
Priority to US08/938,333 priority patent/US6049321A/en
Publication of JPH10153986A publication Critical patent/JPH10153986A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 ディスプレイを交流駆動する際の駆動回路の
消費電力を低減する。 【解決手段】 ゲート線Ｇ１〜Ｇｎを駆動するゲート線
駆動回路１と、データ線Ｄ１〜Ｄｍに正極性の信号電圧
を供給する第１増幅回路３５と、データ線Ｄ１〜Ｄｍに
負極性の信号電圧を供給する第２増幅回路３６と、第１
増幅回路３５及び第２増幅回路３６にデータ線を駆動す
る信号を選択的に供給するシフトレジスタ３３及びＤ／
Ａコンバータ３４と、第１増幅回路３５の出力信号と第
２増幅回路３６の出力信号を選択的に供給するスイッチ
回路３７を備え、スイッチ回路３７により第１増幅回路
３５と第２増幅回路３６を切り替えてデータ線Ｄ１〜Ｄ
ｍに出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は表示装置に係り、特
にアクティブマトリクス型の液晶表示装置における駆動
回路に関する。
【０００２】
【従来の技術】一般的な液晶表示装置においては、液晶
層の特性劣化を防ぐために、所定周期で液晶印加電圧の
極性反転が行われる。ところで１フレーム毎に画面全体
の電圧を同位相で反転させると、フリッカを生じ画質劣
化の原因になることがある。これに対し、隣接する信号
線毎（列毎）に印加電圧の極性を反転させる駆動方法が
用いられている。例えばあるフレームでは、奇数番目の
信号線に接続された画素に正極性の信号を書き込みし、
偶数番目の信号線に接続された画素には負極性の信号を
書き込む。次のフレームでは、奇数番目の信号線に接続
された画素に負極性の信号を書き込みし、偶数番目の信
号線に接続された画素に正極性の信号を書き込む。
【０００３】さらにこれに加えて隣接する走査線毎（行
毎）に信号線への印加電圧極性を反転させる駆動方法も
知られている。あるフレームで所定位置の走査線に属す
る画素のうち奇数番目の信号線に接続される画素には正
極性の信号を書き込み、偶数番目の信号線に接続される
画素には負極性の信号を書き込む。一方同じフレームで
この走査線に隣接する走査線に属する画素のうち奇数番
目の信号線に接続される画素には負極性の信号を書き込
み、偶数番目の信号線に接続された画素には正極性の信
号を書き込む。このような方法を用いることによって、
液晶表示画素の各画素毎に二次元的に信号電圧の極性反
転が行われ、フリッカを視認しずらくさせることができ
る。
【０００４】
【発明が解決しようとする課題】ところが液晶を駆動す
るためには通常±５Ｖ程度の電圧が必要とされる。従っ
て駆動回路の出力は１０Ｖのダイナミックレンジとそれ
ぞれにおける電圧精度が要求され、消費電力が増大する
という問題があった。本発明は上述の技術的背景に鑑
み、消費電力を抑制し、高品位な表示を可能にした表示
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の第一発明に係る
表示装置は、外部から入力されるシリアルな表示データ
を直並列変換し、アナログ信号に変換する複数のＤ／Ａ
変換回路と、各々のＤ／Ａ変換機に接続された増幅器と
を備え、隣接するＤ／Ａ変換回路に接続される増幅器
は、互いに逆極性の電源電圧に接続される。そしてそれ
ぞれの増幅器には一対のスイッチペアが接続され、この
スイッチペアを構成するスイッチは各々信号線に接続さ
れる。
【０００６】この構成によれば、増幅器は単一極性で動
作するため、消費電力を軽減することができる。またＤ
／Ａ変換回路は、単一極性の表示信号に対応したデジタ
ル−アナログ変換を行うため、変換精度を向上させるこ
とができる。
【０００７】さらに、隣接する信号線でＤ／Ａ変換回路
及び増幅器を共用することができるため、回路規模を小
さくすることができる。また本発明の第二発明に係る表
示装置は、正相の表示信号が入力される第一の表示信号
バスと、負相の表示信号が入力される第二の表示信号バ
スと、これら表示信号バスにそれぞれ接続された一対の
サンプリングスイッチから構成される複数のスイッチペ
アを備え、各々のスイッチペアは表示領域の信号線に共
通に接続される。そして隣接するスイッチペアのうち同
じ表示信号バスに接続されるスイッチは異なるタイミン
グでサンプリング動作をし、異なる表示信号バスに接続
されるスイッチは同じタイミングでサンプリング動作を
する。かかる構成をカラー表示装置に適用した場合、行
方向に隣接する色画素（Ｒ−Ｇ、Ｇ−Ｂ，Ｂ−Ｒ）で表
示信号バスを共用することができる。
【０００８】この構成を用いることにより、各々の表示
信号バスには単一極性の表示信号が印加されるため、表
示信号バスに付随する容量成分による消費電力を軽減す
ることができ、また隣接する信号線で表示信号バスを共
用できるため、表示信号バスの本数を減らすことがで
き、回路規模を小さくすることができる。
【０００９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。 （実施例１）図１は、本発明の実施例１の液晶ディスプ
レイの回路図である。図１に示すように、複数の液晶画
素１１がマトリクス状に液晶パネル３１に配置され、そ
れぞれの液晶画素１１にはＴＦＴ１２が接続されてい
る。各ＴＦＴ１２のゲートは、行毎に共通にゲート線Ｇ
１〜Ｇｎに接続され、ドレインは列毎にデータ線Ｄ１〜
Ｄｍに接続されている。またすべての液晶画素１１は対
向電極１３に共通接続される。
【００１０】ゲート線駆動回路１はシフトレジスタによ
り構成され、垂直同期信号ＳＴＶ及び垂直クロック信号
ＣＰＶに基づきゲート線Ｇ１〜Ｇｎに行走査信号を出力
する。
【００１１】またデータ線駆動回路２はシフトレジスタ
３３、Ｄ／Ａ変換回路群３４、第１増幅回路群３５、第
２増幅回路群３６及びアナログスイッチ回路群３７で構
成される。複数の第１増幅回路３５は共通に正極性の電
源ラインＶ＋に接続され、一方複数の第２増幅回路３６
は共通に負極性の電源ラインＶ−に接続される。そして
第１増幅回路３５と第２増幅回路３６はそれぞれ交互に
配置される。
【００１２】次に上記構成の回路を用いた液晶パネルの
駆動方法の一例を示す。本実施例に適用される駆動方法
はいわゆるＶライン反転駆動法である。すなわち、各々
のフレーム期間中、データ線駆動回路２は、隣接するデ
ータ線電圧が互いに逆極性となるようにデータ線を駆動
し、かつ各々のデータ線電圧はフレーム周期で極性反転
される。
【００１３】外部から入力される表示データ（ＤＡＴ
Ａ）は、シフトレジスタ３３により水平クロック信号Ｃ
ＰＨに同期して直並列変換され、各々のＤ／Ａ変換回路
３４に出力される。
【００１４】Ｄ／Ａ変換回路３４は、サンプルホールド
信号ＳＨ１に同期してシフトレジスタ３３からの表示デ
ータ（ＤＡＴＡ）をサンプルホールドし、アナログ信号
に変換してそれぞれに接続された増幅回路に出力する。
【００１５】上記の構成において、シフトレジスタに入
力される表示データ（ＤＡＴＡ）列の順及びアナログス
イッチ３７の接続は、フレーム信号Ｆ１及びＦ２に同期
してフレーム毎に切り替えられる。
【００１６】すなわちあるフレーム期間においてはフレ
ーム信号Ｆ１はハイレベルに設定され、一方フレーム信
号Ｆ２はロウレベルに設定される。この期間中、外部信
号の入力端からみて奇数番目の各アナログスイッチ３７
は接続状態となり、偶数番目の各アナログスイッチ３７
は切断状態となる。その結果、奇数番目のデータ線Ｄ
１、Ｄ３、Ｄ５、…には第１増幅回路３５が接続され、
偶数番目のデータ線Ｄ２、Ｄ４、Ｄ６、…には第２増幅
回路３６が接続される。このとき、第１増幅回路３５に
接続されたそれぞれのＤ／Ａ変換回路３４は、入力され
た表示データに基づいて正極性のアナログ電圧を出力す
る。そして第１増幅回路３５は正極性のアナログ電圧を
アナログスイッチを介して奇数番目のデータ線に出力す
る。一方第２増幅回路３６に接続されたそれぞれのＤ／
Ａ変換回路３４は、入力された表示データに基づいて負
極性のアナログ電圧を出力する。そして第２増幅回路３
６は負極性のアナログ電圧をアナログスイッチを介して
偶数番目のデータ線に出力する。
【００１７】次のフレーム期間中、フレーム信号Ｆ１は
ロウレベルに設定され、一方フレーム信号Ｆ２はハイレ
ベルに設定される。この期間中、外部信号の入力端から
みて偶数番目の各アナログスイッチ３７は接続状態とな
り、奇数番目の各アナログスイッチ３７は切断状態とな
る。その結果、奇数番目のデータ線Ｄ１、Ｄ３、Ｄ５、
…には第２増幅回路３６が接続され、偶数番目のデータ
線Ｄ２、Ｄ４、Ｄ６、…には第１増幅回路３５が接続さ
れる。第一増幅回路３５は先のフレームと同様に正のア
ナログ信号を出力し、第二増幅回路３６は負極性のアナ
ログ信号を出力する。その結果、奇数番目のデータ線に
は負極性のアナログ信号が印加され、偶数番目のデータ
線には正極性のアナログ信号が印加される。
【００１８】尚先のフレームにおいては、奇数番目のＤ
／Ａ変換回路は奇数番目のデータ線を駆動し、偶数番目
のＤ／Ａ変換回路は偶数番目のデータ線を駆動するが、
後のフレームにおいては奇数番目のＤ／Ａ変換回路は偶
数番目のデータ線を駆動し、偶数番目のＤ／Ａ変換回路
は奇数番目のデータ線を駆動する。このため本実施例に
おいては、あらかじめ外部に配置されたメモリによりフ
レームに応じてデータ列の並び替えを行い、シフトレジ
スタに入力する。
【００１９】以上の動作が繰り返されることにより、隣
接するデータ線には互いに逆極性の信号が印加され、ま
たフレーム毎に各データ線の印加電圧は極性反転され
る。上記の構成においては、第１増幅回路３５は常に正
極性の信号出力を行い、第２増幅回路３６は常に負極性
の信号出力を行う。このため、各増幅回路のダイナミッ
クレンジはデータ線駆動電圧のうちの一方の極性のみで
足りるため、増幅回路における消費電力を軽減すること
ができる。さらに第１増幅回路、第２増幅回路のそれぞ
れに接続されるＤ／Ａ変換回路も、正負の一方の極性の
電圧を発生すればよいため、Ｄ／Ａ変換精度が向上し、
消費電力も軽減することができる。
【００２０】尚、上記の実施例において、さらにデータ
線印加電圧を行毎に反転するようにしてもよい（いわゆ
るＨＶ反転駆動）。この場合、アナログスイッチの切替
タイミングを制御する信号として、フレーム信号Ｆ１、
Ｆ２に変えて行走査信号に同期して反転する信号を入力
すればよい。この方法によれば、隣接する液晶画素の印
加電圧極性が行列毎に異なるため、空間周波数が増すこ
とによりフリッカやラインスクロールなどの画質劣化が
発生しにくくなる。
【００２１】図２は、本実施例における第１増幅回路３
５、第２増幅回路３６及びアナログスイッチ３７の等価
回路図を示す。それぞれの増幅回路には、入力端子ＩＮ
１、ＩＮ２を介してＤ／Ａ変換回路３４の出力信号が入
力される。
【００２２】増幅回路３５，３６はそれぞれ差動増幅回
路３８，４１、作動増幅回路に接続されたトランジスタ
３９，４２及び定電流回路４０，４３により構成され
る。第１増幅回路３５はＮｃｈトランジスタ３９を有
し、トランジスタ３９のドレインは正の電源ライン＋Ｖ
（図１の＋Ｖに相当する）に接続される。一方第２増幅
回路３６はＰｃｈトランジスタ４２を有し、トランジス
タ４２のドレインは負の電源ライン−Ｖ（図１の−Ｖに
相当する）に接続される。またＮｃｈトランジスタ３９
のソースは定電流回路４０を介して電源ライン＋Ｖ’に
接続され、Ｐｃｈトランジスタ４２のソースは定電流回
路４３を介して電源ライン−Ｖ’に接続され、かつそれ
ぞれのトランジスタのソースからの出力は差動増幅回路
に帰還入力される。尚、上記の構成において正の電源ラ
イン及び負の電源ラインの電位は絶対的な（接地電位に
対する）正負極性を意味するものではなく、ある基準電
位（例えば正の電源ラインの電位と負の電源ラインの電
位の中間電位）に対して一方が正、他方が負というよう
に相対的に決定されるものである。例えば本実施例にお
いては、＋Ｖは１０Ｖ、−Ｖは５Ｖ、＋Ｖ’は５Ｖ、−
Ｖ’は０Ｖに設定される。
【００２３】この構成により、第１増幅回路３５からは
入力端子ＩＮ１からの入力電圧に対応してある基準電位
に対し正極性の電圧が出力され、第２増幅回路３６から
は入力端子ＩＮ２からの入力電圧に対応してある基準電
位に対し負極性の電圧が出力される。
【００２４】また、各増幅回路に接続されるアナログス
イッチ回路３７はそれぞれ一対のＰｃｈトランジスタま
たはＮｃｈトランジスタより構成される。トランジスタ
４４及び４６のゲートには、それぞれ端子ＳＷ１、ＳＷ
３を介してフレーム信号Ｆ１が入力され、トランジスタ
４５及び４７のゲートには、それぞれ端子ＳＷ２、ＳＷ
４を介してフレーム信号Ｆ２が入力される。
【００２５】したがって、フレーム信号Ｆ１がロウレベ
ルに設定され、フレーム信号Ｆ２がハイレベルに設定さ
れる期間では、Ｐｃｈトランジスタ４４とＮｃｈトラン
ジスタ４７がオン、Ｐｃｈトランジスタ４５とＮｃｈト
ランジスタ４６がオフとなる。その結果第１増幅回路３
５の出力信号は出力端子Ｓ１を介して奇数番目のデータ
線に出力される。また第２増幅回路３６の出力信号は出
力端子Ｓ２を介して偶数番目のデータ線に出力される。
【００２６】一方、フレーム信号Ｆ１がハイレベルに設
定され、フレーム信号Ｆ２がロウレベルに設定される期
間では、Ｐｃｈトランジスタ４５とＮｃｈトランジスタ
４６がオン、Ｐｃｈトランジスタ４４とＮｃｈトランジ
スタ４７がオフとなるので、第１増幅回路３５の出力は
出力端子Ｓ２を介して偶数番目のデータ線に出力され、
第２増幅回路３６の出力は出力端子Ｓ１を介して奇数番
目のデータ線に出力される。
【００２７】尚、上記の構成において、各トランジスタ
４４〜４７をＣＭＯＳトランジスタにより構成してもよ
いことはいうまでもない。また、データ線駆動回路に含
まれるアナログスイッチ及び増幅回路を構成する各トラ
ンジスタは薄膜トランジスタ（ＴＦＴ）により作製する
ことができる。従って、これらの素子を、液晶容量１１
を駆動する薄膜トランジスタ１２と同一工程で作製する
ことにより、製造コストを低減することができる。尚薄
膜トランジスタ１２には、周知のスタガード型ＴＦＴを
適用できる。即ち、ガラス基板上に所定形状の多結晶シ
リコン層を形成し、この上全面を覆ってシリコン酸化膜
を積層してゲート絶縁膜を形成する。そして該ゲート絶
縁膜の上にゲート線（Ｇ１、．．．、Ｇｎ）と一体のゲ
ート電極を形成し、このゲート電極上に層間絶縁膜を介
してデータ線（Ｄ１、．．．、Ｄｍ）と一体のソース電
極及びこのソース電極と同一層からなるドレイン電極を
形成することによって、薄膜トランジスタ１２が得られ
る。
【００２８】さらにシフトレジスタ３３をＴＦＴ素子を
用いて周知のフリップフロップ回路の組み合わせにより
構成してもよく、この場合においてもシフトレジスタは
液晶容量１１を駆動する薄膜トランジスタ１２と同一工
程で作製することができる。
【００２９】（実施例２）図３は、本発明の他の実施形
態を示す。本実施例の表示装置は、特にシフトレジスタ
の構成を変更したものである。すなわち、実施例１にお
いては隣接するフレームにおいてシフトレジスタに入力
するデータ列の並べ替えをおこなっているが、本実施例
においてはシフトレジスタの動作順を隣接するフレーム
で変更することによって、外部でデータ列の並べ替えを
行うことなく、フレーム毎に各データ線印加電圧の極性
反転駆動を実現するものである。
【００３０】図３に示すように、端子Ｄｉｎから入力さ
れるシフト信号は、各論理回路５０〜５５に入力される
フレーム信号Ｆ１、Ｆ２の切替に応じて、シフトレジス
タ４８か４９に選択的に供給される。
【００３１】例えば、フレーム信号Ｆ１がハイレベルに
設定され、フレーム信号Ｆ２がロウレベルに設定される
場合、アンドゲート５０、５３、５６が信号を通過さ
せ、アンドゲート５１、５４、５７が信号を遮断する。
その結果、端子Ｄｉｎから入力されたシフト信号は、ア
ンドゲート５０、オアゲート５２を介してシフトレジス
タ４８に供給され、シフトレジスタ４８の出力はラッチ
５９に入力されるとともにアンドゲート５３、オアゲー
ト５５を介してシフトレジスタ４９に伝達される。さら
にシフトレジスタ４９の出力はラッチ６０に入力される
とともにアンドゲート５６、オアゲート５８を介して次
段のシフトレジスタに伝送される。以上のようにして、
クロック信号ＣＫに同期してシフトレジスタ４８、４
９、…と順にシフトパルスが転送される。
【００３２】そして各シフトレジスタに接続されたラッ
チ５９、６０、…はシフトレジスタから出力されるシフ
トパルスのタイミングでデータバスＤ１…Ｄｎ上の表示
データを取り込み、このデータがＤ／Ａ変換回路３４に
よりアナログ信号に変換される。
【００３３】一方フレーム信号Ｆ１がロウレベルに設定
され、フレーム信号Ｆ２がハイレベルに設定される期間
中は、アンドゲート５１、５４、５７が信号を通過さ
せ、アンドゲート５０、５３、５６が信号を遮断する。
その結果、端子Ｄｉｎから入力されたシフト信号は、ア
ンドゲート５４、オアゲート５５を介してシフトレジス
タ４９に供給され、シフトレジスタ４９の出力はラッチ
６０に入力されるとともにアンドゲート５１、オアゲー
ト５２を介してシフトレジスタ４８に伝達される。以上
のようにして、シフトレジスタ４９、４８の順にシフト
パルスが転送される。すなわち、先のフレーム期間と対
比すると、奇数番目のシフトレジスタと偶数番目のシフ
トレジスタの出力順が入れ替わることとなる。
【００３４】Ｄ／Ａ変換回路以降の動作は実施例１と共
通である。本実施例においては、表示データ列を外部で
並べ替えるための回路を省略することができる。 （実施例３）本実施例は、外部から入力されるアナログ
表示信号をサンプルホールド回路により直並列変換する
駆動回路を用いたものである。すなわち、図４に示すよ
うに、シフトレジスタの出力Ｑ１〜Ｑｎは、それぞれ奇
数番目のサンプルホールド回路６１及び偶数番目のサン
プルホールド回路６２に入力される。奇数番目のサンプ
ルホールド回路６１は映像信号バスＶｉｎ＋に接続さ
れ、偶数番目のサンプルホールド回路６２は映像信号バ
スＶｉｎ−に接続される。映像信号バスＶｉｎ＋には、
正極性のＲＧＢアナログ信号が入力され、一方映像信号
バスＶｉｎ−には、負極性のＲＧＢアナログ信号が入力
される。
【００３５】また奇数番目のサンプルホールド回路６１
には第１増幅回路３５が接続され、第１増幅回路３５は
正極性の電源ライン＋Ｖに接続される。一方偶数番目の
サンプルホールド回路６２には第２増幅回路３６が接続
され、第２増幅回路３６は負極性の電源ライン−Ｖに接
続される。
【００３６】シフトレジスタ６３は、図３に示す回路に
より構成され、フレームに応じてシフトレジスタの出力
Ｑ１、Ｑ２、…、Ｑｎの出力順を切り替えることができ
る。以上の構成において、フレーム信号Ｆ１がハイレベ
ルに設定され、フレーム信号Ｆ２がロウレベルに設定さ
れる期間、シフトレジスタ６３からはＱ１、Ｑ２、Ｑ
３、…、Ｑｎの順にシフトパルスが出力される。その結
果、サンプルホールド回路は映像信号の入力側から順に
サンプルホールド動作する。アナログスイッチ３７の動
作は実施例１と共通である。従って奇数番目のデータ線
Ｄ１、Ｄ３、Ｄ５、…には増幅回路３５を介して正極性
の電圧が供給され、偶数番目のデータ線Ｄ２、Ｄ４、Ｄ
６、…には増幅回路３６を介して負極性の電圧が供給さ
れる。
【００３７】一方、フレーム信号Ｆ１がロウレベルに設
定され、フレーム信号Ｆ２がハイレベルに設定される期
間中は、シフトレジスタ６３からＱ２、Ｑ１、Ｑ４、Ｑ
３、…の順にシフトパルスが出力される。その結果、先
のフレーム期間とは偶数番目のサンプルホールド回路と
奇数番目のサンプルホールド回路の動作順が入れ替わっ
てサンプルホールド動作をする。アナログスイッチ３７
の動作は実施例１と共通である。従って奇数番目のデー
タ線Ｄ１、Ｄ３、Ｄ５、…には増幅回路３５を介して負
極性の電圧が供給され、偶数番目のデータ線Ｄ２、Ｄ
４、Ｄ６、…には増幅回路３６を介して正極性の電圧が
供給される。
【００３８】こうして、隣接するデータ線には逆極性の
信号が印加され、かつフレーム毎に各データ線の印加電
圧の極性は反転される。そして第１サンプルホールド回
路６１、第１増幅回路３５は正極性の信号のみを出力
し、一方第２サンプルホールド回路６２、第２増幅回路
３６は負極性の信号のみを出力するため、各回路は単一
極性のダイナミックレンジで動作すればよく、消費電力
を軽減することができる。
【００３９】（実施例４）図５は、本実施例の液晶ディ
スプレイの部分回路図であり、特にアナログスイッチの
回路構成を変更したものである。すなわち、アナログス
イッチの出力Ｓ１、Ｓ２はスイッチ６４、６５を介して
基準電位（Ｖｒｅｆ）に接続される。
【００４０】この構成において、第１増幅回路３５及び
第２増幅回路３６の出力がスイッチ６６〜６９によって
切り替えて出力される際に、切替の直前にスイッチ６６
〜６９を全てオープンとしかつスイッチ６４、６５を閉
じる。その結果、各データ線に充電された電荷は放電さ
れる。その結果、第１増幅回路３５、第２増幅回路３６
のいずれも、基準電位（Ｖｒｅｆ）からそれぞれの出力
電位までデータ線を充電すればよく、各増幅回路の出力
部に過大な電圧が加わらない。その結果出力部の耐電圧
を考慮して構造を複雑化する必要がなくなり、より動作
上の信頼性を高めることができる。
【００４１】尚、アナログスイッチ以外の回路構成は実
施例１または実施例３と同様の構成が適用できる。 （実施例５）図６は、本実施例の液晶ディスプレイの部
分回路図であり、特に特にアナログスイッチの回路構成
を変更したものである。すなわち、アナログスイッチの
出力Ｓ１、Ｓ２はスイッチ７０を介して互いに接続され
る。
【００４２】本実施例の液晶ディスプレイは、上記の実
施例と同様に第１増幅回路３５と第２増幅回路３６の出
力切替によって交流駆動を行うものであるが、第１増幅
回路３５と第２増幅回路３６の出力切替の直前に、スイ
ッチ６６〜６９を全てオープンとする期間を設ける。こ
の期間にスイッチ７０を閉じて、隣接する信号線の充電
電荷を放電して、信号線の電圧をほぼ基準レベル（Ｖｒ
ｅｆ）にまで到達させる。
【００４３】上記の構成により、第１増幅回路３５、第
２増幅回路３６はいずれも、ほぼ基準レベル（Ｖｒｅ
ｆ）に近い状態から、それぞれの出力レベルまで信号線
を充電すればよい。このため、第１増幅回路３５、第２
増幅回路３６の出力部に過大な電圧が加わらず、回路構
成を簡単にでき、また信頼性を高めることができる。ま
た隣接する信号線間で充電電荷を相殺するようにしたた
め、消費電力を軽減することができる。
【００４４】（実施例６）図７は、本発明の第６実施例
に係る液晶ディスプレイの部分回路図である。ビデオ信
号ラインＶｉｎ＋はＰｃｈトランジスタ７７、７９を介
し出力端子Ｓ１、Ｓ２に接続される。一方ビデオ信号ラ
インＶｉｎ−はＮｃｈトランジスタ７８、８０を介し出
力端子Ｓ１、Ｓ２に接続される。キャパシタ８１、８２
は出力端子Ｓ１、Ｓ２に接続されるデータ線の容量であ
り、出力端子からの出力をホールドする役割を果たす。
【００４５】ビデオ信号ラインＶｉｎ＋は、Ｄ／Ａコン
バータ（ＤＡＣ（＋））１０１によって駆動され、また
ビデオ信号ラインＶｉｎ−はＤ／Ａコンバータ（ＤＡＣ
（−））１０２によって駆動される。後述するように、
ＤＡＣ１０１とＤＡＣ１０２は同一の回路構成を有す
る。
【００４６】Ｐｃｈトランジスタ７７のゲートには、オ
アゲート７３の出力端子が接続され、一方Ｎｃｈトラン
ジスタ７８のゲートには、アンドゲート７４の出力端子
が接続される。またＰｃｈトランジスタ７９のゲートに
は、ナンドゲート７５の出力端子が接続され、一方Ｎｃ
ｈトランジスタ８０のゲートには、ノアゲート７６の出
力端子が接続される。
【００４７】オアゲート７３、アンドゲート７４、ナン
ドゲート７５、ノアゲート７６にはスイッチング信号Ｓ
Ｗが接続される。またアンドゲート７４にはシフトレジ
スタ７１の出力が接続され、ナンドゲート７５にはシフ
トレジスタ７２の出力が接続される。またオアゲート７
３には、シフトレジスタ７１の出力がインバータ８３を
介し接続され、ノアゲート７６には、シフトレジスタ７
２の出力がインバータ８４を介して接続される。シフト
レジスタ７１、７２は直列に接続されており、水平クロ
ックＣＰＨに同期して、ＳＴＨ信号を順次シフトするよ
うに構成される。
【００４８】次に上記の回路の動作を説明する。スイッ
チング信号ＳＷがロウレベルの場合、オアゲート７３は
信号を通過させる状態、アンドゲート７４の出力はロウ
レベル、ナンドゲート７５の出力はハイレベル、ノアゲ
ート７６は信号を反転して通過させる状態となる。した
がってＰｃｈトランジスタ７７はシフトレジスタ７１の
出力によって導通状態となり、Ｎｃｈトランジスタ７
８、Ｐｃｈトランジスタ７９はオフとなる。またＮｃｈ
トランジスタ８０は、シフトレジスタ７２の出力によっ
て導通状態となる。その結果出力端子Ｓ１には、シフト
レジスタ７１の出力に基づいて、正極性のビデオ信号Ｖ
ｉｎ＋が出力される。一方出力端子Ｓ２には、シフトレ
ジスタ７２の出力に基づいて負極性のビデオ信号Ｖｉｎ
−が出力される。
【００４９】次にスイッチング信号ＳＷがハイレベルの
場合、オアゲート７３の出力はハイレベル、アンドゲー
ト７４は信号を通過させる状態、ナンドゲート７５は信
号を反転して通過させる状態、ノアゲート７６の出力は
ロウレベルとなる。したがってＰｃｈトランジスタ７７
はオフ、Ｎｃｈトランジスタ７８はシフトレジスタ７１
の出力によって導通状態となる。またＰｃｈトランジス
タ７９はシフトレジスタ７２の出力によって導通状態と
なり、Ｎｃｈトランジスタ８０はオフとなる。その結
果、出力端子Ｓ１には、シフトレジスタ７１の出力に基
づいて、負極性のビデオ信号Ｖｉｎ−が出力され、一方
出力端子Ｓ２には、シフトレジスタ７２の出力に基づい
て、正極性のビデオ信号Ｖｉｎ＋が出力される。
【００５０】その結果、出力端子Ｓ１、Ｓ２には、スイ
ッチング信号ＳＷの切替に応じて正極性のビデオ信号Ｖ
ｉｎ＋と負極性のビデオ信号Ｖｉｎ−が交互に出力され
る。こうして液晶画素は交流駆動される。
【００５１】尚、各論理回路７３〜７６、８３、８４及
び各スイッチング素子７７〜８０は周知のＴＦＴ構造に
より作製することができる。さらにシフトレジスタ７
１、７２をＴＦＴ素子を用いて周知のフリップフロップ
回路の組み合わせにより得ることもできる。この場合、
実施例１と同様に、液晶容量を駆動する薄膜トランジス
タと同一工程にて、上記の素子を作製することができ、
回路の製造コストを低減することができる。
【００５２】図８は、Ｄ／Ａコンバータ周辺の詳細構成
を示す。ＤＡＣ（＋）１０１及びＤＡＣ（−）１０２
は、いわゆる電圧選択型Ｄ／Ａコンバータにより構成さ
れる。ＤＡＣ（＋）１０１及びＤＡＣ（−）１０２に
は、コントローラより表示データ（ＤＡＴＡ）が入力さ
れ、該データに応じてＤＡＣ１０１、１０２内部のアナ
ログスイッチＳＷ１〜ＳＷｎがスイッチングされる。各
アナログスイッチには、γ補正回路１０３から出力され
るアナログ信号線１１０が接続されており、その結果各
ＤＡＣから所望のアナログ信号Ｖｉｎ＋、Ｖｉｎ−が出
力される。
【００５３】コントローラから出力される表示データ
（ＤＡＴＡ）は、ＤＡＣ（＋）１０１及びＤＡＣ（−）
１０２のそれぞれに分配供給される。図示するように、
ＤＡＣ（＋）１０１の入力側にはコンデンサＣｑ１０３
が挿入され、いわゆるＡＣ結合を形成している。
【００５４】即ち、ＤＡＣ（＋）１０１には、図示する
ように動作電圧としてＶ３、Ｖ４が入力されており、一
方ＤＡＣ（−）１０２には、電圧Ｖ１、Ｖ２が入力され
ている。従って、ＤＡＣ（＋）１０１に含まれるアナロ
グスイッチとＤＡＣ（−）１０２に含まれるアナログス
イッチのしきい値電圧は互いに異なる値となる。
【００５５】このため、ＤＡＣ（＋）１０１の入力側に
配置されたコンデンサＣｑ１の一端にバイアス電圧を与
え、入力される表示データの電圧値をＤＡＣ（＋）１０
１に含まれるアナログスイッチのしきい値電圧にあわせ
て調整することにより、同一構成のＤ／Ａコンバータを
異なる動作電圧で動作させることができる。尚本実施例
においてはコンデンサＣｑにバイアス電圧を印加してい
るが、例えば正規の表示データの前にコンデンサＣｑを
充電するデータをキャパシタＣｑ１０３に入力すること
により、特別のバイアス電圧を与えることなくデータの
電圧値を調整することもできる。
【００５６】またγ補正回路１０３は、直列抵抗Ｒ１＋
〜Ｒｎ＋及びＲ１−〜Ｒｎ−によって構成される。液晶
材料は正負電圧に対する光学応答性が若干異なるため、
正極性の駆動電圧と負極性の駆動電圧でそれぞれγ補正
を行う必要がある。このため、正極性の電圧に対してγ
補正を行う回路Ｒ１＋〜Ｒｎ＋と負極性の電圧に対して
γ補正を行う回路Ｒ１−〜Ｒｎ−の中点を所定の電圧Ｖ
Ｍに固定し、この電圧ＶＭの値を調整することにより、
回路Ｒ１＋〜Ｒｎ＋の両端に印加される電圧と回路Ｒ１
−〜Ｒｎ−の両端に印加される電圧を決定する。
【００５７】図９は、図６に示す回路をカラー液晶ディ
スプレイに適用した例を示す。データ線Ｓ１〜Ｓ６に
は、順にＲ１（赤）、Ｇ１（緑）、Ｂ１（青）、Ｒ２
（赤）、Ｇ２（緑）、Ｂ２（青）…のアナログ信号が出
力される。信号線Ｓ１、Ｓ２、Ｓ５、Ｓ６を駆動するｐ
型ＴＦＴ７７、７９はそれぞれ共通にＤＡＣ（＋）１０
１の出力Ｖ１＋に接続され、信号線Ｓ１、Ｓ２、Ｓ５、
Ｓ６を駆動するｎ型ＴＦＴ７８、８０はそれぞれ共通に
ＤＡＣ（−）１０２の出力Ｖ１−に接続される。またデ
ータ線Ｓ３、Ｓ４を駆動するｐ型ＴＦＴ７７、７９は共
通にＤＡＣ（＋）１０１の出力Ｖ２＋に接続され、デー
タ線Ｓ３、Ｓ４を駆動するｎ型ＴＦＴ７８、８０は共通
にＤＡＣ（−）１０２の出力Ｖ２−に接続される。また
データ線Ｓ１〜Ｓ４を駆動するｐ型ＴＦＴ７７、７９及
びｎ型ＴＦＴ７８、８０のゲートは、それぞれ論理回路
７３〜７６を介して共通のシフトレジスタ７１に接続さ
れる。信号線Ｓ7 以降は、同様の回路構成が周期的に配
置され、データ線4 本を駆動するＴＦＴ群毎に共通にシ
フトレジスタの出力信号が与えられる。
【００５８】次にこの回路の動作を説明する。例えばデ
ータ線Ｓ１、Ｓ２を例にとると、図６の回路と同様に、
データ線Ｓ１を駆動するｐ型ＴＦＴ７７とデータ線Ｓ２
を駆動するｎ型ＴＦＴ８０には、論理回路７３及び７６
より共通のタイミングで制御信号が入力される。従って
同じタイミングで、データ線Ｓ１にはｐ型ＴＦＴ７７を
介してビデオ信号ラインＶ１＋の電圧が供給され、一方
データ線Ｓ２にはｎ型ＴＦＴ８０を介してビデオ信号ラ
インＶ１−の電圧が供給される。さらにデータ線Ｓ３を
駆動するｐ型ＴＦＴ７７及びデータ線Ｓ２を駆動するｎ
型ＴＦＴ８０にも共通のタイミングで制御信号が入力さ
れる。従って同じタイミングで、データ線Ｓ３にはｐ型
ＴＦＴ７７を介してビデオ信号ラインＶ２＋の電圧が供
給され、一方データ線Ｓ４にはｎ型ＴＦＴ８０を介して
ビデオ信号ラインＶ２−の電圧が供給される。
【００５９】図１０は、図９の回路を駆動するためにＤ
／ＡコンバータＤＡＣ（＋）１０１及びＤＡＣ（−）１
０２に入力される表示データ列を示す。即ち、あるフレ
ーム期間（第ｎフレーム）においては、ビデオ信号ライ
ンＶ１＋を駆動するデータ列として図１０（Ａ）に示す
ようにＲ１（データ線Ｓ１を駆動するアナログ電圧を発
生させるためのデータ）、Ｇ２（データ線Ｓ２を駆動す
るアナログ電圧を発生させるためのデータ、以下同
様）、…のデータ列がＤＡＣ（＋）１０１に入力され
る。またビデオ信号ラインＶ１−を駆動するデータとし
て、図１０（Ｂ）に示すようにＧ１、Ｂ２、…のデータ
列がＤＡＣ（−）１０２に入力される。一方ビデオ信号
ラインＶ２＋を駆動するデータとして図１０（Ｃ）に示
すようにＢ１、Ｒ３…のデータ列がＤＡＣ（＋）１０１
に入力される。またビデオ信号ラインＶ２−を駆動する
データとして、図１０（Ｂ）に示すようにＲ２、Ｇ３、
…のデータ列がＤＡＣ（−）１０２に入力される。
【００６０】このようなデータ列が入力される結果、例
えばビデオ信号ラインＶ１＋には第ｎフレームでＲ１、
Ｇ２に対応したアナログ信号が入力され、次のフレーム
ではＧ１、Ｂ２に対応したアナログ信号が入力される。
【００６１】次のフレーム期間（第ｎ＋１期間）には、
ビデオ信号ラインＶ１＋を駆動するデータ列として図１
０（Ｅ）に示すようにＧ１、Ｂ２、…のデータ列がＤＡ
Ｃ（＋）１０１に入力される。またビデオ信号ラインＶ
１−を駆動するデータとして、図１０（Ｆ）に示すよう
にＲ１、Ｇ２、…のデータ列がＤＡＣ（−）１０２に入
力される。一方ビデオ信号ラインＶ２＋を駆動するデー
タとして図１０（Ｇ）に示すようにＲ２、Ｇ３…のデー
タ列がＤＡＣ（＋）１０１に入力される。またビデオ信
号ラインＶ２−を駆動するデータとして、図１０（Ｈ）
に示すようにＢ１、Ｒ３、…のデータ列がＤＡＣ（−）
１０２に入力される。
【００６２】本実施例によれば、正極性のアナログ電圧
を伝達するビデオ信号ラインと負極性のアナログ電圧を
伝達するビデオ信号ラインを分離しているので、このビ
デオ信号ラインに付随する規制容量によって消費される
電力を低減することができ、またビデオ信号帯域を広げ
ることができる。また異なる色（例えばＲとＧ）を表示
するための信号でビデオ信号ラインを共用することがで
きるため、ビデオ信号ライン本数を減らすことができ、
回路規模を小さくすることができる。
【００６３】
【発明の効果】本発明によれば、ディスプレイを交流駆
動する際に駆動回路の消費電力を低減することができ
る。
【図面の簡単な説明】
【図１】本発明の実施例１における表示装置の回路図で
ある。
【図２】図１の構成に適用される第１増幅回路、第２増
幅回路、スイッチ回路の部分回路図である。
【図３】本発明の実施例２の表示装置の部分回路図であ
る。
【図４】本発明の実施例３の表示装置の部分回路図であ
る。
【図５】本発明の実施例４の表示装置の部分回路図であ
る。
【図６】本発明の実施例５の表示装置の部分回路図であ
る。
【図７】本発明の実施例６の表示装置の部分回路図であ
る。
【図８】図７の部分回路図である。
【図９】図７の回路をカラー表示装置に適用した回路図
である。
【図１０】図９の回路を駆動する表示データ列を示す。
【符号の説明】
１…ゲート線駆動回路 ２…データ線駆動回路 １２…ＴＦＴ ３４…Ｄ／Ａ変換回路 ３５…第一増幅回路 ３６…第二増幅回路

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 タイミング制御回路及び該タイミング制
    御回路から並列に出力される出力信号に基づきデジタル
    −アナログ変換を行う複数のＤ／Ａ変換回路と、前記Ｄ
    ／Ａ変換回路から出力されるアナログ信号を増幅する増
    幅器とを有する信号線駆動回路と、 基板上に形成され、前記信号線駆動回路から出力される
    アナログ信号が供給される複数の信号線と、複数の走査
    線と、これら走査線及び信号線の交点部分に配置された
    駆動用トランジスタを介して前記信号線と接続された画
    素電極を含み、画像表示を行うマトリクス表示部とを具
    備し、 隣接する前記増幅器は、互いに逆極性の電源ラインに接
    続され、隣接する一組の前記増幅器の一方は第一のスイ
    ッチング素子を介して第一の信号線に接続されるととも
    に第二のスイッチング素子を介して第二の信号線に接続
    され、他方の増幅器は第三のスイッチング素子を介して
    前記第一の信号線に接続されるとともに第四のスイッチ
    ング素子を介して前記第二の信号線に接続されることを
    特徴とする表示装置。
  2. 【請求項２】 前記第一及び第二のスイッチング素子は
    第一導電型トランジスタよりなり、前記第三及び第四の
    スイッチング素子は第二導電型トランジスタよりなるこ
    とを特徴とする請求項１記載の表示装置。
  3. 【請求項３】 第一の所定期間中には前記第一及び第四
    のスイッチング素子に対し該スイッチング素子を導通さ
    せる制御信号が入力され、前記第一の所定期間に隣接す
    る第二の所定期間中には前記第二及び第三のスイッチン
    グ素子に対し該スイッチング素子を導通させる制御信号
    が入力されることを特徴とする請求項２記載の表示装
    置。
  4. 【請求項４】 前記タイミング制御回路は、隣接する前
    記並列出力の出力順を切り換える切り換え手段を具備す
    ることを特徴とする請求項１記載の表示装置。
  5. 【請求項５】 前記信号線駆動回路は、前記Ｄ／Ａ変換
    回路にデータ信号を出力するデータ信号制御手段を有
    し、該データ信号制御手段は、出力するデータ信号を並
    べ換える切り換え手段を有することを特徴とする請求項
    １記載の表示装置。
  6. 【請求項６】 隣接する一組の前記信号線に供給された
    電圧を、該一組の信号線のそれぞれに接続される前記増
    幅器の出力電圧の中間電圧に設定する中間電圧発生手段
    を具備することを特徴とする請求項１記載の表示装置。
  7. 【請求項７】 前記中間電圧発生手段は、前記一組の信
    号線間に接続されたスイッチング素子であることを特徴
    とする請求項６記載の表示装置。
  8. 【請求項８】 前記信号線駆動回路の少なくとも一部
    は、前記駆動用トランジスタと同一工程中に前記基板上
    に形成されることを特徴とする請求項１記載の表示装
    置。
  9. 【請求項９】 正相の表示信号が供給される第一の共通
    配線と、負相の表示信号が供給される第二の共通配線
    と、前記第一の共通配線に接続された第一及び第二のス
    イッチング素子と、前記第二の共通配線に接続された第
    三及び第四のスイッチング素子と、前記第一及び第三の
    スイッチング素子に共通に接続された信号線と、前記第
    二及び第四のスイッチング素子に共通に接続された信号
    線と、前記信号線のそれぞれに駆動用トランジスタを介
    して接続された複数の画素電極を含み、画像表示を行う
    マトリクス表示部を具備し、 前記第一及び第三のスイッチング素子にはそれぞれ共通
    のタイミングで制御信号を入力する制御線が接続され、
    前記第二および第四のスイッチング素子にはそれぞれ共
    通のタイミングで制御信号を入力する制御線が接続され
    ていることを特徴とする表示装置。
  10. 【請求項１０】 前記第一及び第三のスイッチング素子
    は第一導電型トランジスタよりなり、前記第二及び第四
    のスイッチング素子は第二導電型トランジスタよりなる
    ことを特徴とする請求項９記載の表示装置。
  11. 【請求項１１】 前記共通配線には、異なる色信号が周
    期的に切り換えて入力されることを特徴とする請求項９
    記載の表示装置。
  12. 【請求項１２】 前記信号線駆動回路は、前記第一の共
    通配線を駆動する第一のＤ／Ａ変換回路と前記第二の共
    通配線を駆動する第二のＤ／Ａ変換回路を具備すること
    を特徴とする請求項８記載の表示装置。
  13. 【請求項１３】 前記第一及び第二のＤ／Ａ変換回路は
    同一回路構成の変換回路からなり、それぞれのＤ／Ａ変
    換回路には互いに異なる電源電圧が入力されることを特
    徴とする請求項１２記載の表示装置。
  14. 【請求項１４】 一方の前記Ｄ／Ａ変換回路には、外部
    よりＡＣ結合を介してデータ信号が入力されることを特
    徴とする請求項１３記載の表示装置。
  15. 【請求項１５】 前記信号線駆動回路は、前記第一のＤ
    ／Ａ変換回路のγ特性を補正する第一のγ補正手段と、
    前記第二のＤ／Ａ変換回路のγ特性を補正する第二のγ
    補正手段とを具備することを特徴とする請求項１２記載
    の表示装置。
  16. 【請求項１６】 隣接する一組の前記信号線に供給され
    た電圧を中間電圧に設定する中間電圧発生手段を具備す
    ることを特徴とする請求項９記載の表示装置。
  17. 【請求項１７】 前記中間電圧発生手段は、前記一組の
    信号線間に接続されたスイッチング素子であることを特
    徴とする請求項１４記載の表示装置。
  18. 【請求項１８】 前記信号線のうち所定本数分離間した
    一組の信号線のそれぞれに接続されたスイッチング素子
    には、共通のタイミングで制御信号が印加される制御線
    が接続されていることを特徴とする請求項９記載の表示
    装置。
  19. 【請求項１９】 前記信号線駆動回路の少なくとも一部
    は、前記駆動用トランジスタと同一工程中に前記基板上
    に形成されることを特徴とする請求項９記載の表示装
    置。
JP9186151A 1996-09-25 1997-07-11 表示装置 Pending JPH10153986A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9186151A JPH10153986A (ja) 1996-09-25 1997-07-11 表示装置
TW086113639A TW460734B (en) 1996-09-25 1997-09-19 Liquid crystal display
KR1019970049840A KR100270358B1 (ko) 1996-09-25 1997-09-25 어레이기판및액정표시장치
US08/938,333 US6049321A (en) 1996-09-25 1997-09-25 Liquid crystal display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-253547 1996-09-25
JP25354796 1996-09-25
JP9186151A JPH10153986A (ja) 1996-09-25 1997-07-11 表示装置

Publications (1)

Publication Number Publication Date
JPH10153986A true JPH10153986A (ja) 1998-06-09

Family

ID=26503574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9186151A Pending JPH10153986A (ja) 1996-09-25 1997-07-11 表示装置

Country Status (4)

Country Link
US (1) US6049321A (ja)
JP (1) JPH10153986A (ja)
KR (1) KR100270358B1 (ja)
TW (1) TW460734B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1074966A1 (en) 1999-08-05 2001-02-07 NTek Research Co., Ltd. Circuit and method for driving source of liquid crystal display
JP2002099260A (ja) * 2000-09-26 2002-04-05 Toshiba Corp 信号線駆動回路
US6452526B2 (en) * 1997-06-30 2002-09-17 Seiko Epson Corporation Video signal processing circuit, video display and electronic equipment both using the circuit, and method of adjusting output of digital-analog converters
JP2006178356A (ja) * 2004-12-24 2006-07-06 Nec Electronics Corp 表示装置の駆動回路
JP2007047728A (ja) * 2005-07-14 2007-02-22 Nec Electronics Corp 表示装置、データ線ドライバ、及び表示パネルの駆動方法
US7545305B2 (en) 2006-11-02 2009-06-09 Nec Electronics Corporation Data driver and display device
EP2075788A2 (en) 2007-12-28 2009-07-01 Sony Corporation Signal-line driving circuit, display device and electronic equipments
JP2012053478A (ja) * 2011-10-25 2012-03-15 Renesas Electronics Corp 液晶表示駆動装置
WO2012147701A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 表示装置
JP2012234181A (ja) * 2011-05-03 2012-11-29 Silicon Works Co Ltd 画像安定化のための液晶パネル駆動回路
US8525824B2 (en) 2004-05-27 2013-09-03 Renesas Electronics Corporation Liquid crystal display driver device and liquid crystal display system
US8823687B2 (en) 2009-11-30 2014-09-02 Sony Corporation Signal line drive circuit, display device and electronic apparatus

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993461B2 (ja) * 1997-04-28 1999-12-20 日本電気株式会社 液晶表示装置の駆動回路
US7304632B2 (en) * 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
WO1999012072A2 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. Power saving circuit and method for driving an active matrix display
JPH11167373A (ja) * 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
JPH11133926A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
TW559679B (en) * 1997-11-17 2003-11-01 Semiconductor Energy Lab Picture display device and method of driving the same
US6377235B1 (en) * 1997-11-28 2002-04-23 Seiko Epson Corporation Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
JP4181257B2 (ja) * 1998-01-21 2008-11-12 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
TW504598B (en) * 1998-03-26 2002-10-01 Toshiba Corp Flat display apparatus
JPH11305743A (ja) 1998-04-23 1999-11-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
US6304241B1 (en) * 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
US6940496B1 (en) * 1998-06-04 2005-09-06 Silicon, Image, Inc. Display module driving system and digital to analog converter for driving display
JP4043112B2 (ja) * 1998-09-21 2008-02-06 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置およびその駆動方法
JP3627536B2 (ja) * 1998-10-16 2005-03-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器
TW437095B (en) * 1998-10-16 2001-05-28 Seiko Epson Corp Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device
US6407732B1 (en) * 1998-12-21 2002-06-18 Rose Research, L.L.C. Low power drivers for liquid crystal display technologies
TW494374B (en) * 1999-02-05 2002-07-11 Hitachi Ltd Driving circuit of integrating-type liquid crystal display apparatus
JP3930992B2 (ja) * 1999-02-10 2007-06-13 株式会社日立製作所 液晶表示パネル用駆動回路及び液晶表示装置
US6670938B1 (en) * 1999-02-16 2003-12-30 Canon Kabushiki Kaisha Electronic circuit and liquid crystal display apparatus including same
JP2000310963A (ja) 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
US6400644B1 (en) * 1999-07-21 2002-06-04 Matsushita Electric Industrial Co., Ltd. Semiconductor control unit
GB9917677D0 (en) * 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
JP4806481B2 (ja) * 1999-08-19 2011-11-02 富士通セミコンダクター株式会社 Ｌｃｄパネル駆動回路
JP4061905B2 (ja) * 1999-10-18 2008-03-19 セイコーエプソン株式会社 表示装置
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
US6384817B1 (en) * 1999-12-21 2002-05-07 Philips Electronics North America Corporation Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
JP3659103B2 (ja) * 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
US20010045943A1 (en) * 2000-02-18 2001-11-29 Prache Olivier F. Display method and system
TW583431B (en) * 2000-02-22 2004-04-11 Toshiba Corp Liquid crystal display device
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
US6496173B1 (en) * 2000-03-29 2002-12-17 Koninklijke Philips Electronics N.V. RLCD transconductance sample and hold column buffer
US6466189B1 (en) * 2000-03-29 2002-10-15 Koninklijke Philips Electronics N.V. Digitally controlled current integrator for reflective liquid crystal displays
US20010030511A1 (en) 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
JP4183222B2 (ja) * 2000-06-02 2008-11-19 日本電気株式会社 携帯電話機の省電力駆動方法
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP4190706B2 (ja) * 2000-07-03 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
TW536827B (en) * 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
JP4472155B2 (ja) * 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ
JP2004527783A (ja) * 2000-12-20 2004-09-09 イルジン ダイアモンド カンパニー リミテッド デジタルライトバルブアドレス方法及び装置、並びにこれを導入したライトバルブ
KR100379535B1 (ko) * 2001-01-06 2003-04-10 주식회사 하이닉스반도체 액정 표시 장치의 구동 회로
JP2002236542A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 信号検出装置
US6630921B2 (en) * 2001-03-20 2003-10-07 Koninklijke Philips Electronics N.V. Column driving circuit and method for driving pixels in a column row matrix
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method
TW526465B (en) * 2001-04-27 2003-04-01 Toshiba Corp Display apparatus, digital/analog converting circuit and digital/analog converting method
JP2002350808A (ja) * 2001-05-24 2002-12-04 Sanyo Electric Co Ltd 駆動回路および表示装置
JP4803902B2 (ja) * 2001-05-25 2011-10-26 株式会社 日立ディスプレイズ 表示装置
TW540020B (en) * 2001-06-06 2003-07-01 Semiconductor Energy Lab Image display device and driving method thereof
JP2003022054A (ja) * 2001-07-06 2003-01-24 Sharp Corp 画像表示装置
US20030085855A1 (en) * 2001-07-17 2003-05-08 Kabushiki Kaisha Toshiba Array substrate, method of inspecting array substrate, and liquid crystal display
TWI267818B (en) * 2001-09-05 2006-12-01 Elantec Semiconductor Inc A method and apparatus to generate reference voltages for flat panel displays
US6801179B2 (en) * 2001-09-06 2004-10-05 Koninklijke Philips Electronics N.V. Liquid crystal display device having inversion flicker compensation
CN100410786C (zh) * 2001-10-03 2008-08-13 夏普株式会社 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路
US7006072B2 (en) 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
US7006071B2 (en) * 2001-12-25 2006-02-28 Himax Technologies, Inc. Driving device
KR100778845B1 (ko) * 2001-12-29 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法
JP3820379B2 (ja) * 2002-03-13 2006-09-13 松下電器産業株式会社 液晶駆動装置
JP2004046066A (ja) * 2002-05-17 2004-02-12 Sharp Corp 信号出力装置および表示装置
US6664907B1 (en) * 2002-06-14 2003-12-16 Dell Products L.P. Information handling system with self-calibrating digital-to-analog converter
JP2004061624A (ja) * 2002-07-25 2004-02-26 Sanyo Electric Co Ltd 表示装置
US7193593B2 (en) * 2002-09-02 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving a liquid crystal display device
JP2004094058A (ja) * 2002-09-02 2004-03-25 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法
KR20040022692A (ko) * 2002-09-09 2004-03-16 주식회사 엘리아테크 유기 전계 발광 표시패널의 데이터 구동회로의 데이터신호 선택장치
TWI224300B (en) * 2003-03-07 2004-11-21 Au Optronics Corp Data driver and related method used in a display device for saving space
CN100530304C (zh) * 2003-05-16 2009-08-19 东芝松下显示技术有限公司 有源矩阵显示设备和数模转换器
KR100965824B1 (ko) * 2003-06-05 2010-06-24 삼성전자주식회사 액정 표시 장치 및 구동 방법
KR100530659B1 (ko) * 2003-11-21 2005-11-22 리디스 테크놀로지 인코포레이티드 유기 전계 발광 디스플레이 픽셀 구동회로
US7586474B2 (en) * 2003-12-11 2009-09-08 Lg Display Co., Ltd. Liquid crystal display and method of driving the same
KR100598740B1 (ko) 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시장치
NL1027799C2 (nl) * 2003-12-17 2008-01-08 Samsung Electronics Co Ltd Werkwijzen en systemen voor het aansturen van een weergavepaneel met gedeeld buffer.
CN100385478C (zh) * 2003-12-27 2008-04-30 Lg.菲利浦Lcd株式会社 包括移位寄存器的驱动电路以及使用其的平板显示器件
JP4759925B2 (ja) * 2004-03-19 2011-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
JP2005345770A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 液晶パネル駆動方法，及び液晶表示装置
US8194006B2 (en) 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
JP4744851B2 (ja) * 2004-11-12 2011-08-10 ルネサスエレクトロニクス株式会社 駆動回路及び表示装置
KR100604918B1 (ko) * 2004-11-15 2006-07-28 삼성전자주식회사 디지털 전하 공유 제어를 위한 평판 표시 장치의 구동방법 및 소스 드라이버
US20060119557A1 (en) * 2004-12-03 2006-06-08 Toppoly Optoelectronics Corporation System and method for driving an LCD
KR100611509B1 (ko) * 2004-12-10 2006-08-11 삼성전자주식회사 액정표시장치의 소스 구동회로 및 소스구동 방법
JP4385967B2 (ja) * 2005-02-22 2009-12-16 セイコーエプソン株式会社 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器
KR20060096857A (ko) * 2005-03-04 2006-09-13 삼성전자주식회사 표시 장치 및 그 구동 방법
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
JP2006337961A (ja) * 2005-06-06 2006-12-14 Nec Electronics Corp 液晶パネルの駆動回路、表示装置及び液晶パネルの駆動方法
JP4850452B2 (ja) * 2005-08-08 2012-01-11 株式会社 日立ディスプレイズ 画像表示装置
US7834868B2 (en) * 2006-02-01 2010-11-16 Tpo Displays Corp. Systems for displaying images and control methods thereof
US7782278B2 (en) * 2006-12-14 2010-08-24 Himax Technologies Limited Intra-pixel convolution for AMOLED
JP4375410B2 (ja) * 2007-02-15 2009-12-02 船井電機株式会社 表示装置および表示駆動回路
JP2008224798A (ja) * 2007-03-09 2008-09-25 Renesas Technology Corp 表示用駆動回路
JP2009145874A (ja) * 2007-12-11 2009-07-02 Lg Display Co Ltd 液晶表示装置
US20100259523A1 (en) * 2009-04-09 2010-10-14 Himax Technologies Limited Source driver
US7982520B2 (en) * 2009-12-18 2011-07-19 Advantest Corporation Signal generating apparatus and test apparatus
JP5374356B2 (ja) * 2009-12-28 2013-12-25 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
JP2012256012A (ja) 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
KR101901869B1 (ko) * 2011-11-10 2018-09-28 삼성전자주식회사 Ｅｓｄ 보호 기능을 강화한 디스플레이 구동 장치 및 디스플레이 시스템
KR101524003B1 (ko) * 2012-04-02 2015-05-29 주식회사 동부하이텍 액정 표시 장치의 도트 반전 제어 장치
TWI459342B (zh) * 2012-06-08 2014-11-01 Raydium Semiconductor Corp 驅動電路、驅動方法及儲存方法
CN104485063B (zh) * 2014-12-31 2016-08-17 深圳市华星光电技术有限公司 显示面板及其驱动电路
CN111954901B (zh) * 2018-04-24 2023-05-05 惠普发展公司，有限责任合伙企业 包括用于选择列像素数据的开关的显示设备
US10943556B2 (en) * 2019-06-26 2021-03-09 Novatek Microelectronics Corp. Data driver and driving method for driving display panel

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892444B2 (ja) * 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
JPH07225368A (ja) * 1993-12-17 1995-08-22 Citizen Watch Co Ltd 液晶表示装置の駆動方法
TW277129B (ja) * 1993-12-24 1996-06-01 Sharp Kk

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452526B2 (en) * 1997-06-30 2002-09-17 Seiko Epson Corporation Video signal processing circuit, video display and electronic equipment both using the circuit, and method of adjusting output of digital-analog converters
EP1074966B1 (en) * 1999-08-05 2014-10-01 Samsung Electronics Co., Ltd. Circuit and method for driving source lines in a liquid crystal display
EP1074966A1 (en) 1999-08-05 2001-02-07 NTek Research Co., Ltd. Circuit and method for driving source of liquid crystal display
JP2002099260A (ja) * 2000-09-26 2002-04-05 Toshiba Corp 信号線駆動回路
US8525824B2 (en) 2004-05-27 2013-09-03 Renesas Electronics Corporation Liquid crystal display driver device and liquid crystal display system
JP2006178356A (ja) * 2004-12-24 2006-07-06 Nec Electronics Corp 表示装置の駆動回路
JP2007047728A (ja) * 2005-07-14 2007-02-22 Nec Electronics Corp 表示装置、データ線ドライバ、及び表示パネルの駆動方法
US7956854B2 (en) 2005-07-14 2011-06-07 Renesas Electronics Corporation Display apparatus, data line driver, and display panel driving method
US7545305B2 (en) 2006-11-02 2009-06-09 Nec Electronics Corporation Data driver and display device
EP2075788A2 (en) 2007-12-28 2009-07-01 Sony Corporation Signal-line driving circuit, display device and electronic equipments
US9275596B2 (en) 2007-12-28 2016-03-01 Sony Corporation Signal-line driving circuit, display device and electronic equipments
US8823687B2 (en) 2009-11-30 2014-09-02 Sony Corporation Signal line drive circuit, display device and electronic apparatus
WO2012147701A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 表示装置
US9423637B2 (en) 2011-04-28 2016-08-23 Sharp Kabushiki Kaisha Display device including data signal line drive circuit
JP2012234181A (ja) * 2011-05-03 2012-11-29 Silicon Works Co Ltd 画像安定化のための液晶パネル駆動回路
JP2012053478A (ja) * 2011-10-25 2012-03-15 Renesas Electronics Corp 液晶表示駆動装置

Also Published As

Publication number Publication date
US6049321A (en) 2000-04-11
KR19980025129A (ko) 1998-07-06
TW460734B (en) 2001-10-21
KR100270358B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
JPH10153986A (ja) 表示装置
JP4847702B2 (ja) 表示装置の駆動回路
US6331846B1 (en) Differential amplifier, operational amplifier employing the same, and liquid crystal driving circuit incorporating the operational amplifier
EP0275140B1 (en) Method and circuit for scanning capacitive loads
EP1202245B1 (en) Dot-inversion data driver for liquid-crystal display device with reduced power consumption
JP4744851B2 (ja) 駆動回路及び表示装置
US20030090614A1 (en) Liquid crystal display
KR20060107359A (ko) 액정표시 구동용 반도체집적회로
JPH06214214A (ja) 能動マトリックス表示装置
JP2003228339A (ja) 液晶表示装置およびその駆動方法
JP2005141169A (ja) 液晶表示装置及びその駆動方法
JP2001134245A (ja) 液晶表示装置
US7327339B2 (en) Image display apparatus and driving method thereof
KR20000057986A (ko) 액정표시패널용 구동회로 및 액정표시장치
JPH10260661A (ja) 表示装置の駆動回路
CN101320962B (zh) 放大电路、数字模拟变换电路及显示装置
US7173593B2 (en) Memory circuit, display circuit, and display device
JPH08137443A (ja) 画像表示装置
JP2714161B2 (ja) 液晶ディスプレイ装置
JP3661324B2 (ja) 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
US7675499B2 (en) Display device
WO2001011598A1 (fr) Dispositif d'affichage plat
CN101783123A (zh) 显示装置和驱动器
JPH1164825A (ja) 表示装置
JP4585683B2 (ja) 表示駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040705

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003