JPH09246416A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09246416A JPH09246416A JP8051638A JP5163896A JPH09246416A JP H09246416 A JPH09246416 A JP H09246416A JP 8051638 A JP8051638 A JP 8051638A JP 5163896 A JP5163896 A JP 5163896A JP H09246416 A JPH09246416 A JP H09246416A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- external connection
- film
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 238000007747 plating Methods 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 230000006872 improvement Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 54
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 239000011889 copper foil Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 17
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 230000017525 heat dissipation Effects 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップと略同サイズに形成した半導体
装置の熱放散性を向上させ、半導体装置の信頼性を高め
るとともに、発熱量の大きな半導体チップの搭載を可能
にする。 【解決手段】 半導体チップの電極端子8が形成された
面の内側領域に、一端が外部接続端子14に接続され、
他端が前記電極端子8と電気的に接続される配線パター
ン18が絶縁性フィルム17に支持されて形成された配
線パターンフィルムが前記電極端子8を露出して接着さ
れ、前記配線パターン18と前記電極端子8とが電気的
に接続されて成る半導体装置において、前記配線パター
ンフィルムの前記外部接続端子14が設けられた領域の
内側領域に前記絶縁性フィルム17に支持された導体層
32が設けられ、該導体層32に接続されて金属バンプ
30が設けられたことを特徴とする。
装置の熱放散性を向上させ、半導体装置の信頼性を高め
るとともに、発熱量の大きな半導体チップの搭載を可能
にする。 【解決手段】 半導体チップの電極端子8が形成された
面の内側領域に、一端が外部接続端子14に接続され、
他端が前記電極端子8と電気的に接続される配線パター
ン18が絶縁性フィルム17に支持されて形成された配
線パターンフィルムが前記電極端子8を露出して接着さ
れ、前記配線パターン18と前記電極端子8とが電気的
に接続されて成る半導体装置において、前記配線パター
ンフィルムの前記外部接続端子14が設けられた領域の
内側領域に前記絶縁性フィルム17に支持された導体層
32が設けられ、該導体層32に接続されて金属バンプ
30が設けられたことを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は半導体チップと略同
サイズに形成した半導体装置に関する。
サイズに形成した半導体装置に関する。
【0002】
【従来の技術】半導体チップを封止して形成する半導体
装置には、半導体チップと略同サイズに形成した製品が
ある。図9、10はこのような半導体装置(Chip Size
Package)の従来例を示す。図9は半導体装置を実装面側
から見た平面図、図10は半導体チップ上での外部接続
端子の支持構造等を示す断面図である。なお、この従来
例で示す半導体装置は半導体チップ10の周側面に保護
用の金属リング12を装着した製品である。
装置には、半導体チップと略同サイズに形成した製品が
ある。図9、10はこのような半導体装置(Chip Size
Package)の従来例を示す。図9は半導体装置を実装面側
から見た平面図、図10は半導体チップ上での外部接続
端子の支持構造等を示す断面図である。なお、この従来
例で示す半導体装置は半導体チップ10の周側面に保護
用の金属リング12を装着した製品である。
【0003】半導体チップ10の面上には電極端子8が
形成されており、これらの電極端子8と電気的に接続し
て外部接続端子14が設けられている。図9に示す従来
例では外部接続端子14は半導体装置の実装面の周縁部
に配置されている。
形成されており、これらの電極端子8と電気的に接続し
て外部接続端子14が設けられている。図9に示す従来
例では外部接続端子14は半導体装置の実装面の周縁部
に配置されている。
【0004】外部接続端子14は接着層15を介して半
導体チップ10上に接着した配線パターンフィルム16
に支持される。配線パターンフィルム16は絶縁性フィ
ルム17の片面上に所定の配線パターン18を形成し、
配線パターン18の一端に外部接続端子14を接合して
形成される。19は配線パターンフィルム16の外面を
保護するソルダレジストである。配線パターン18の他
端側は絶縁性フィルム17の周縁から延出するリード2
0として形成され、リード20は表面電極8にボンディ
ングされる。これによって、電極端子8と外部接続端子
14とが電気的に接続される。リード20をボンディン
グした後、樹脂材15aを塗布しリード20のボンディ
ング部を封止する。こうして、図9に示すような、配線
パターンフィルム16の外面に外部接続端子14が配置
された半導体装置が得られる。樹脂材15aは半導体チ
ップ10と保護用の金属リング12との間に充填されて
いる。
導体チップ10上に接着した配線パターンフィルム16
に支持される。配線パターンフィルム16は絶縁性フィ
ルム17の片面上に所定の配線パターン18を形成し、
配線パターン18の一端に外部接続端子14を接合して
形成される。19は配線パターンフィルム16の外面を
保護するソルダレジストである。配線パターン18の他
端側は絶縁性フィルム17の周縁から延出するリード2
0として形成され、リード20は表面電極8にボンディ
ングされる。これによって、電極端子8と外部接続端子
14とが電気的に接続される。リード20をボンディン
グした後、樹脂材15aを塗布しリード20のボンディ
ング部を封止する。こうして、図9に示すような、配線
パターンフィルム16の外面に外部接続端子14が配置
された半導体装置が得られる。樹脂材15aは半導体チ
ップ10と保護用の金属リング12との間に充填されて
いる。
【0005】上述した半導体装置では外部接続端子14
と半導体チップ10の電極端子8とを電気的に接続する
ため、配線パターンフィルム16の絶縁性フィルム17
の縁部からリード6を延出させ、リード端部を電極端子
8にボンディングしているが、図11に示すようにワイ
ヤボンディング法によって外部接続端子14と電極端子
8とを電気的に接続することも可能である。この場合に
は、リード他端側を絶縁性フィルムの周縁から延出させ
る必要はない。図11で22は絶縁性フィルム17の縁
部に設けたワイヤボンディング用のパッド部である。パ
ッド部22は配線パターン18を介して外部接続端子1
4と電気的に接続し、パッド部22と電極端子8との間
をワイヤ24によって接続することにより電極端子8と
外部端子14とが電気的に接続される。
と半導体チップ10の電極端子8とを電気的に接続する
ため、配線パターンフィルム16の絶縁性フィルム17
の縁部からリード6を延出させ、リード端部を電極端子
8にボンディングしているが、図11に示すようにワイ
ヤボンディング法によって外部接続端子14と電極端子
8とを電気的に接続することも可能である。この場合に
は、リード他端側を絶縁性フィルムの周縁から延出させ
る必要はない。図11で22は絶縁性フィルム17の縁
部に設けたワイヤボンディング用のパッド部である。パ
ッド部22は配線パターン18を介して外部接続端子1
4と電気的に接続し、パッド部22と電極端子8との間
をワイヤ24によって接続することにより電極端子8と
外部端子14とが電気的に接続される。
【0006】
【発明が解決しようとする課題】ところで、上記のよう
な半導体チップ10と略同サイズの半導体装置を実装し
た際の問題として、これらの半導体装置がきわめて小型
であることから、その表面積が小さく、実装時における
半導体装置からの熱放散が十分でないことにより発熱量
の大きな半導体チップの搭載に適さないという問題があ
った。
な半導体チップ10と略同サイズの半導体装置を実装し
た際の問題として、これらの半導体装置がきわめて小型
であることから、その表面積が小さく、実装時における
半導体装置からの熱放散が十分でないことにより発熱量
の大きな半導体チップの搭載に適さないという問題があ
った。
【0007】上記の半導体装置を実装基板に実装した際
の半導体装置からの熱の放散は、外部接続端子14を介
して実装基板側に放散される系統と、半導体装置の外面
から放散される系統がある。しかしながら、従来の半導
体装置に配置されている外部接続端子14は実装面の周
縁部に配置されているのみであり、外部接続端子14を
介しての熱放散が十分とはいえない。また、半導体装置
の本体からの熱放散を高めるため半導体装置の外面に放
熱フィンを取り付けることも可能であるが、放熱フィン
を設けると半導体装置の小型化が阻害されるという問題
がある。
の半導体装置からの熱の放散は、外部接続端子14を介
して実装基板側に放散される系統と、半導体装置の外面
から放散される系統がある。しかしながら、従来の半導
体装置に配置されている外部接続端子14は実装面の周
縁部に配置されているのみであり、外部接続端子14を
介しての熱放散が十分とはいえない。また、半導体装置
の本体からの熱放散を高めるため半導体装置の外面に放
熱フィンを取り付けることも可能であるが、放熱フィン
を設けると半導体装置の小型化が阻害されるという問題
がある。
【0008】本発明はこのように、半導体チップと略同
サイズに形成された半導体装置において問題とされてい
る熱放散についての問題を解消すべくなされたもので、
半導体装置の熱放散性を改善することによって半導体装
置の信頼性を高めるとともに、発熱量の大きな半導体チ
ップの搭載を可能にしてさらに取り扱いやすい半導体装
置を提供することを目的とするものである。
サイズに形成された半導体装置において問題とされてい
る熱放散についての問題を解消すべくなされたもので、
半導体装置の熱放散性を改善することによって半導体装
置の信頼性を高めるとともに、発熱量の大きな半導体チ
ップの搭載を可能にしてさらに取り扱いやすい半導体装
置を提供することを目的とするものである。
【0009】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体チップの
電極端子が形成された面の内側領域に、一端が外部接続
端子に接続され、他端が前記電極端子と電気的に接続さ
れる配線パターンが絶縁性フィルムに支持されて形成さ
れた配線パターンフィルムが前記電極端子を露出して接
着され、前記配線パターンと前記電極端子とが電気的に
接続されて成る半導体装置において、前記配線パターン
フィルムの前記外部接続端子が設けられた領域の内側領
域に前記絶縁性フィルムに支持された導体層が設けら
れ、該導体層に接続されて金属バンプが設けられたこと
を特徴とする。また、前記導体層が、前記金属バンプが
形成された領域にわたって一面に形成されたことを特徴
とする。また、前記配線パターンフィルムは前記外部接
続端子および金属バンプを除き前記配線パターンおよび
前記導体層の外面が絶縁層によって被覆されたことを特
徴とする。また、前記外部接続端子および金属バンプ
は、前記絶縁層に設けた前記配線パターンおよび導体層
にまで通じる接合孔部分に形成されたはんだボールであ
ることを特徴とする。また、前記配線パターンフィルム
は、絶縁性フィルムを外面として半導体チップに接着さ
れ、前記絶縁性フィルムに設けた前記配線パターンおよ
び導体層にまで通じる接続孔にめっき金属が盛り上げら
れて前記外部接続端子および金属バンプが形成されたこ
とを特徴とする。また、前記配線パターンフィルムの配
線パターンが絶縁性フィルムの縁部から延出して形成さ
れたリードと、半導体チップの電極端子とが直接ボンデ
ィングされて接合されたことを特徴とする。また、前記
配線パターンフィルムに形成された配線パターンと前記
半導体チップの電極端子とがワイヤボンディングによっ
て接続されたことを特徴とする。
するため次の構成を備える。すなわち、半導体チップの
電極端子が形成された面の内側領域に、一端が外部接続
端子に接続され、他端が前記電極端子と電気的に接続さ
れる配線パターンが絶縁性フィルムに支持されて形成さ
れた配線パターンフィルムが前記電極端子を露出して接
着され、前記配線パターンと前記電極端子とが電気的に
接続されて成る半導体装置において、前記配線パターン
フィルムの前記外部接続端子が設けられた領域の内側領
域に前記絶縁性フィルムに支持された導体層が設けら
れ、該導体層に接続されて金属バンプが設けられたこと
を特徴とする。また、前記導体層が、前記金属バンプが
形成された領域にわたって一面に形成されたことを特徴
とする。また、前記配線パターンフィルムは前記外部接
続端子および金属バンプを除き前記配線パターンおよび
前記導体層の外面が絶縁層によって被覆されたことを特
徴とする。また、前記外部接続端子および金属バンプ
は、前記絶縁層に設けた前記配線パターンおよび導体層
にまで通じる接合孔部分に形成されたはんだボールであ
ることを特徴とする。また、前記配線パターンフィルム
は、絶縁性フィルムを外面として半導体チップに接着さ
れ、前記絶縁性フィルムに設けた前記配線パターンおよ
び導体層にまで通じる接続孔にめっき金属が盛り上げら
れて前記外部接続端子および金属バンプが形成されたこ
とを特徴とする。また、前記配線パターンフィルムの配
線パターンが絶縁性フィルムの縁部から延出して形成さ
れたリードと、半導体チップの電極端子とが直接ボンデ
ィングされて接合されたことを特徴とする。また、前記
配線パターンフィルムに形成された配線パターンと前記
半導体チップの電極端子とがワイヤボンディングによっ
て接続されたことを特徴とする。
【0010】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図1は本発明に係る半導体装置の一実
施形態について、半導体装置を実装面側から見た平面図
である。本実施形態の半導体装置は実装面の周縁部に半
導体素子10の電極端子8と電気的に接続される外部接
続端子14を配置するとともに、これらの外部接続端子
14を配置した領域の内側に熱放散用の金属バンプ30
を配置することを特徴とする。図1でA部分がこの金属
バンプ30を配置した領域である。金属バンプ30は実
装基板に半導体装置を実装した際に、実装基板側に有効
に熱を放散させる目的で設けるものである。したがっ
て、金属バンプ30は外部接続端子14のように半導体
チップ10の電極端子8と電気的に接続する必要はな
い。
ついて説明する。図1は本発明に係る半導体装置の一実
施形態について、半導体装置を実装面側から見た平面図
である。本実施形態の半導体装置は実装面の周縁部に半
導体素子10の電極端子8と電気的に接続される外部接
続端子14を配置するとともに、これらの外部接続端子
14を配置した領域の内側に熱放散用の金属バンプ30
を配置することを特徴とする。図1でA部分がこの金属
バンプ30を配置した領域である。金属バンプ30は実
装基板に半導体装置を実装した際に、実装基板側に有効
に熱を放散させる目的で設けるものである。したがっ
て、金属バンプ30は外部接続端子14のように半導体
チップ10の電極端子8と電気的に接続する必要はな
い。
【0011】図2に本実施形態の半導体装置を実装基板
26に実装した状態の断面図を示す。半導体装置は半導
体チップ10の電極端子8を形成した面に接着層15を
介して配線パターンフィルム16を接着し、絶縁性フィ
ルム17の縁部から延出したリード20を電極端子8に
ボンディングして成る。外部接続端子14は配線パター
ン18およびリード20を介して電極端子8に電気的に
接続される。これら配線パターンフィルム16の基本的
な構成は従来例と同様である。
26に実装した状態の断面図を示す。半導体装置は半導
体チップ10の電極端子8を形成した面に接着層15を
介して配線パターンフィルム16を接着し、絶縁性フィ
ルム17の縁部から延出したリード20を電極端子8に
ボンディングして成る。外部接続端子14は配線パター
ン18およびリード20を介して電極端子8に電気的に
接続される。これら配線パターンフィルム16の基本的
な構成は従来例と同様である。
【0012】前述したように、外部接続端子14を配置
した内側の領域には、金属バンプ30を形成するが、こ
れらの金属バンプ30は絶縁性フィルム17によって支
持された導体層32に接合して設けられる。本実施形態
では金属バンプ30を形成した領域の全体にわたって導
体層32を一面に形成し、この面形成した導体層32に
金属バンプ30を接合している。このように導体層32
を面形成しているのは、半導体チップ10からの熱を効
果的に金属バンプ30に伝導させ、金属バンプ30を介
して効率的な熱放散を可能にするためである。なお、金
属バンプ30を接合する導体層32を一体に面形成せ
ず、各金属バンプ30ごとあるいは複数の金属バンプ3
0ごとに島状に形成することも可能である。
した内側の領域には、金属バンプ30を形成するが、こ
れらの金属バンプ30は絶縁性フィルム17によって支
持された導体層32に接合して設けられる。本実施形態
では金属バンプ30を形成した領域の全体にわたって導
体層32を一面に形成し、この面形成した導体層32に
金属バンプ30を接合している。このように導体層32
を面形成しているのは、半導体チップ10からの熱を効
果的に金属バンプ30に伝導させ、金属バンプ30を介
して効率的な熱放散を可能にするためである。なお、金
属バンプ30を接合する導体層32を一体に面形成せ
ず、各金属バンプ30ごとあるいは複数の金属バンプ3
0ごとに島状に形成することも可能である。
【0013】実装基板26には半導体装置の外部接続端
子14と金属バンプ30の配置位置に対応して接続パッ
ド28を形成し、外部接続端子14および金属バンプ3
0を実装基板の接続パッド28に接合することによって
実装する。図示例の実装基板26は基板内に放熱板を兼
ねる接地層27を2層に形成したものである。金属バン
プ30を接続する接続パッド28は接地層27と実装基
板内部に設けた内層接続ビア29により接続する。ま
た、金属層に接地層、電源層としての作用をもたせ、金
属バンプ30に接地用外部接続端子または電源用外部接
続端子としての作用をもたせてもよい。
子14と金属バンプ30の配置位置に対応して接続パッ
ド28を形成し、外部接続端子14および金属バンプ3
0を実装基板の接続パッド28に接合することによって
実装する。図示例の実装基板26は基板内に放熱板を兼
ねる接地層27を2層に形成したものである。金属バン
プ30を接続する接続パッド28は接地層27と実装基
板内部に設けた内層接続ビア29により接続する。ま
た、金属層に接地層、電源層としての作用をもたせ、金
属バンプ30に接地用外部接続端子または電源用外部接
続端子としての作用をもたせてもよい。
【0014】図3は本実施形態の半導体装置についての
熱放散性の効果を測定した結果を示す。この測定では接
地層を2層設けた実装基板を使用し、半導体装置として
は上記実施形態で示した半導体チップ10の周側面に金
属リング12を装着したものを使用した。図3でグラフ
aは金属バンプ30を設けた本実施形態の半導体装置を
搭載した場合、グラフbは金属バンプ30を設けていな
い従来の半導体装置を搭載した場合についての測定結果
である。
熱放散性の効果を測定した結果を示す。この測定では接
地層を2層設けた実装基板を使用し、半導体装置として
は上記実施形態で示した半導体チップ10の周側面に金
属リング12を装着したものを使用した。図3でグラフ
aは金属バンプ30を設けた本実施形態の半導体装置を
搭載した場合、グラフbは金属バンプ30を設けていな
い従来の半導体装置を搭載した場合についての測定結果
である。
【0015】この測定結果は、金属バンプ30を設けた
ことによって、熱抵抗が改善されたことを示す。本実施
形態の半導体装置はきわめて小型であるため、熱抵抗の
改善はそれほど顕著ではないが、一定程度改善を見込む
ことができる。
ことによって、熱抵抗が改善されたことを示す。本実施
形態の半導体装置はきわめて小型であるため、熱抵抗の
改善はそれほど顕著ではないが、一定程度改善を見込む
ことができる。
【0016】本実施形態の半導体装置は外部接続端子1
4および金属バンプ30を設けた配線パターンフィルム
16を接着層15により半導体チップ10に接着して形
成する。以下では、この金属バンプ30を有する配線パ
ターンフィルム16の製法について説明する。
4および金属バンプ30を設けた配線パターンフィルム
16を接着層15により半導体チップ10に接着して形
成する。以下では、この金属バンプ30を有する配線パ
ターンフィルム16の製法について説明する。
【0017】図4は配線パターン18およびリード20
を構成する導体の主要な構成部分に銅を使用する配線パ
ターンフィルム16の製造工程を示す。図4(a) は配線
パターンフィルム16の支持体として用いるポリイミド
フィルム等の絶縁性フィルム40を示す。この絶縁性フ
ィルム40は片面に接着剤を被着したフィルムで、ま
ず、これにパンチングを施して窓42をあけた後、絶縁
性フィルム40の片面に銅箔44を接着する(図4(b)
)。窓42は半導体チップ10の電極端子8に接合す
るリード20を形成する部分で、半導体チップ10に絶
縁性フィルムを接着した状態で電極端子8の上方を開口
する位置に設ける。
を構成する導体の主要な構成部分に銅を使用する配線パ
ターンフィルム16の製造工程を示す。図4(a) は配線
パターンフィルム16の支持体として用いるポリイミド
フィルム等の絶縁性フィルム40を示す。この絶縁性フ
ィルム40は片面に接着剤を被着したフィルムで、ま
ず、これにパンチングを施して窓42をあけた後、絶縁
性フィルム40の片面に銅箔44を接着する(図4(b)
)。窓42は半導体チップ10の電極端子8に接合す
るリード20を形成する部分で、半導体チップ10に絶
縁性フィルムを接着した状態で電極端子8の上方を開口
する位置に設ける。
【0018】次いで、銅箔44をエッチングし、配線パ
ターン18、リード20、導体層32等を形成する。こ
れらの配線パターン18、導体層32等を形成する方法
は、いわゆるフォトリソグラフィ法による。すなわち、
銅箔44の表面にレジスト45を塗布し、パターニング
して銅箔44を除去する部分のみ露出させたレジストパ
ターンを形成し、このレジストパターンをマスクとして
銅箔44をエッチングすることによって形成する(図4
(c) )。
ターン18、リード20、導体層32等を形成する。こ
れらの配線パターン18、導体層32等を形成する方法
は、いわゆるフォトリソグラフィ法による。すなわち、
銅箔44の表面にレジスト45を塗布し、パターニング
して銅箔44を除去する部分のみ露出させたレジストパ
ターンを形成し、このレジストパターンをマスクとして
銅箔44をエッチングすることによって形成する(図4
(c) )。
【0019】銅箔44をエッチングした後、レジスト4
5を除去する(図4(d) )。これにより、絶縁性フィル
ム40上に配線パターン18、配線パターンの一端に外
部接続端子14を接合するためのランド18a、配線パ
ターンの他端が窓42に延出して形成されたリード2
0、導体層32が形成される。リード6は図のように、
窓42の部分で絶縁性フィルム40にかけ渡すようにし
て支持される。
5を除去する(図4(d) )。これにより、絶縁性フィル
ム40上に配線パターン18、配線パターンの一端に外
部接続端子14を接合するためのランド18a、配線パ
ターンの他端が窓42に延出して形成されたリード2
0、導体層32が形成される。リード6は図のように、
窓42の部分で絶縁性フィルム40にかけ渡すようにし
て支持される。
【0020】次に、配線パターン18および導体層32
を設けた絶縁性フィルム40の表面に保護用の絶縁層、
たとえばソルダレジスト46を塗布し、このソルダレジ
スト46をパターニングして外部接続端子14を接合す
るランド18aと導体層32上で金属バンプ30を接合
する部位のソルダレジスト46を除去してランド18a
と導体層32を露出させる。図4(e) はソルダレジスト
46をパターニングしてソルダレジスト46に外部接続
端子14と金属バンプ30を接合するための接合孔48
を形成した状態である。
を設けた絶縁性フィルム40の表面に保護用の絶縁層、
たとえばソルダレジスト46を塗布し、このソルダレジ
スト46をパターニングして外部接続端子14を接合す
るランド18aと導体層32上で金属バンプ30を接合
する部位のソルダレジスト46を除去してランド18a
と導体層32を露出させる。図4(e) はソルダレジスト
46をパターニングしてソルダレジスト46に外部接続
端子14と金属バンプ30を接合するための接合孔48
を形成した状態である。
【0021】次いで、金めっきを施し、リード20の外
表面および接合孔48内の銅箔表面に金めっき層50を
設ける。この金めっきによりリード20は銅層の表面が
金めっき層50によって被覆されたものとなる(図4
(f))。前記ランド18aおよび導体層32に接合孔48
部分からはんだボールを接合して、外部接続端子14と
熱放散用の金属バンプ30とするが、半導体装置の製造
工程では上記段階の配線パターンフィルム16を半導体
チップ10に接着した後、はんだボールを接合する。図
4(f)の配線パターンフィルム16で絶縁性フィルム4
0は図2での絶縁性フィルム17に相当し、ソルダレジ
スト46はソルダレジスト19に相当する。
表面および接合孔48内の銅箔表面に金めっき層50を
設ける。この金めっきによりリード20は銅層の表面が
金めっき層50によって被覆されたものとなる(図4
(f))。前記ランド18aおよび導体層32に接合孔48
部分からはんだボールを接合して、外部接続端子14と
熱放散用の金属バンプ30とするが、半導体装置の製造
工程では上記段階の配線パターンフィルム16を半導体
チップ10に接着した後、はんだボールを接合する。図
4(f)の配線パターンフィルム16で絶縁性フィルム4
0は図2での絶縁性フィルム17に相当し、ソルダレジ
スト46はソルダレジスト19に相当する。
【0022】図5は上記方法によって得られた配線パタ
ーンフィルム16を用いて半導体装置を製造する方法を
示す。すなわち、外部接続端子14と金属バンプ30を
形成する面を外面として配線パターンフィルム16を半
導体チップ10に接着する(図5(a))。絶縁性フィルム
40は半導体チップ10に形成された電極端子8の内側
の領域に弾性作用をもつ接着層15を介して接着する。
リード20は電極端子8の上方に延出して支持される。
ーンフィルム16を用いて半導体装置を製造する方法を
示す。すなわち、外部接続端子14と金属バンプ30を
形成する面を外面として配線パターンフィルム16を半
導体チップ10に接着する(図5(a))。絶縁性フィルム
40は半導体チップ10に形成された電極端子8の内側
の領域に弾性作用をもつ接着層15を介して接着する。
リード20は電極端子8の上方に延出して支持される。
【0023】この状態で、リード20の上方からボンデ
ィングツール52を突き降ろし、半導体チップ10の電
極端子8にリード20の先端部をボンディングする(図
5(b))。ボンディングツール52はリード20を突き切
った後、そのままリード20を曲げて電極端子8に接合
する。ボンディングツール52による接合は超音波を併
用した熱圧着によるものである。リード20を電極端子
8に接合した後、リード20とボンディング部、電極端
子8の露出部分を樹脂材15aによって封止する(図5
(c))。
ィングツール52を突き降ろし、半導体チップ10の電
極端子8にリード20の先端部をボンディングする(図
5(b))。ボンディングツール52はリード20を突き切
った後、そのままリード20を曲げて電極端子8に接合
する。ボンディングツール52による接合は超音波を併
用した熱圧着によるものである。リード20を電極端子
8に接合した後、リード20とボンディング部、電極端
子8の露出部分を樹脂材15aによって封止する(図5
(c))。
【0024】最後に、配線パターンフィルム16のラン
ド18a、接合孔48にはんだボールを接合し、外部接
続端子14と金属バンプ30を形成する。こうして、金
属バンプ30を有する半導体装置が得られる(図5
(d))。なお、外部接続端子14、金属バンプ30として
ははんだボールに限らず金属球体の表面にはんだめっき
を施した接続端子等を使用することもできる。
ド18a、接合孔48にはんだボールを接合し、外部接
続端子14と金属バンプ30を形成する。こうして、金
属バンプ30を有する半導体装置が得られる(図5
(d))。なお、外部接続端子14、金属バンプ30として
ははんだボールに限らず金属球体の表面にはんだめっき
を施した接続端子等を使用することもできる。
【0025】図6は配線パターンフィルム16を作成す
る他の製造工程を示す。本方法では絶縁性フィルム40
の片面に銅箔44を被着した片面銅張り絶縁性フィルム
60を用いる(図6(a))。まず、この片面銅張り絶縁性
フィルム60の銅箔44上に配線パターン18(ランド
18aを含む)とリード20と導体層62を形成するた
めの金めっきを施す。そのため、銅箔44上にレジスト
45を塗布し、銅箔44上で配線パターン18、リード
20および導体層62を形成する部位のみを露出させた
レジストパターンを形成する(図6(b))。
る他の製造工程を示す。本方法では絶縁性フィルム40
の片面に銅箔44を被着した片面銅張り絶縁性フィルム
60を用いる(図6(a))。まず、この片面銅張り絶縁性
フィルム60の銅箔44上に配線パターン18(ランド
18aを含む)とリード20と導体層62を形成するた
めの金めっきを施す。そのため、銅箔44上にレジスト
45を塗布し、銅箔44上で配線パターン18、リード
20および導体層62を形成する部位のみを露出させた
レジストパターンを形成する(図6(b))。
【0026】この状態で、露出した銅箔44に金めっき
を施し、銅箔44上に金めっき層64を形成する(図6
(c))。図6(d) はレジスト45を除去して銅箔44上に
金めっき層64が所定のパターンで形成された状態を示
す。次に、外部接続端子14および金属バンプ30を形
成するための接続孔66を絶縁性フィルム40を孔あけ
して形成する。接続孔66は配線パターン18に接続す
る外部接続端子14を形成する部位(ランド18a)と
導体層62に接続する金属バンプ30を形成する部位に
合わせて孔形成する。接続孔66はレーザ光や化学エッ
チングを利用して形成することができる。図6(e) に接
続孔66を形成した状態を示す。
を施し、銅箔44上に金めっき層64を形成する(図6
(c))。図6(d) はレジスト45を除去して銅箔44上に
金めっき層64が所定のパターンで形成された状態を示
す。次に、外部接続端子14および金属バンプ30を形
成するための接続孔66を絶縁性フィルム40を孔あけ
して形成する。接続孔66は配線パターン18に接続す
る外部接続端子14を形成する部位(ランド18a)と
導体層62に接続する金属バンプ30を形成する部位に
合わせて孔形成する。接続孔66はレーザ光や化学エッ
チングを利用して形成することができる。図6(e) に接
続孔66を形成した状態を示す。
【0027】外部接続端子14および金属バンプ30は
接続孔66内に電解めっきを施して形成する。銅箔44
は絶縁性フィルム40の全面に被着形成されているか
ら、銅箔44をめっき給電層とする電解めっきによりニ
ッケルめっき等の所要のめっきを施すことができる。
接続孔66内に電解めっきを施して形成する。銅箔44
は絶縁性フィルム40の全面に被着形成されているか
ら、銅箔44をめっき給電層とする電解めっきによりニ
ッケルめっき等の所要のめっきを施すことができる。
【0028】図6(f) は電解めっきにより接続孔66内
にめっきを施し、バンプ状に外部接続端子14を形成し
た状態を示す。絶縁性フィルム40にはリード20を半
導体チップ10の電極端子8にボンディングするための
窓42を形成する。この窓形成はレーザ光または化学エ
ッチングを利用して行うことができる。
にめっきを施し、バンプ状に外部接続端子14を形成し
た状態を示す。絶縁性フィルム40にはリード20を半
導体チップ10の電極端子8にボンディングするための
窓42を形成する。この窓形成はレーザ光または化学エ
ッチングを利用して行うことができる。
【0029】次に、銅箔44のみを選択的に除去するエ
ッチング液を使用して銅箔44をエッチングする。図6
(f) は銅箔44をエッチングした後の状態である。絶縁
性フィルム40の中央部の導体層62、配線パターン1
8、窓42部分のリード20が絶縁性フィルム40に支
持されて形成される。なお、本実施形態では上述したよ
うに前述した製造方法とは異なり外部接続端子14は配
線パターンフィルム16の製造工程の段階で設けられ
る。
ッチング液を使用して銅箔44をエッチングする。図6
(f) は銅箔44をエッチングした後の状態である。絶縁
性フィルム40の中央部の導体層62、配線パターン1
8、窓42部分のリード20が絶縁性フィルム40に支
持されて形成される。なお、本実施形態では上述したよ
うに前述した製造方法とは異なり外部接続端子14は配
線パターンフィルム16の製造工程の段階で設けられ
る。
【0030】上記工程でリード20は金めっき層64に
被着していた銅箔44をエッチングにより除去して残る
部分であり、金めっき層64そのものによって形成され
る。したがって、金めっき層64を形成する際には、リ
ード20として所要の強度等が得られるようにめっき厚
等を適宜設定しておく必要がある。
被着していた銅箔44をエッチングにより除去して残る
部分であり、金めっき層64そのものによって形成され
る。したがって、金めっき層64を形成する際には、リ
ード20として所要の強度等が得られるようにめっき厚
等を適宜設定しておく必要がある。
【0031】上記製造工程により得られた配線パターン
フィルム16も前述した製造工程によって得られた配線
パターンフィルム16と同様に、絶縁性フィルム40に
形成された配線パターン18と導体層62とに外部接続
端子14と金属バンプ30を形成して成るものであり、
絶縁性フィルム40の縁部からリード20を窓42内に
延出させて形成したものである。この配線パターンフィ
ルム16を用いて半導体装置を作成する方法は前述した
実施形態と同様である。すなわち、半導体チップ10に
配線パターンフィルム16を位置合わせして配線パター
ンフィルム16を接着層を介して接着し、ボンディング
ツールを用いてリード20を半導体チップ10の電極端
子8にボンディングすることによって得られる。なお、
本実施形態での配線パターンフィルム16は配線パター
ン18と導体層62を形成した面を半導体チップ10へ
の接着面とし、絶縁性フィルム40が外面側になる。
フィルム16も前述した製造工程によって得られた配線
パターンフィルム16と同様に、絶縁性フィルム40に
形成された配線パターン18と導体層62とに外部接続
端子14と金属バンプ30を形成して成るものであり、
絶縁性フィルム40の縁部からリード20を窓42内に
延出させて形成したものである。この配線パターンフィ
ルム16を用いて半導体装置を作成する方法は前述した
実施形態と同様である。すなわち、半導体チップ10に
配線パターンフィルム16を位置合わせして配線パター
ンフィルム16を接着層を介して接着し、ボンディング
ツールを用いてリード20を半導体チップ10の電極端
子8にボンディングすることによって得られる。なお、
本実施形態での配線パターンフィルム16は配線パター
ン18と導体層62を形成した面を半導体チップ10へ
の接着面とし、絶縁性フィルム40が外面側になる。
【0032】図7に上記工程によって得られた配線パタ
ーンフィルム16を用いて作成した半導体装置を示す。
外部接続端子14を配置した内側の領域に金属バンプ3
0が形成され、外部接続端子14は配線パターン18、
リード20を介して電極端子8と電気的に接続し、金属
バンプ30は導体層62に接続している。導体層62は
本実施形態では銅箔44と金めっき層64の2層構成と
なっている。本実施形態の半導体装置は外部接続端子1
4と金属バンプ30をめっき金属を盛り上げて形成され
ることが特徴である。
ーンフィルム16を用いて作成した半導体装置を示す。
外部接続端子14を配置した内側の領域に金属バンプ3
0が形成され、外部接続端子14は配線パターン18、
リード20を介して電極端子8と電気的に接続し、金属
バンプ30は導体層62に接続している。導体層62は
本実施形態では銅箔44と金めっき層64の2層構成と
なっている。本実施形態の半導体装置は外部接続端子1
4と金属バンプ30をめっき金属を盛り上げて形成され
ることが特徴である。
【0033】なお、上述した配線パターンフィルム16
の製造工程は、ともに絶縁性フィルム40からリード2
0を外方に延出させ、ボンディングツールによってリー
ド20を突き切りしながら半導体チップ10の電極端子
8にボンディングする配線パターンフィルム16を形成
する方法である。図11に示すようなワイヤボンディン
グ法によって半導体チップ10の電極端子8と外部接続
端子14とを接続する方法の場合は、絶縁性フィルム4
0の縁部からリード20を延出させず、絶縁性フィルム
40の縁部にワイヤボンディング用のボンディング部を
形成するようにすればよい。
の製造工程は、ともに絶縁性フィルム40からリード2
0を外方に延出させ、ボンディングツールによってリー
ド20を突き切りしながら半導体チップ10の電極端子
8にボンディングする配線パターンフィルム16を形成
する方法である。図11に示すようなワイヤボンディン
グ法によって半導体チップ10の電極端子8と外部接続
端子14とを接続する方法の場合は、絶縁性フィルム4
0の縁部からリード20を延出させず、絶縁性フィルム
40の縁部にワイヤボンディング用のボンディング部を
形成するようにすればよい。
【0034】この場合の配線パターンフィルムの製造方
法も上述した2つの製造方法と基本的には同様である。
すなわち、絶縁性フィルム40の縁部にボンディング部
を設けるには、第1の方法では絶縁性フィルム40の縁
部にボンディング部を形成するよう銅箔44をエッチン
グして加工し、第2の方法ではボンディング部に合わせ
て金めっき層64をパターン形成して同様に加工すれば
よい。そして、半導体チップ10に配線パターンフィル
ムを接着した後、配線パターンフィルムのボンディング
部と半導体チップ10の電極端子8とをワイヤボンディ
ングすることにより外部接続端子14と電極端子8とを
電気的に接続することができる。
法も上述した2つの製造方法と基本的には同様である。
すなわち、絶縁性フィルム40の縁部にボンディング部
を設けるには、第1の方法では絶縁性フィルム40の縁
部にボンディング部を形成するよう銅箔44をエッチン
グして加工し、第2の方法ではボンディング部に合わせ
て金めっき層64をパターン形成して同様に加工すれば
よい。そして、半導体チップ10に配線パターンフィル
ムを接着した後、配線パターンフィルムのボンディング
部と半導体チップ10の電極端子8とをワイヤボンディ
ングすることにより外部接続端子14と電極端子8とを
電気的に接続することができる。
【0035】上述した配線パターンフィルムは外部接続
端子14に加えて金属バンプ30を形成した点で従来の
配線パターンフィルムとは構成が異なるが、配線パター
ンフィルムの製造方法そのものは外部接続端子14のみ
を形成した配線パターンフィルムの製造方法と基本的な
工程が異なるものではなく、外部接続端子14を形成す
る工程ど同工程で金属バンプ30を形成することができ
る。したがって、外部接続端子14を形成する製造工程
をとくに変更することなく適用できるという利点もあ
る。
端子14に加えて金属バンプ30を形成した点で従来の
配線パターンフィルムとは構成が異なるが、配線パター
ンフィルムの製造方法そのものは外部接続端子14のみ
を形成した配線パターンフィルムの製造方法と基本的な
工程が異なるものではなく、外部接続端子14を形成す
る工程ど同工程で金属バンプ30を形成することができ
る。したがって、外部接続端子14を形成する製造工程
をとくに変更することなく適用できるという利点もあ
る。
【0036】なお、上述した各実施形態では図9に示す
ように実装面の周縁に外部接続端子14を配置した例に
ついて説明したが、半導体装置の実装面に金属バンプ3
0を設置して半導体装置の熱放散性を向上させる方法は
外部接続端子14の配置にとくに限定されるものではな
い。たとえば、図8に示すように、半導体チップ10と
略同サイズに形成する半導体装置には対向する2辺に沿
って外部接続端子14を設置する製品があるが、このよ
うな半導体装置の場合も実装面の空きスペース(対向す
る2辺間)に金属バンプ30を設置することによって、
半導体装置の熱放散性を有効に向上させることができ
る。
ように実装面の周縁に外部接続端子14を配置した例に
ついて説明したが、半導体装置の実装面に金属バンプ3
0を設置して半導体装置の熱放散性を向上させる方法は
外部接続端子14の配置にとくに限定されるものではな
い。たとえば、図8に示すように、半導体チップ10と
略同サイズに形成する半導体装置には対向する2辺に沿
って外部接続端子14を設置する製品があるが、このよ
うな半導体装置の場合も実装面の空きスペース(対向す
る2辺間)に金属バンプ30を設置することによって、
半導体装置の熱放散性を有効に向上させることができ
る。
【0037】
【発明の効果】本発明に係る半導体装置は、上述したよ
うに、外部接続端子の他に熱放散性を改善するための金
属バンプを備えていることから、半導体チップと略同サ
イズに形成して熱放散性に優れた半導体装置として提供
することができ、半導体装置の信頼性を向上させ、発熱
量の大きな半導体チップの搭載を可能にする等の著効を
奏する。
うに、外部接続端子の他に熱放散性を改善するための金
属バンプを備えていることから、半導体チップと略同サ
イズに形成して熱放散性に優れた半導体装置として提供
することができ、半導体装置の信頼性を向上させ、発熱
量の大きな半導体チップの搭載を可能にする等の著効を
奏する。
【図1】本発明に係る半導体装置の実装面側の平面図で
ある。
ある。
【図2】本発明に係る半導体装置を実装した状態の断面
図である。
図である。
【図3】接地層を有する実装基板に半導体装置を実装し
た場合の熱放散性の測定結果を示すグラフである。
た場合の熱放散性の測定結果を示すグラフである。
【図4】半導体装置の製造に使用する配線パターンフィ
ルムの製造方法を示す説明図である。
ルムの製造方法を示す説明図である。
【図5】配線パターンフィルムを用いて半導体装置を製
造する方法を示す説明図である。
造する方法を示す説明図である。
【図6】半導体装置の製造に使用する配線パターンフィ
ルムの他の製造方法を示す説明図である。
ルムの他の製造方法を示す説明図である。
【図7】配線パターンフィルムを用いて形成した半導体
装置の断面図である。
装置の断面図である。
【図8】半導体装置での金属バンプの他の配置例を示す
説明図である。
説明図である。
【図9】従来の半導体装置を実装面側から見た平面図で
ある。
ある。
【図10】従来の半導体装置での外部接続端子等の支持
方法を示す断面図である。
方法を示す断面図である。
【図11】外部接続端子と電極端子とをワイヤボンディ
ング法によって接続した半導体装置の要部を示す断面図
である。
ング法によって接続した半導体装置の要部を示す断面図
である。
10 半導体チップ 12 リング 14 外部接続端子 15 接着層 16 配線パターンフィルム 17 絶縁性フィルム 18 配線パターン 19 ソルダレジスト 20 リード 26 実装基板 27 接地層 28 接続パッド 29 内層接続ビア 30 金属バンプ 32 導体層 40 絶縁性フィルム 42 窓 44 銅箔 45 レジスト 46 ソルダレジスト 48 接合孔 50 金めっき層 52 ボンディングツール 60 片面銅張りフィルム 62 導体層
Claims (7)
- 【請求項1】 半導体チップの電極端子が形成された面
の内側領域に、一端が外部接続端子に接続され、他端が
前記電極端子と電気的に接続される配線パターンが絶縁
性フィルムに支持されて形成された配線パターンフィル
ムが前記電極端子を露出して接着され、前記配線パター
ンと前記電極端子とが電気的に接続されて成る半導体装
置において、 前記配線パターンフィルムの前記外部接続端子が設けら
れた領域の内側領域に前記絶縁性フィルムに支持された
導体層が設けられ、 該導体層に接続されて金属バンプが設けられたことを特
徴とする半導体装置。 - 【請求項2】 前記導体層が、前記金属バンプが形成さ
れた領域にわたって一面に形成されたことを特徴とする
請求項1記載の半導体装置。 - 【請求項3】 前記配線パターンフィルムは前記外部接
続端子および金属バンプを除き前記配線パターンおよび
前記導体層の外面が絶縁層によって被覆されたことを特
徴とする請求項1または2記載の半導体装置。 - 【請求項4】 前記外部接続端子および金属バンプは、
前記絶縁層に設けた前記配線パターンおよび導体層にま
で通じる接合孔部分に形成されたはんだボールであるこ
とを特徴とする請求項3記載の半導体装置。 - 【請求項5】 前記配線パターンフィルムは、絶縁性フ
ィルムを外面として半導体チップに接着され、前記絶縁
性フィルムに設けた前記配線パターンおよび導体層にま
で通じる接続孔にめっき金属が盛り上げられて前記外部
接続端子および金属バンプが形成されたことを特徴とす
る請求項1または2記載の半導体装置。 - 【請求項6】 前記配線パターンフィルムの配線パター
ンが絶縁性フィルムの縁部から延出して形成されたリー
ドと、半導体チップの電極端子とが直接ボンディングさ
れて接合されたことを特徴とする請求項1、2、3、4
または5記載の半導体装置。 - 【請求項7】 前記配線パターンフィルムに形成された
配線パターンと前記半導体チップの電極端子とがワイヤ
ボンディングによって接続されたことを特徴とする請求
項1、2、3、4または5記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8051638A JPH09246416A (ja) | 1996-03-08 | 1996-03-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8051638A JPH09246416A (ja) | 1996-03-08 | 1996-03-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09246416A true JPH09246416A (ja) | 1997-09-19 |
Family
ID=12892397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8051638A Pending JPH09246416A (ja) | 1996-03-08 | 1996-03-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09246416A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999019907A1 (en) * | 1997-10-14 | 1999-04-22 | Amkor Technology, Inc. | Method and construction for thermally enhancing a microelectronic package |
KR100532863B1 (ko) * | 1998-06-25 | 2006-05-17 | 삼성전자주식회사 | 탄성 중합체를 사용하는 반도체 패키지 |
US7253520B2 (en) | 2001-10-11 | 2007-08-07 | Oki Electric Industry Co., Ltd. | CSP semiconductor device having signal and radiation bump groups |
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
-
1996
- 1996-03-08 JP JP8051638A patent/JPH09246416A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999019907A1 (en) * | 1997-10-14 | 1999-04-22 | Amkor Technology, Inc. | Method and construction for thermally enhancing a microelectronic package |
US6028354A (en) * | 1997-10-14 | 2000-02-22 | Amkor Technology, Inc. | Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package |
US6423576B1 (en) | 1997-10-14 | 2002-07-23 | Amkor Technology, Inc. | Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package |
KR100532863B1 (ko) * | 1998-06-25 | 2006-05-17 | 삼성전자주식회사 | 탄성 중합체를 사용하는 반도체 패키지 |
US7253520B2 (en) | 2001-10-11 | 2007-08-07 | Oki Electric Industry Co., Ltd. | CSP semiconductor device having signal and radiation bump groups |
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
US6373131B1 (en) | TBGA semiconductor package | |
US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
US5892271A (en) | Semiconductor device | |
US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
US5886399A (en) | Lead frame and integrated circuit package | |
WO1998056041A1 (en) | Semiconductor device and method for manufacturing the same | |
KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
US6074898A (en) | Lead frame and integrated circuit package | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
JP3907845B2 (ja) | 半導体装置 | |
JPH0883865A (ja) | 樹脂封止型半導体装置 | |
US6240632B1 (en) | Method of manufacturing lead frame and integrated circuit package | |
JPH09246416A (ja) | 半導体装置 | |
JP3239874B2 (ja) | 半導体装置 | |
KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2000082760A (ja) | 半導体装置 | |
JPH08316360A (ja) | Ic実装構造 | |
JP4168494B2 (ja) | 半導体装置の製造方法 | |
KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
JPH11163197A (ja) | 半導体実装用基板 | |
US6949408B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
JP2000133745A (ja) | 半導体装置 |