JP4168494B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4168494B2 JP4168494B2 JP27245598A JP27245598A JP4168494B2 JP 4168494 B2 JP4168494 B2 JP 4168494B2 JP 27245598 A JP27245598 A JP 27245598A JP 27245598 A JP27245598 A JP 27245598A JP 4168494 B2 JP4168494 B2 JP 4168494B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- forming
- connection pad
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000007789 sealing Methods 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 26
- 239000010703 silicon Substances 0.000 abstract description 26
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 24
- 238000007747 plating Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000010953 base metal Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、ＭＣＭ(multi chip module)と呼ばれる半導体チップの実装技術では、ベアチップやＣＳＰ(chip size package)と呼ばれる半導体パッケージ等を配線基板上に搭載することがある。また、同配線基板上に抵抗やコンデンサ等のチップ部品を搭載することもある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のこのような実装技術では、配線基板上にベアチップ等の各種電子部品を平面的に配置しているので、実装密度に限界があるという問題があった。
この発明の課題は、実装密度を高くすることである。
【０００４】
【課題を解決するための手段】
請求項１記載の発明に係る半導体装置の製造方法は、ウエハの一の面上に形成された絶縁膜に形成された開口部を介して露出された接続パッド上から前記絶縁膜上にかけて接続パッド部を有する第１の配線を形成するとともに、ダイシングストリートの部分における前記絶縁膜上から前記絶縁膜上の他の部分にかけてッド部上に第１及び第２の柱状電極を形成する工程と、前記第１及び第２の柱状電極を除く前記絶縁膜上に封止膜を形成する工程と、前記ウエハの他の面上に第３の配線を形成する工程と、前記第３の配線形成後に、前記封止膜の下面を本研磨し、第２の柱状電極の下端面を露出させる工程と、前記ウエハのダイシングストリートの部分に貫通孔を形成して該貫通孔内に前記第２の配線と前記第３の配線とを接続する接続部を形成する工程と、前記ウエハ等をダイシングして複数の半導体装置を得る工程とを具備するものである。請求項２記載の発明に係る半導体装置の製造方法は、請求項１記載の発明において、ダイシング後に、前記ウエハの他の面上に電子部品を前記第３の配線に接続させて搭載するようにしたものである。そして、請求項１記載の発明によれば、ウエハの他の面上に配線を形成しているので、請求項２記載の発明のように、ウエハの他の面上に電子部品を搭載することができ、したがってウエハ及び該ウエハの他の面上に搭載された電子部品を配線基板上に立体的に搭載することができ、ひいては実装密度を高くすることができる。また、他面側の配線形成後に、封止膜の下面を研磨し、柱状電極の下端面を露出させているので、柱状電極の下端面が封止膜で保護されており傷むことがないので、半田ボールを接合しやすくすることができる。
【０００５】
【発明の実施の形態】
図１及び図２はこの発明の一実施形態における半導体装置の実装構造の各断面図を示したものである。この実施形態における半導体装置１は、半導体パッケージ（ＣＳＰ）１１上にベアチップ３１が搭載されたものからなり、配線基板４１上に異方導電性接着剤５１を介して搭載されている。そして、図１は主として半導体パッケージ１１用の第１の柱状電極１７の部分の断面図を示し、図２は主としてベアチップ３１用の第２の柱状電極１９の部分の断面図を示す。
【０００６】
まず、図１を参照して説明する。半導体パッケージ１１は平面方形状のシリコン基板（半導体基板）１２を備えている。シリコン基板１２の下面の外周部には複数の接続パッド１３が形成されている。接続パッド１３の中央部を除くシリコン基板１２の下面全体には絶縁膜１４が形成され、接続パッド１３の中央部が絶縁膜１４に形成された開口部１５を介して露出されている。この露出された接続パッド１３の下面から絶縁膜１４の下面の所定の箇所にかけて２層構造の第１の配線１６が形成されている。この場合、第１の配線１６は、接続パッド１３下に形成された接続部１６ａと、絶縁膜１４の下面の所定の箇所に形成された接続パッド部１６ｂと、その間に形成された引き回し線１６ｃとからなっている。接続パッド部１６ｂの下面には第１の柱状電極１７が形成されている。
【０００７】
次に、主として図２を参照して説明する。絶縁膜１４の下面端部から絶縁膜１４の下面の他の所定の箇所にかけて２層構造の第２の配線１８が形成されている。この場合、第２の配線１８は、絶縁膜１４の下面の他の所定の箇所に形成された接続パッド部１８ａと、この接続パッド部１８ａから絶縁膜１４の下面端部まで延びる引き回し線１８ｂとからなっている。接続パッド部１８ａの下面には第２の柱状電極１９が形成されている。そして、第１及び第２の柱状電極１７、１９を除く絶縁膜１４の下面全体には封止膜２０が形成されている。この場合、第１及び第２の柱状電極１７、１９の下端面は、封止膜２０の下面と同一平面とされ、露出されている。
【０００８】
シリコン基板１２の上面には第１の絶縁膜２１が形成されている。第１の絶縁膜２１の上面には第３の配線２２が形成されている。この場合、第３の配線２２は、第１の絶縁膜２１の上面の所定の箇所に形成された接続パッド部２２ａと、この接続パッド部２２ａから第１の絶縁膜２１の上面端部まで延びる引き回し線２２ｂとからなっている。接続パッド部２２ａの中央部を除く第１の絶縁膜２１の上面全体には第２の絶縁膜２３が形成され、接続パッド部２２ａの中央部が第２の絶縁膜２３に形成された開口部２４を介して露出されている。この露出された接続パッド２２ａの上面から第２の絶縁膜２３の上面の所定の箇所にかけて第４の配線２５が形成されている。この場合、第４の配線２５は、接続パッド２２ａ上に形成された接続部２５ａと、第２の絶縁膜２３の上面の所定の箇所に形成された接続パッド部２５ｂと、その間に形成された引き回し線２５ｃとからなっている。
【０００９】
シリコン基板１２の側面の所定の箇所には平面ほぼ半円形状の溝２６が上下方向に延びて形成されている。溝２６内には接続部２７が形成されている。この接続部２７の下端部は第２の配線１８の引き回し線１８ｂの先端部に接続され、上端部は第３の配線２２の引き回し線２２ｂの先端部に接続されている。これにより、第４の配線２５は、第３の配線２２、接続部２７及び第２の配線１８を介して第２の柱状電極１９に接続されている。なお、接続部２７を含む溝２６の部分は前述の封止膜２０によって覆われている。
【００１０】
ベアチップ３１は平面方形状のシリコン基板３２を備えている。この場合、シリコン基板３２の平面サイズは半導体パッケージ１１のシリコン基板１２の平面サイズよりも適宜に小さくなっている。シリコン基板３２の下面の外周部には複数の柱状電極３３が形成されている。配線基板４１は、ガラスエポキシ等からなる基板４２の上面に第１及び第２の接続パッド４３、４４を含む配線（図示せず）が形成されたものからなっている。この場合、第１の接続パッド４３は半導体パッケージ１１用のものであり、第２の接続パッド４４はベアチップ３１用のものである。異方導電性接着剤５１は、絶縁性接着剤５２中に導電性粒子５３をほぼ均一に混入したものからなっている。
【００１１】
そして、ベアチップ３１の柱状電極３３が半導体パッケージ１１の第４の配線２５の接続パッド２５ａにボンディングされていることにより、ベアチップ３１は半導体パッケージ１１上に搭載され、これにより半導体装置１が構成されている。また、半導体パッケージ１１の第１及び第２の柱状電極１７、１９の下端面を含む封止膜２０の下面が配線基板４１の接続パッド４３、４４の部分に異方導電性接着剤５１を介して接合されていることにより、半導体装置１は配線基板４１上に搭載されている。この状態では、第１及び第２の柱状電極１７、１９の各下端面は導電性粒子５３を介して配線基板４１の第１及び第２の接続パッド４３、４４に接続されている。これにより、ベアチップ３１の柱状電極３３は、第４の配線２５、第３の配線２２、接続部２７、第２の配線１８、第２の柱状電極１９及び導電性粒子５３を介して配線基板４１の第２の接続パッド４４に接続されている。
【００１２】
このように、この半導体装置の実装構造では、ベアチップ３１を半導体パッケージ１１上に搭載して半導体装置１を構成し、この半導体装置１を配線基板４１上に搭載しているので、ベアチップ３１及び半導体パッケージ１１を配線基板４１上に立体的に搭載することができ、したがって実装密度を高くすることができる。
【００１３】
次に、半導体パッケージ１１の製造方法の一例について、図３〜図１６を順に参照して説明する。なお、図１に示す第１の配線１６及び第１の柱状電極１７の形成は、図２に示す第２の配線１８及び第２の柱状電極１９の形成と同時に形成されるので、第１の配線１６及び第１の柱状電極１７の形成については省略する。さて、まず図３に示すように、ウエハ状態のシリコン基板１２の下面に接続パッド１３が形成されたものを用意する。この場合、シリコン基板１２の下面の接続パッド１３の中央部を除く部分にパッシベーション膜が形成されていてもよい。なお、図３において符合６１で示す領域はダイシングストリートである。
【００１４】
次に、図４に示すように、シリコン基板１２の下面全体にポリイミド等からなる絶縁膜１４を形成し、次いでこの絶縁膜１４に図１に示す開口部１５を形成する。次に、開口部１５を含む絶縁膜１４の下面全体に下地金属層６２を形成する。次に、下地金属層６２の下面において図２に示す第２の配線１８及び溝２６を形成すべき領域を除く部分にメッキレジスト層６３を形成する。次に、下地金属層６２をメッキ電流路として金等の電解メッキを行うことにより、下地金属層６２の下面において図２に示す第２の配線１８及び溝２６を形成すべき領域にメッキ層６４を形成する。この後、メッキレジスト層６３を剥離する。
【００１５】
次に、図５に示すように、シリコン基板１２の上面全体にポリイミド等からなる第１の絶縁膜２１を形成する。次に、図６に示すように、ダイシングストリート６１の所定の複数箇所に対応する部分におけるシリコン基板１２等に平面ほぼ円形状の貫通孔（図２の溝２６に相当するもの）２６をウェットエッチング、ドライエッチング、レーザの照射等により形成する。この場合、貫通孔２６内に露出されたシリコン基板１２の壁面に自然酸化膜からなる絶縁膜（図示せず）が形成される。この絶縁膜の膜厚が薄すぎる場合には、加熱処理により、この絶縁膜の膜厚を厚くするようにしてもよい。
【００１６】
次に、図７に示すように、スパッタにより、第１の絶縁膜２１の上面及び貫通孔２６の内壁面に銅等からなる金属膜６５を形成する。この状態では、貫通孔２６内に形成された金属膜６５の下端部は下地金属層６２及びメッキ層６４に接続されている。なお、貫通孔２６内に形成された金属膜６５の導電性に問題があるような場合には、貫通孔２６内に導電ペーストを充填するようにしてもよい。また、貫通孔２６内に形成する金属膜６５をスルーホールメッキ処理により形成するようにしてもよい。
【００１７】
次に、図８に示すように、シリコン基板１２の下面側にドライフィルムレジスト６６をラミネートし、次いでこのドライフィルムレジスト６６の図２における第２の配線１８の接続パッド部１８ａに対応する部分に開口部６７を形成する。次に、下地金属層６２をメッキ電流路として金等の電解メッキを行うことにより、開口部６７内におけるメッキ層６４下に第２の柱状電極１９を形成する。次に、ドライフィルムレジスト６６を剥離すると、図９に示すようになる。次に、メッキ層６４をマスクとして下地金属層６２をエッチングすると、図１０に示すように、２層構造の第２の配線１８が形成される。
【００１８】
次に、図１１に示すように、シリコン基板１２の下面側及び貫通孔２６内にエポキシ樹脂等からなる封止膜２０を形成する。この場合、第２の柱状電極１９を完全に覆うように、封止膜２０の膜厚をある程度厚くし、次いで封止膜２０の下面を仮研磨して平坦化する。この平坦化は後の工程を容易とするためである。また、この平坦化した状態でも、第２の柱状電極１９の下端面は封止膜２０によって覆われている。これは、後の工程において第２の柱状電極１９の下端面を保護するためである。次に、金属膜６５の上面において図２に示す第３の配線２２を形成すべき領域及び貫通孔２６の部分にレジスト層６８を形成する。次に、レジスト層６８をマスクとして金属膜６５をエッチングすると、図１２に示すように、第３の配線２２及び接続部２７が形成される。この後、レジスト層６８を剥離する。
【００１９】
次に、図１３に示すように、シリコン基板１２の上面側にポリイミド等からなる第２の絶縁膜２３を形成し、次いでこの第２の絶縁膜２３に図１に示す開口部２４を形成する。次に、図１４に示すように、開口部２４を含む第２の絶縁膜２３の上面全体に銅等からなる金属膜６９を形成する。次に、金属膜６９の上面において図２に示す第４の配線２５を形成すべき領域にレジスト層７０を形成する。次に、レジスト層７０をマスクとして金属膜６９をエッチングすると、図１５に示すように、第４の配線２５が形成される。この後、レジスト層７０を剥離する。次に、図１６に示すように、封止膜２０の下面を本研磨し、第２の柱状電極１９の下端面を露出させる。次に、ダイシングストリート６１の中央部でダイシングすると、図１及び図２に示す半導体パッケージ１１が得られる。
【００２０】
なお、上記実施形態では、例えば図２に示すように、第２の柱状電極１９と配線基板４１の第２の接続パッド４４とを異方導電性接着剤５１の導電性粒子５３を介して接続した場合について説明したが、これに限らず、例えば図１７に示すように、第２の接続パッド４４上または第２の柱状電極１９下に予め設けられた半田ボール７１を介して接続するようにしてもよい。また、上記実施形態では、例えば図２に示すように、第４の配線２５をむき出しとした場合について説明したが、これに限らず、例えば図１７に示すように、レジスト等からなる保護膜７２によって覆うようにしてもよい。また、上記実施形態では、半導体パッケージ１１用の第１の柱状電極１７とベアチップ３１用の第２の柱状電極１９とを別々とした場合について説明したが、これに限らず、例えば電源やグランド用の第２の配線１８を同じく電源やグランド用の第１の配線１６に接続し、電源やグランド用の第１の柱状電極１７を共有化するようにしてもよい。さらに、上記実施形態では、半導体パッケージ１１上に１個のベアチップ３１を搭載した場合について説明したが、これに限らず、複数個のベアチップ３１や他のチップ部品を搭載するようにしてもよい。この場合、例えば図１７に示すように、シリコン基板１２上の中央部に第３及び第４の配線２２ａ、２５ａを適宜に形成するようにしてもよい。
【００２１】
また、第２の配線１８及び第２の柱状電極１９を形成せずに、例えば図１８に示すようにしてもよい。すなわち、シリコン基板１２及び封止膜２０等の側面に溝２６を形成し、この溝２６内に導電ペースト等からなる接続部２７を第３の配線２２に接続させて形成し、この接続部２７の下端面を配線基板４１の第２の接続パッド４４に異方導電性接着剤５１の導電性粒子５３を介して接続するようにしてもよい。なお、この場合も、例えば電源やグランド用の第２の配線１８及び第２の柱状電極１９のみを形成し、電源やグランド用の第１の柱状電極１７を共有化するようにしてもよい。加えて、シリコン基板１２の上面側に形成する配線は、第３と第４の配線２２、２５からなる２層構造に限ることなく、単層構造あるいは３層以上の構造としてもよい。また、第１の配線１６は、場合によっては下地金属層のみによって形成するようにしてもよい。さらに、接続部２７等を形成せずに、シリコン基板１２の上面側に形成された配線を配線基板４１の第２の接続パッド４４にワイヤボンディングにより接続するようにしてもよい。
【００２２】
【発明の効果】
以上説明したように、この発明によれば、半導体基板の他の面上に配線を形成しているので、半導体基板の他の面上に電子部品を搭載することができ、したがって半導体基板及び該半導体基板の他の面上に搭載された電子部品を配線基板上に立体的に搭載することができ、ひいては実装密度を高くすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の実装構造の主として半導体パッケージ用の第１の柱状電極の部分の断面図。
【図２】同実装構造の主としてベアチップ用の第２の柱状電極の部分の断面図。
【図３】図１及び図２に示す半導体パッケージの製造に際し、当初用意したものの一部の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】図１５に続く製造工程の断面図。
【図１７】この発明の他の実施形態における半導体装置の実装構造の要部の断面図。
【図１８】この発明のさらに他の実施形態における半導体装置の実装構造の要部の断面図。
【符号の説明】
１ 半導体装置
１１ 半導体パッケージ
１６ 第１の配線
１７ 第１の柱状電極
１８ 第２の配線
１９ 第２の柱状電極
２２ 第３の配線
２５ 第４の配線
２７ 接続部
３１ ベアチップ
４１ 配線基板
５１ 異方導電性接着剤
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、ＭＣＭ(multi chip module)と呼ばれる半導体チップの実装技術では、ベアチップやＣＳＰ(chip size package)と呼ばれる半導体パッケージ等を配線基板上に搭載することがある。また、同配線基板上に抵抗やコンデンサ等のチップ部品を搭載することもある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のこのような実装技術では、配線基板上にベアチップ等の各種電子部品を平面的に配置しているので、実装密度に限界があるという問題があった。
この発明の課題は、実装密度を高くすることである。
【０００４】
【課題を解決するための手段】
請求項１記載の発明に係る半導体装置の製造方法は、ウエハの一の面上に形成された絶縁膜に形成された開口部を介して露出された接続パッド上から前記絶縁膜上にかけて接続パッド部を有する第１の配線を形成するとともに、ダイシングストリートの部分における前記絶縁膜上から前記絶縁膜上の他の部分にかけてッド部上に第１及び第２の柱状電極を形成する工程と、前記第１及び第２の柱状電極を除く前記絶縁膜上に封止膜を形成する工程と、前記ウエハの他の面上に第３の配線を形成する工程と、前記第３の配線形成後に、前記封止膜の下面を本研磨し、第２の柱状電極の下端面を露出させる工程と、前記ウエハのダイシングストリートの部分に貫通孔を形成して該貫通孔内に前記第２の配線と前記第３の配線とを接続する接続部を形成する工程と、前記ウエハ等をダイシングして複数の半導体装置を得る工程とを具備するものである。請求項２記載の発明に係る半導体装置の製造方法は、請求項１記載の発明において、ダイシング後に、前記ウエハの他の面上に電子部品を前記第３の配線に接続させて搭載するようにしたものである。そして、請求項１記載の発明によれば、ウエハの他の面上に配線を形成しているので、請求項２記載の発明のように、ウエハの他の面上に電子部品を搭載することができ、したがってウエハ及び該ウエハの他の面上に搭載された電子部品を配線基板上に立体的に搭載することができ、ひいては実装密度を高くすることができる。また、他面側の配線形成後に、封止膜の下面を研磨し、柱状電極の下端面を露出させているので、柱状電極の下端面が封止膜で保護されており傷むことがないので、半田ボールを接合しやすくすることができる。
【０００５】
【発明の実施の形態】
図１及び図２はこの発明の一実施形態における半導体装置の実装構造の各断面図を示したものである。この実施形態における半導体装置１は、半導体パッケージ（ＣＳＰ）１１上にベアチップ３１が搭載されたものからなり、配線基板４１上に異方導電性接着剤５１を介して搭載されている。そして、図１は主として半導体パッケージ１１用の第１の柱状電極１７の部分の断面図を示し、図２は主としてベアチップ３１用の第２の柱状電極１９の部分の断面図を示す。
【０００６】
まず、図１を参照して説明する。半導体パッケージ１１は平面方形状のシリコン基板（半導体基板）１２を備えている。シリコン基板１２の下面の外周部には複数の接続パッド１３が形成されている。接続パッド１３の中央部を除くシリコン基板１２の下面全体には絶縁膜１４が形成され、接続パッド１３の中央部が絶縁膜１４に形成された開口部１５を介して露出されている。この露出された接続パッド１３の下面から絶縁膜１４の下面の所定の箇所にかけて２層構造の第１の配線１６が形成されている。この場合、第１の配線１６は、接続パッド１３下に形成された接続部１６ａと、絶縁膜１４の下面の所定の箇所に形成された接続パッド部１６ｂと、その間に形成された引き回し線１６ｃとからなっている。接続パッド部１６ｂの下面には第１の柱状電極１７が形成されている。
【０００７】
次に、主として図２を参照して説明する。絶縁膜１４の下面端部から絶縁膜１４の下面の他の所定の箇所にかけて２層構造の第２の配線１８が形成されている。この場合、第２の配線１８は、絶縁膜１４の下面の他の所定の箇所に形成された接続パッド部１８ａと、この接続パッド部１８ａから絶縁膜１４の下面端部まで延びる引き回し線１８ｂとからなっている。接続パッド部１８ａの下面には第２の柱状電極１９が形成されている。そして、第１及び第２の柱状電極１７、１９を除く絶縁膜１４の下面全体には封止膜２０が形成されている。この場合、第１及び第２の柱状電極１７、１９の下端面は、封止膜２０の下面と同一平面とされ、露出されている。
【０００８】
シリコン基板１２の上面には第１の絶縁膜２１が形成されている。第１の絶縁膜２１の上面には第３の配線２２が形成されている。この場合、第３の配線２２は、第１の絶縁膜２１の上面の所定の箇所に形成された接続パッド部２２ａと、この接続パッド部２２ａから第１の絶縁膜２１の上面端部まで延びる引き回し線２２ｂとからなっている。接続パッド部２２ａの中央部を除く第１の絶縁膜２１の上面全体には第２の絶縁膜２３が形成され、接続パッド部２２ａの中央部が第２の絶縁膜２３に形成された開口部２４を介して露出されている。この露出された接続パッド２２ａの上面から第２の絶縁膜２３の上面の所定の箇所にかけて第４の配線２５が形成されている。この場合、第４の配線２５は、接続パッド２２ａ上に形成された接続部２５ａと、第２の絶縁膜２３の上面の所定の箇所に形成された接続パッド部２５ｂと、その間に形成された引き回し線２５ｃとからなっている。
【０００９】
シリコン基板１２の側面の所定の箇所には平面ほぼ半円形状の溝２６が上下方向に延びて形成されている。溝２６内には接続部２７が形成されている。この接続部２７の下端部は第２の配線１８の引き回し線１８ｂの先端部に接続され、上端部は第３の配線２２の引き回し線２２ｂの先端部に接続されている。これにより、第４の配線２５は、第３の配線２２、接続部２７及び第２の配線１８を介して第２の柱状電極１９に接続されている。なお、接続部２７を含む溝２６の部分は前述の封止膜２０によって覆われている。
【００１０】
ベアチップ３１は平面方形状のシリコン基板３２を備えている。この場合、シリコン基板３２の平面サイズは半導体パッケージ１１のシリコン基板１２の平面サイズよりも適宜に小さくなっている。シリコン基板３２の下面の外周部には複数の柱状電極３３が形成されている。配線基板４１は、ガラスエポキシ等からなる基板４２の上面に第１及び第２の接続パッド４３、４４を含む配線（図示せず）が形成されたものからなっている。この場合、第１の接続パッド４３は半導体パッケージ１１用のものであり、第２の接続パッド４４はベアチップ３１用のものである。異方導電性接着剤５１は、絶縁性接着剤５２中に導電性粒子５３をほぼ均一に混入したものからなっている。
【００１１】
そして、ベアチップ３１の柱状電極３３が半導体パッケージ１１の第４の配線２５の接続パッド２５ａにボンディングされていることにより、ベアチップ３１は半導体パッケージ１１上に搭載され、これにより半導体装置１が構成されている。また、半導体パッケージ１１の第１及び第２の柱状電極１７、１９の下端面を含む封止膜２０の下面が配線基板４１の接続パッド４３、４４の部分に異方導電性接着剤５１を介して接合されていることにより、半導体装置１は配線基板４１上に搭載されている。この状態では、第１及び第２の柱状電極１７、１９の各下端面は導電性粒子５３を介して配線基板４１の第１及び第２の接続パッド４３、４４に接続されている。これにより、ベアチップ３１の柱状電極３３は、第４の配線２５、第３の配線２２、接続部２７、第２の配線１８、第２の柱状電極１９及び導電性粒子５３を介して配線基板４１の第２の接続パッド４４に接続されている。
【００１２】
このように、この半導体装置の実装構造では、ベアチップ３１を半導体パッケージ１１上に搭載して半導体装置１を構成し、この半導体装置１を配線基板４１上に搭載しているので、ベアチップ３１及び半導体パッケージ１１を配線基板４１上に立体的に搭載することができ、したがって実装密度を高くすることができる。
【００１３】
次に、半導体パッケージ１１の製造方法の一例について、図３〜図１６を順に参照して説明する。なお、図１に示す第１の配線１６及び第１の柱状電極１７の形成は、図２に示す第２の配線１８及び第２の柱状電極１９の形成と同時に形成されるので、第１の配線１６及び第１の柱状電極１７の形成については省略する。さて、まず図３に示すように、ウエハ状態のシリコン基板１２の下面に接続パッド１３が形成されたものを用意する。この場合、シリコン基板１２の下面の接続パッド１３の中央部を除く部分にパッシベーション膜が形成されていてもよい。なお、図３において符合６１で示す領域はダイシングストリートである。
【００１４】
次に、図４に示すように、シリコン基板１２の下面全体にポリイミド等からなる絶縁膜１４を形成し、次いでこの絶縁膜１４に図１に示す開口部１５を形成する。次に、開口部１５を含む絶縁膜１４の下面全体に下地金属層６２を形成する。次に、下地金属層６２の下面において図２に示す第２の配線１８及び溝２６を形成すべき領域を除く部分にメッキレジスト層６３を形成する。次に、下地金属層６２をメッキ電流路として金等の電解メッキを行うことにより、下地金属層６２の下面において図２に示す第２の配線１８及び溝２６を形成すべき領域にメッキ層６４を形成する。この後、メッキレジスト層６３を剥離する。
【００１５】
次に、図５に示すように、シリコン基板１２の上面全体にポリイミド等からなる第１の絶縁膜２１を形成する。次に、図６に示すように、ダイシングストリート６１の所定の複数箇所に対応する部分におけるシリコン基板１２等に平面ほぼ円形状の貫通孔（図２の溝２６に相当するもの）２６をウェットエッチング、ドライエッチング、レーザの照射等により形成する。この場合、貫通孔２６内に露出されたシリコン基板１２の壁面に自然酸化膜からなる絶縁膜（図示せず）が形成される。この絶縁膜の膜厚が薄すぎる場合には、加熱処理により、この絶縁膜の膜厚を厚くするようにしてもよい。
【００１６】
次に、図７に示すように、スパッタにより、第１の絶縁膜２１の上面及び貫通孔２６の内壁面に銅等からなる金属膜６５を形成する。この状態では、貫通孔２６内に形成された金属膜６５の下端部は下地金属層６２及びメッキ層６４に接続されている。なお、貫通孔２６内に形成された金属膜６５の導電性に問題があるような場合には、貫通孔２６内に導電ペーストを充填するようにしてもよい。また、貫通孔２６内に形成する金属膜６５をスルーホールメッキ処理により形成するようにしてもよい。
【００１７】
次に、図８に示すように、シリコン基板１２の下面側にドライフィルムレジスト６６をラミネートし、次いでこのドライフィルムレジスト６６の図２における第２の配線１８の接続パッド部１８ａに対応する部分に開口部６７を形成する。次に、下地金属層６２をメッキ電流路として金等の電解メッキを行うことにより、開口部６７内におけるメッキ層６４下に第２の柱状電極１９を形成する。次に、ドライフィルムレジスト６６を剥離すると、図９に示すようになる。次に、メッキ層６４をマスクとして下地金属層６２をエッチングすると、図１０に示すように、２層構造の第２の配線１８が形成される。
【００１８】
次に、図１１に示すように、シリコン基板１２の下面側及び貫通孔２６内にエポキシ樹脂等からなる封止膜２０を形成する。この場合、第２の柱状電極１９を完全に覆うように、封止膜２０の膜厚をある程度厚くし、次いで封止膜２０の下面を仮研磨して平坦化する。この平坦化は後の工程を容易とするためである。また、この平坦化した状態でも、第２の柱状電極１９の下端面は封止膜２０によって覆われている。これは、後の工程において第２の柱状電極１９の下端面を保護するためである。次に、金属膜６５の上面において図２に示す第３の配線２２を形成すべき領域及び貫通孔２６の部分にレジスト層６８を形成する。次に、レジスト層６８をマスクとして金属膜６５をエッチングすると、図１２に示すように、第３の配線２２及び接続部２７が形成される。この後、レジスト層６８を剥離する。
【００１９】
次に、図１３に示すように、シリコン基板１２の上面側にポリイミド等からなる第２の絶縁膜２３を形成し、次いでこの第２の絶縁膜２３に図１に示す開口部２４を形成する。次に、図１４に示すように、開口部２４を含む第２の絶縁膜２３の上面全体に銅等からなる金属膜６９を形成する。次に、金属膜６９の上面において図２に示す第４の配線２５を形成すべき領域にレジスト層７０を形成する。次に、レジスト層７０をマスクとして金属膜６９をエッチングすると、図１５に示すように、第４の配線２５が形成される。この後、レジスト層７０を剥離する。次に、図１６に示すように、封止膜２０の下面を本研磨し、第２の柱状電極１９の下端面を露出させる。次に、ダイシングストリート６１の中央部でダイシングすると、図１及び図２に示す半導体パッケージ１１が得られる。
【００２０】
なお、上記実施形態では、例えば図２に示すように、第２の柱状電極１９と配線基板４１の第２の接続パッド４４とを異方導電性接着剤５１の導電性粒子５３を介して接続した場合について説明したが、これに限らず、例えば図１７に示すように、第２の接続パッド４４上または第２の柱状電極１９下に予め設けられた半田ボール７１を介して接続するようにしてもよい。また、上記実施形態では、例えば図２に示すように、第４の配線２５をむき出しとした場合について説明したが、これに限らず、例えば図１７に示すように、レジスト等からなる保護膜７２によって覆うようにしてもよい。また、上記実施形態では、半導体パッケージ１１用の第１の柱状電極１７とベアチップ３１用の第２の柱状電極１９とを別々とした場合について説明したが、これに限らず、例えば電源やグランド用の第２の配線１８を同じく電源やグランド用の第１の配線１６に接続し、電源やグランド用の第１の柱状電極１７を共有化するようにしてもよい。さらに、上記実施形態では、半導体パッケージ１１上に１個のベアチップ３１を搭載した場合について説明したが、これに限らず、複数個のベアチップ３１や他のチップ部品を搭載するようにしてもよい。この場合、例えば図１７に示すように、シリコン基板１２上の中央部に第３及び第４の配線２２ａ、２５ａを適宜に形成するようにしてもよい。
【００２１】
また、第２の配線１８及び第２の柱状電極１９を形成せずに、例えば図１８に示すようにしてもよい。すなわち、シリコン基板１２及び封止膜２０等の側面に溝２６を形成し、この溝２６内に導電ペースト等からなる接続部２７を第３の配線２２に接続させて形成し、この接続部２７の下端面を配線基板４１の第２の接続パッド４４に異方導電性接着剤５１の導電性粒子５３を介して接続するようにしてもよい。なお、この場合も、例えば電源やグランド用の第２の配線１８及び第２の柱状電極１９のみを形成し、電源やグランド用の第１の柱状電極１７を共有化するようにしてもよい。加えて、シリコン基板１２の上面側に形成する配線は、第３と第４の配線２２、２５からなる２層構造に限ることなく、単層構造あるいは３層以上の構造としてもよい。また、第１の配線１６は、場合によっては下地金属層のみによって形成するようにしてもよい。さらに、接続部２７等を形成せずに、シリコン基板１２の上面側に形成された配線を配線基板４１の第２の接続パッド４４にワイヤボンディングにより接続するようにしてもよい。
【００２２】
【発明の効果】
以上説明したように、この発明によれば、半導体基板の他の面上に配線を形成しているので、半導体基板の他の面上に電子部品を搭載することができ、したがって半導体基板及び該半導体基板の他の面上に搭載された電子部品を配線基板上に立体的に搭載することができ、ひいては実装密度を高くすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の実装構造の主として半導体パッケージ用の第１の柱状電極の部分の断面図。
【図２】同実装構造の主としてベアチップ用の第２の柱状電極の部分の断面図。
【図３】図１及び図２に示す半導体パッケージの製造に際し、当初用意したものの一部の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】図１５に続く製造工程の断面図。
【図１７】この発明の他の実施形態における半導体装置の実装構造の要部の断面図。
【図１８】この発明のさらに他の実施形態における半導体装置の実装構造の要部の断面図。
【符号の説明】
１ 半導体装置
１１ 半導体パッケージ
１６ 第１の配線
１７ 第１の柱状電極
１８ 第２の配線
１９ 第２の柱状電極
２２ 第３の配線
２５ 第４の配線
２７ 接続部
３１ ベアチップ
４１ 配線基板
５１ 異方導電性接着剤
Claims (2)
- ウエハの一の面上に形成された絶縁膜に形成された開口部を介して露出された接続パッド上から前記絶縁膜上にかけて接続パッド部を有する第１の配線を形成するとともに、ダイシングストリートの部分における前記絶縁膜上から前記絶縁膜上の他の部分にかけて接続パッド部を有する第２の配線を形成する工程と、前記第１及び第２の配線の各接続パッド部上に第１及び第２の柱状電極を形成する工程と、前記第１及び第２の柱状電極を除く前記絶縁膜上に封止膜を形成する工程と、前記ウエハの他の面上に第３の配線を形成する工程と、前記ウエハのダイシングストリートの部分に貫通孔を形成して該貫通孔内に前記第２の配線と前記第３の配線とを接続する接続部を形成する工程と、
前記ウエハの他の面上に第３の配線を形成する工程と、前記第３の配線形成後に、前記封止膜の下面を本研磨し、第２の柱状電極の下端面を露出させる工程と、前記ウエハをダイシングして複数の半導体装置を得る工程とを具備することを特徴とする半導体装置の製造方法。 - 請求項１記載の発明において、ダイシング後に、前記ウエハの他の面上に電子部品を前記第３の配線に接続させて搭載することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27245598A JP4168494B2 (ja) | 1998-09-10 | 1998-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27245598A JP4168494B2 (ja) | 1998-09-10 | 1998-09-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091496A JP2000091496A (ja) | 2000-03-31 |
| JP4168494B2 true JP4168494B2 (ja) | 2008-10-22 |
Family
ID=17514164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27245598A Expired - Fee Related JP4168494B2 (ja) | 1998-09-10 | 1998-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4168494B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443516B1 (ko) * | 2001-12-24 | 2004-08-09 | 주식회사 하이닉스반도체 | 적층 패키지 및 그 제조 방법 |
| JP2008282895A (ja) * | 2007-05-09 | 2008-11-20 | Sanae Murakami | 半導体パッケージ |
| JP2009277970A (ja) * | 2008-05-16 | 2009-11-26 | Fujikura Ltd | 回路配線基板実装体 |
-
1998
- 1998-09-10 JP JP27245598A patent/JP4168494B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091496A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4505983B2 (ja) | 半導体装置 | |
| JP4126389B2 (ja) | 半導体パッケージの製造方法 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP4380130B2 (ja) | 半導体装置 | |
| JPH10135270A (ja) | 半導体装置及びその製造方法 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| JP2001217337A (ja) | 半導体装置及びその製造方法 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003197856A (ja) | 半導体装置 | |
| US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| US7253510B2 (en) | Ball grid array package construction with raised solder ball pads | |
| JP4511148B2 (ja) | 半導体装置の製造方法 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2005347358A (ja) | 回路装置およびその製造方法 | |
| JP2006228897A (ja) | 半導体装置 | |
| CN113223971A (zh) | 半导体器件及制造该半导体器件的方法 | |
| JP2021019081A (ja) | 半導体パッケージ | |
| JP2003017655A (ja) | 半導体実装体およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |