[go: up one dir, main page]

JPH08201763A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH08201763A
JPH08201763A JP7014441A JP1444195A JPH08201763A JP H08201763 A JPH08201763 A JP H08201763A JP 7014441 A JP7014441 A JP 7014441A JP 1444195 A JP1444195 A JP 1444195A JP H08201763 A JPH08201763 A JP H08201763A
Authority
JP
Japan
Prior art keywords
circuit
signal line
reference voltage
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7014441A
Other languages
English (en)
Other versions
JP3135810B2 (ja
Inventor
Yasushi Kubota
靖 久保田
Ichiro Shiraki
一郎 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP07014441A priority Critical patent/JP3135810B2/ja
Priority to US08/591,281 priority patent/US5754155A/en
Publication of JPH08201763A publication Critical patent/JPH08201763A/ja
Application granted granted Critical
Publication of JP3135810B2 publication Critical patent/JP3135810B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【構成】 走査信号線駆動回路３に電源電圧ＶGHおよび
ＶGLを供給する電源回路１１の基準電圧発生回路１２
が、表示用画素４と同一基板５上にあり、かつ、上記基
準電圧発生回路１２を構成するトランジスタが、上記表
示用画素４を構成する画素トランジスタＴＲ(PIX) と略
同一の閾値電圧を有する画像表示装置。 【効果】 走査信号線駆動回路３の電源電圧ＶGHおよび
ＶGLは、自動的に、上記表示用画素４を構成する画素ト
ランジスタＴＲ(PIX) の特性に対して最適化された値と
なる。したがって、画素アレイ１毎に、或いは、使用環
境が変わる毎に、電源電圧ＶGHおよびＶGLを調整する必
要がなくなり、調整コストの低減と、使い勝手の向上が
図られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
駆動される画像表示装置に係り、特にその駆動回路の電
源電圧を自動的に最適化する画像表示装置に関するもの
である。
【０００２】
【従来の技術】画像表示装置は、使用目的等に応じた駆
動方式を採用しているが、その中でも、グラフィックス
表示に適したアクティブマトリクス駆動方式のものが知
られている。
【０００３】この種の画像表示装置は、図２０に示すよ
うに、画素アレイ１０１と、走査信号線駆動回路１０２
と、データ信号線駆動回路１０３と、タイミング信号生
成回路１０４とを備えている。このような構成の画像表
示装置において、走査信号線駆動回路１０２は、タイミ
ング信号生成回路１０４で同期信号ＳＹＮＣに基づいて
生成されたタイミング信号ＴＩＭを用いて画素アレイ１
０１における後述の各走査信号線ＧＬ…に対して走査信
号を出力する。また、データ信号線駆動回路１０３は、
タイミング信号ＴＩＭを用いて、サンプリングした映像
信号ＤＡＴＡを後述のデータ信号線ＳＬ…に転送（また
は、増幅して転送）する。
【０００４】図２１の（ａ）に示すように、画素アレイ
１０１においては、多数の走査信号線ＧＬ…と多数のデ
ータ信号線ＳＬ…とが交差する状態で配されており、隣
接する２本の走査信号線ＧＬ・ＧＬと隣接する２本のデ
ータ信号線ＳＬ・ＳＬとで包囲された部分に画素１０５
が設けられている。このように、画素１０５…は、画素
アレイ１０１内でマトリクス状に配列されており、１列
当たりに１本のデータ信号線ＳＬが割り当てられ、１行
当たりに１本の走査信号線ＧＬが割り当てられている。
【０００５】液晶表示装置の場合、画素１０５は、図２
１の（ｂ）に示すように、画素トランジスタ（以降、単
にトランジスタと称する）ＴＲ(PIX) と、液晶容量ＣL
および必要に応じて付加される補助容量ＣS からなる画
素容量ＣP とによって構成されている。一般に、アクテ
ィブマトリクス型液晶表示装置においては、画素１０５
には、表示を安定させるために、液晶容量ＣL と並行に
補助容量ＣS が付加されている。補助容量は、液晶容量
ＣL やトランジスタＴＲ(PIX) のリーク電流、トランジ
スタＴＲ(PIX) のゲート・ソース間容量等の寄生容量に
よる画素電位の変動、液晶容量ＣL の表示データ依存性
等の影響を最小限に抑えるためのものである。
【０００６】トランジスタＴＲ(PIX) のゲートは、走査
信号線ＧＬに接続されている。また、液晶容量ＣL およ
び補助容量ＣS の一方の電極は、トランジスタＴＲ
(PIX) のドレイン電極およびソース電極を介してデータ
信号線ＳＬに接続され、液晶容量ＣL の他方の電極は、
液晶セルを挟んで対向電極に接続されている。さらに、
補助容量ＣS の他方の電極は、全ての画素１０５…に共
通する図示しない共通電極線（Cs on Common構造の場
合）、または隣接する走査信号線ＧＬ（Cs on Gate構造
の場合）に接続されている。
【０００７】後者の場合には、走査信号線ＧＬの寄生容
量が増加するため、信号の遅延の増大や信号波形のなま
りが生ずるという問題がある。一方、前者の場合には、
走査信号線ＧＬの寄生容量の増加はないが、新たに走査
信号線ＧＬと並行に補助容量線を敷設する必要があるの
で、開口率が低下するという問題がある。
【０００８】多数の走査信号線ＧＬ…は、走査信号線駆
動回路１０２に接続され、多数のデータ信号線ＳＬ…
は、データ信号線駆動回路１０３に接続されている。ま
た、図２０に示すように、走査信号線駆動回路１０２お
よびデータ信号線駆動回路１０３は、電源回路１０６・
１０７により、それぞれ異なる電源電圧ＶGH・ＶGLと電
源電圧ＶSH・ＶSLとで駆動されている。
【０００９】上記の画像表示装置において、データ信号
線駆動回路１０３は、表示用データ信号を１画素毎に、
または１水平走査期間（１Ｈライン）毎に、データ信号
線ＳＬ…に出力する。また、走査信号線ＧＬ…がアクテ
ィブ状態になるとトランジスタＴＲ(PIX) …が導通状態
となり、これによって、データ信号線ＳＬ…上に送られ
る表示用データ信号が画素容量ＣP に書き込まれる。そ
して、画素容量ＣP に書き込まれた電荷により表示が維
持されることになる。
【００１０】このとき、画素１０５が有する液晶容量Ｃ
L の劣化を防ぐために交流駆動を行う必要がある。この
交流駆動（反転駆動）をフレーム周期で行なうと、信号
のフレーム周波数により異なるが、例えばフレーム周波
数が６０Ｈｚの場合で３０Ｈｚのフリッカが目立つ。こ
のため、フレーム反転に加えて、１水平走査期間毎に極
性を反転させる、いわゆる「フレーム＋ゲートライン反
転」駆動、または、フィールド内で１列毎にデータ信号
の極性を反転させるとともに１垂直走査期間毎に極性を
反転させる、いわゆる「フレーム＋ソースライン反転」
駆動のいずれかを行なうことが通例になっている。
【００１１】また、データ信号線駆動回路１０３には、
点順次駆動方式と線順次駆動方式とがある。
【００１２】点順次駆動方式は、サンプリングした映像
信号をデータ信号線ＳＬ…に直接書き込む方式である。
点順次駆動方式のデータ信号線駆動回路１０３は、図２
２に示すように、シフトレジスタ１１１と、ラッチ回路
１１２…と、サンプリングスイッチ１１３…とを備えて
いる。このデータ信号線駆動回路１０３において、シフ
トレジスタ１１１に入力されたスタートパルスＴＩＭ
（タイミング信号）がクロック信号ＣＬＫに同期してシ
フトされる。この結果出力されたパルスが、ラッチ回路
１１２を経てサンプリングスイッチ１１３に与えられ
る。そのパルスによりサンプリングスイッチ１１３が閉
じると、映像信号ＤＡＴＡは、サンプリングスイッチ１
１３を通じてデータ信号線ＳＬi,ＳＬi+1 …に与えられ
る。
【００１３】点順次駆動方式のデータ信号線駆動回路１
０３は、映像信号ＤＡＴＡをサンプリングスイッチ１１
３…を介してデータ信号線ＳＬi,ＳＬi+1 …に転送する
ようになっているので、駆動回路としての規模は小さく
なるが、書き込み時間が短くなり、そのために大画面化
に対応するには制約がある。
【００１４】上記のサンプリングスイッチ１１３は、図
２３に示すように、通常、サンプリング能力の点および
映像信号のレベル変動を抑えられる点から、ＣＭＯＳ構
造とすることが望ましい。サンプリングスイッチ１１３
は、ｎチャネルトランジスタ１１３ａと、ｐチャネルト
ランジスタ１１３ｂとが並列接続されたトランスミッシ
ョンゲートであり、ｎチャネルトランジスタ１１３ａが
２個のインバータ１１４・１１５で駆動される一方、ｐ
チャネルトランジスタ１１３ｂが１個のインバータ１１
６で駆動されるようになっている。これにより、ｎチャ
ネルトランジスタ１１３ａおよびｐチャネルトランジス
タ１１３ｂは、ゲート電極にそれぞれ逆極性の制御信号
（ゲート電圧）が与えられて同時に導通し、映像信号Ｄ
ＡＴＡを取り込む。
【００１５】一方、線順次駆動方式は、サンプリングし
た映像信号を一旦データ記憶部に転送した後に増幅器で
増幅してデータ信号線ＳＬ…に書き込む方式である。線
順次駆動方式のデータ信号線駆動回路１０３は、図２４
に示すように、シフトレジスタ１１１と、ラッチ回路１
１２…と、サンプリングスイッチ１１７…，１１８…
と、バッファアンプ１１９…と、サンプリング容量Ｃ
samp…と、ホールド容量Ｃhold…とを備えている。
【００１６】このデータ信号線駆動回路１０３におい
て、ある水平走査期間において、入力された映像信号
が、サンプリングスイッチ１１７…によりサンプリング
された後、一旦サンプリング容量Ｃsampに蓄えられる。
蓄えられたサンプリングデータ（電荷）は、水平帰線期
間において、データ転送信号ＴＲＦに同期して動作する
サンプリングスイッチ１１８…を介してホールド容量Ｃ
holdに転送されて保持される。そして、次の水平走査期
間において、ホールド容量Ｃholdに保持されている電圧
と同じレベルの信号が、バッファアンプ１１９…を介し
てデータ信号線ＳＬi,ＳＬi+1 …に書き込まれる。
【００１７】線順次駆動方式のデータ信号線駆動回路１
０３は、一旦サンプリングした映像信号を１ライン分一
括してバッファアンプ１１９によってデータ信号線ＳＬ
に書き込むようになっており、駆動回路の規模は大きく
なるが、書き込み時間が十分にとれるため、大画面化に
も対応できるという特徴がある。
【００１８】ところで、上記の駆動回路の電源電圧（内
部にレベルシフタを有している場合には、最終段の回路
の駆動電圧）は次のようにして決められている。
【００１９】走査信号線駆動回路１０２の電源電圧（走
査信号線への出力電圧）は、低電圧側でトランジスタＴ
Ｒ(PIX) が映像信号ＤＡＴＡを１フレーム期間だけ保持
できるように、また、高電圧側で画素トランジスタが映
像信号ＤＡＴＡを所定の時間内に書き込むことができる
ように与えられる。
【００２０】具体的には、液晶の飽和電圧をＶsat 、ト
ランジスタＴＲ(PIX) の閾値電圧をＶth(PIX) 、画素ト
ランジスタのオンマージン、オフマージンをそれぞれＶ
on(P IX) ・Ｖoff(PIX)とすると、走査信号線駆動回路１
０２の低電圧側電位ＶGLおよび高電圧側電位ＶGHは、映
像信号の中心値を基準としたときそれぞれ次のようにな
る。
【００２１】 ＶGL＝−Ｖsat ＋Ｖth(PIX) −Ｖoff(PIX) ＶGH＝Ｖsat ＋Ｖth(PIX) ＋Ｖon(PIX) …（１） なお、オンマージンは、書き込み時に画素トランジスタ
のゲート電極に与える電圧の余裕分であり、オフマージ
ンは、保持時に画素トランジスタのゲート電極に与える
電圧の余裕分である。
【００２２】点順次駆動方式のデータ信号線駆動回路１
０３の電源電圧（ＣＭＯＳサンプリングスイッチの制御
信号となる電圧）は、低電圧側と高電圧側とで個別に設
定される。すなわち、低レベルの電源電圧は、ｎＭＯＳ
サンプリングトランジスタが映像信号を１水平期間だけ
保持でき、かつ、ｐＭＯＳサンプリングトランジスタが
映像信号を所定の時間内に書き込むことができるように
与えられる。一方、高レベルの電源電圧は、ｐＭＯＳサ
ンプリングトランジスタが映像信号を１水平期間だけ保
持でき、かつ、ｎＭＯＳサンプリングトランジスタが映
像信号を所定の時間内に書き込むことができるように与
えられる。
【００２３】実際の電源電圧は、保持特性で制限される
ことが多いので、ここでは保持特性を考慮した場合につ
いて述べる。具体的には、液晶の飽和電圧をＶsat 、ｎ
ＭＯＳサンプリングトランジスタの閾値電圧を
Ｖth(n) 、ｐＭＯＳサンプリングトランジスタの閾値電
圧をＶth(p) 、サンプリングトランジスタのオフマージ
ンをＶoff(SD) とすると、データ信号線駆動回路の低電
圧側電位ＶSLおよび高電圧側電位ＶSHは、映像信号の中
心値を基準としたとき、それぞれ次のようになる。
【００２４】 ＶSL＝−Ｖsat ＋Ｖth(n) −Ｖoff(SD) ＶSH＝Ｖsat ＋Ｖth(p) ＋Ｖoff(SD) …（２） なお、オフマージンは、保持時にサンプリングトランジ
スタのゲート電極に与える電圧の余裕分である。
【００２５】一方、線順次駆動方式におけるバッファア
ンプ１１９は、例えば、図１６および図１７のように構
成されるが、このバッファアンプのバイアス電圧は、バ
イアストランジスタ（トランジスタＴＲ4e・ＴＲ4g・Ｔ
Ｒ5b・ＴＲ5c）が飽和状態で定電流源として動作するよ
うに与えられる。
【００２６】具体的には、バッファアンプ１１９の駆動
電圧の低電圧側電位をＶL(amp)、高電圧側電位をＶ
H(amp)、ｎＭＯＳバイアストランジスタの閾値電圧をＶ
th(n) 、ｐＭＯＳバイアストランジスタの閾値電圧をＶ
th(p) 、バイアストランジスタのオンマージンをＶ
on(amp) とすると、ｎＭＯＳバッファアンプのバイアス
電位Ｖb(n)およびｐＭＯＳバッファアンプのバイアス電
位Ｖb(p)は、それぞれ次のようになる。
【００２７】 Ｖb(n)＝ＶL(amp)＋Ｖth(n) ＋Ｖon(amp) Ｖb(p)＝ＶH(amp)＋Ｖth(p) −Ｖon(amp) …（３） なお、オンマージンは、バイアストランジスタが定電流
源として動作するようにバイアストランジスタのゲート
電極に与える電圧の余裕分である。
【００２８】上式は、図１６および図１７のいずれのバ
ッファアンプにおいても当てはまるものであり、図１６
のＶb4a ・Ｖb4b および図１７のＶb5a はＶb(n)とな
り、図１７のＶb5b はＶb(p)となる。
【００２９】ところで、従来、アクティブマトリクス型
液晶表示装置の多くにおいて、前述の画素１０５…は、
ガラス基板上に形成された非晶質シリコン薄膜トランジ
スタにより構成されていた。また、走査信号線駆動回路
１０２およびデータ信号線駆動回路１０３は、ガラス基
板に外付けされる複数のドライバＩＣであった。
【００３０】これに対して、近年、画像表示装置の小型
化、信頼性向上、コスト低減等を実現するために、走査
信号線駆動回路１０２やデータ信号線駆動回路１０３を
画素アレイ１０１と同一の基板上にモノリシックに構成
する技術が開発されつつある。
【００３１】この場合、能動素子としては、単結晶、多
結晶、または非晶質のいずれかのシリコン薄膜からなる
電界効果トランジスタが用いられる。実際には、大面積
に形成できることから、多結晶シリコン薄膜トランジス
タが用いられることが多い。
【００３２】
【発明が解決しようとする課題】上記の多結晶シリコン
薄膜トランジスタでは、その製造条件によって、結晶粒
の大きさや界面状態が異なり、その結果、トランジスタ
特性（キャリア移動度、閾値電圧、リーク電流等）が大
きく変動することがある。例えば、閾値電圧は、同一の
基板内では数十ｍＶのバラツキに収まっているのに対
し、異なる基板間では数Ｖのバラツキが発生することも
珍しくはない。
【００３３】また、環境温度の変化に対してもトランジ
スタ特性が変化することを考慮しなければならない。特
に、液晶表示装置をプロジェクタ用の光シャッタとして
使う場合には、環境温度が６０℃以上になることもある
ので、その温度が大きな変動要因となりうる。以上のよ
うにトランジスタ特性の変動が生じた場合、以下のよう
な問題が発生する恐れがある。
【００３４】すなわち、液晶表示装置の走査信号線駆動
回路１０２およびデータ信号線駆動回路１０３における
駆動電圧やバイアス電圧は、前記（１）ないし（３）式
のように決められるが、いずれもトランジスタの閾値電
圧に依存する。上述したように、閾値電圧がパネル（基
板）間でばらついていたり環境温度によって大きく変動
したりすると、それに合わせて駆動電圧やバイアス電圧
を変える必要がある。これは、製造者にとって画像表示
装置の製造コストを上昇させる要因になるとともに、使
用者にとって画像表示装置の使い勝手を悪化させるもの
である。
【００３５】ところで、素子の温度ドリフトや経年変
化、素子の特性のバラツキ等による駆動回路の出力特性
（出力レベル）の変化に対しては、ブランキング期間中
の画像信号のレベルを用いて、出力レベルにフィードバ
ックをかけて補償する手法が特開平３−２７８０２１号
公報に提案されている。しかしながら、この手法は、映
像信号のレベルを補正するものであって、電源レベルが
補正されないことから、上記の問題点を本質的に解決す
るものではない。
【００３６】本発明は、上記の事情に鑑みてなされたも
のであって、駆動電圧やバイアス電圧を人為的に調整す
る必要のない、安価で使い勝手の良い画像表示装置を提
供することを目的としている。
【００３７】
【課題を解決するための手段】本発明の画像表示装置
は、上記の課題を解決するために、前記の各請求項に記
載のように構成されていることを特徴としている。
【００３８】請求項１に係る画像表示装置は、マトリク
ス状に配列された表示用の複数の画素と、上記画素に映
像信号を与えるデータ信号線駆動回路と、上記画素への
映像信号の書き込みを制御する走査信号線駆動回路と、
基準電圧を発生する基準電圧発生回路および基準電圧発
生回路の出力に基づいて上記走査信号線駆動回路に電流
を供給する電流供給回路を有する電源回路とを備え、上
記基準電圧発生回路が上記画素とともに同一の基板上に
設けられ、かつ、上記基準電圧発生回路を構成するトラ
ンジスタが上記画素を構成するトランジスタとほぼ同一
の閾値電圧を有している。
【００３９】請求項２に係る画像表示装置は、マトリク
ス状に配列された表示用の複数の画素と、上記画素に映
像信号を与えるデータ信号線駆動回路と、上記画素への
映像信号の書き込みを制御する走査信号線駆動回路と、
基準電圧を発生する基準電圧発生回路および基準電圧発
生回路の出力に基づいて上記データ信号線駆動回路に電
流を供給する電流供給回路を有する電源回路とを備え、
上記基準電圧発生回路が上記データ信号線駆動回路とと
もに同一の基板上に設けられ、かつ、上記基準電圧発生
回路を構成するトランジスタが上記データ信号線駆動回
路を構成するトランジスタとほぼ同一の閾値電圧を有し
ている。
【００４０】請求項３に係る画像表示装置は、マトリク
ス状に配列された表示用の複数の画素と、出力段に設け
られたバッファアンプを介して上記画素に映像信号を与
えるデータ信号線駆動回路と、上記画素への映像信号の
書き込みを制御する走査信号線駆動回路と、基準電圧を
発生する基準電圧発生回路および基準電圧発生回路の出
力に基づいて上記バッファアンプに供給する電流供給回
路を有する電源回路とを備え、上記基準電圧発生回路が
上記バッファアンプとともに同一の基板上に設けられ、
かつ、上記基準電圧発生回路を構成するトランジスタが
上記バッファアンプを構成するトランジスタとほぼ同一
の閾値電圧を有している。
【００４１】請求項４に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
の基準電圧発生回路を構成するトランジスタが、上記画
素、上記データ信号線駆動回路、上記走査信号線駆動回
路または上記バッファアンプを構成するトランジスタと
ほぼ同一の素子構造である。
【００４２】請求項５に係る画像表示装置は、上記の請
求項１、２、３または４に係る画像表示装置であって、
上記走査信号線駆動回路または上記データ信号線駆動回
路の少なくとも一方が上記画素とともに上記基板上に形
成され、上記基板上に形成された上記駆動回路および上
記画素を構成するトランジスタが、単結晶シリコン薄
膜、多結晶シリコン薄膜または非晶質シリコン薄膜のい
ずれかにより形成されている。
【００４３】請求項６に係る画像表示装置は、上記の請
求項１、２、３または４に係る画像表示装置であって、
上記走査信号線駆動回路または上記データ信号線駆動回
路の少なくとも一方が上記画素とともに上記基板上に形
成され、上記基板上に形成された上記駆動回路および上
記画素を構成するトランジスタが、６００℃以下で形成
された多結晶シリコン薄膜からなる。
【００４４】請求項７に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
電流供給回路が上記基準電圧発生回路とともに上記基板
上に形成されている。
【００４５】請求項８に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
電流供給回路が上記基準電圧発生回路と異なる基板上に
形成されている。
【００４６】請求項９に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
画素が液晶素子を有している。
【００４７】
【作用】請求項１の構成によれば、走査信号線駆動回路
に駆動電圧を供給する電源回路の基準電圧発生回路が、
表示用画素と同一基板上にあり、かつ、上記基準電圧発
生回路を構成するトランジスタが、上記表示用画素を構
成するトランジスタと略同一の閾値電圧を有するので、
上記走査信号線駆動回路の駆動電圧は、自動的に、上記
表示用画素を構成するトランジスタの特性に対して最適
化された値となる。したがって、画素アレイ毎に、或い
は、使用環境が変わる毎に、電源電圧を調整する必要が
なくなり、調整コストの低減と、使い勝手の向上が図ら
れる。
【００４８】請求項２の構成によれば、データ信号線駆
動回路に駆動電圧を供給する電源回路の基準電圧発生回
路が、上記データ信号線駆動回路と同一基板上にあり、
かつ、上記基準電圧発生回路を構成するトランジスタ
が、上記データ信号線駆動回路を構成するトランジスタ
と略同一の閾値電圧を有するので、上記データ信号線駆
動回路の駆動電圧は、自動的に、上記データ信号線駆動
回路を構成するトランジスタの特性に対して最適化され
た値となる。したがって、画素アレイ毎に、或いは、使
用環境が変わる毎に、電源電圧を調整する必要がなくな
り、調整コストの低減と、使い勝手の向上が図られる。
【００４９】請求項３の構成によれば、バッファアンプ
にバイアス電圧を供給する電源回路の基準電圧発生回路
が、上記バッファアンプとともに同一の基板上にあり、
かつ、上記基準電圧発生回路を構成するトランジスタが
上記バッファアンプを構成するトランジスタとほぼ同一
の閾値電圧を有するので、上記バッファアンプのバイア
ス電圧は、自動的に、バッファアンプを構成するトラン
ジスタの特性に対して最適化された値となる。したがっ
て、画素アレイ毎に、或いは、使用環境が変わる毎に、
バイアス電圧を調整する必要がなくなり、調整コストの
低減と、使い勝手の向上が図られる。
【００５０】請求項４の構成によれば、基準電圧発生回
路を構成するトランジスタの閾値電圧と、上記画素、上
記データ信号線駆動回路、上記走査信号線駆動回路また
は上記バッファアンプを構成するトランジスタの閾値電
圧とがほぼ同じになる。これにより、上記の請求項１、
２または３の画像表示装置を容易に実現できる。
【００５１】請求項５の構成によれば、単結晶シリコン
基板上に形成された通常の集積回路回路（ＩＣ）を構成
するトランジスタに比べて、制御性（バラツキ）の点で
劣っている薄膜トランジスタにおける、駆動電圧やバイ
アス電圧の調整の必要性がなくなる。その結果、実装が
容易で大型の画像表示装置を実現できる。
【００５２】請求項６の構成によれば、制御性（バラツ
キ）の点で劣っている薄膜トランジスタにおける、駆動
電圧やバイアス電圧の調整の必要性がなくなる。その結
果、実装が容易で大型の画像表示装置を実現できる。
【００５３】請求項７の構成によれば、前記基準電圧発
生回路と前記電流供給回路との間に配線（信号線、およ
び、電源線）が基板内部の配線となるため、実装が単純
になる。
【００５４】請求項８の構成によれば、電流供給回路と
して単結晶シリコン基板上に形成された通常の集積回路
回路（ＩＣ）を用いることが可能になる。これによっ
て、電流供給能力を大きくとることができるので、安定
した電源回路を構成することが可能となる。
【００５５】請求項９の構成によれば、電源電圧を調整
する必要がないので、多階調表示が要求される液晶表示
装置における、映像信号の書き込みや保持への厳しい要
求にも容易に対応できる。これによって、安価で使い勝
手のよい液晶表示装置が得られる。
【００５６】
【実施例】
〔実施例１〕本発明の第１の実施例について図１ないし
図７に基づいて説明すれば、以下の通りである。なお、
後述する第２ないし第５の実施例における構成要素で、
本実施例における構成要素と同等の機能を有するものに
ついては、同一の符号を付記してその説明を省略する。
【００５７】本実施例に係る画像表示装置は、アクティ
ブマトリクス駆動方式の液晶表示装置であり、図１に示
すように、画素アレイ１と、データ信号線駆動回路２
と、走査信号線駆動回路３とを備えている。画素アレイ
１には、多数の走査信号線ＧＬ…と、多数のデータ信号
線ＳＬ…とが垂直に交差して配されている。また、隣接
する走査信号線ＧＬ・ＧＬと隣接するデータ信号線ＳＬ
・ＳＬとで囲まれた領域には、画素４が１つずつ設けら
れており、全体で画素４…はマトリクス状に配列されて
いる。
【００５８】画素４は、画素トランジスタＴＲ(PIX) お
よび液晶素子としての液晶容量ＣLを有している。画素
トランジスタＴＲ(PIX) は、例えばＭＯＳ型のＦＥＴに
より構成されており、ゲートが走査信号線ＧＬに接続さ
れ、ソースがデータ信号線ＳＬに接続されている。
【００５９】データ信号線駆動回路２は、入力されたア
ナログの映像信号を、一定周期のタイミング信号に同期
してサンプリングし、必要に応じて増幅して、各データ
信号線ＳＬ…に与えるようになっている。走査信号線駆
動回路３は、タイミング信号に同期して走査信号線ＧＬ
…を順次選択して、画素４…内の画素トランジスタＴＲ
(PIX) のオン・オフを制御することにより、各データ信
号線ＳＬ…に与えられたデータ（映像信号）を各画素４
…に書き込ませるとともに、書き込まれたデータを保持
させるようになっている。
【００６０】走査信号線駆動回路３は、電源回路１１に
より高レベルの電源電圧ＶGHおよび低レベルの電源電圧
ＶGLが与えられている。この電源回路１１は、基準電圧
発生回路１２と電流供給回路１３とを有しており、これ
らの具体的な構成は図２および図４に示すようになって
いる。
【００６１】図２に示す電源回路１１において、基準電
圧発生回路１２は、画素トランジスタＴＲ(PIX) と同一
構造を有するｎ型のトランジスタ（図２のＴＲ(PIX) ）
と、抵抗値の十分大きい抵抗Ｒとからなる回路を２つ有
しており、これらの回路がそれぞれトランジスタＴＲ
(PIX) の閾値電圧に応じた基準電圧ＶGH’・ＶGL’を発
生するようになっている。
【００６２】各回路において、トランジスタＴＲ(PIX)
と抵抗Ｒとは、直列に接続されており、トランジスタＴ
Ｒ(PIX) のゲート電極とドレイン電極とは短絡されてお
り、抵抗Ｒの一端に電圧ＶCCが印加されている。また、
一方の回路のトランジスタＴＲのソース電極には電圧Ｖ
sat ＋Ｖon(PIX) が印加されており、他方の回路のトラ
ンジスタＴＲのソース電極には電圧−Ｖsat −Ｖ
off(PIX)が印加されている。なお、Ｖsat は液晶の飽和
電圧であり、Ｖon(PIX) ・Ｖoff(PIX)はそれぞれトラン
ジスタＴＲ(PIX) のオンマージン、オフマージンであ
る。
【００６３】上記の基準電圧発生回路１２では、十分大
きな抵抗Ｒを用いて、トランジスタＴＲ(PIX) のゲート
電極とドレイン電極と短絡させることにより、トランジ
スタＴＲ(PIX) の閾値電圧Ｖth(PIX) だけの電位差を発
生させることができる。したがって、低電位側の基準電
圧ＶGL’は、−Ｖsat −Ｖoff(PIX)より画素トランジス
タＴＲ(PIX) の閾値電圧Ｖth(PIX) だけ高い電圧とな
る。一方、高電位側の基準電圧ＶGH’は、Ｖsat ＋Ｖ
on(PIX) よりＶth(PIX) だけ高い電圧となる。
【００６４】電流供給回路１３は、オペアンプの反転入
力端子と出力端子とが短絡されてなるバッファアンプ１
４・１４を備えており、入力信号と同一レベルの信号を
出力するようになっている。したがって、電流供給回路
１３から出力される電源電圧ＶGH・ＶGLは、基準電圧Ｖ
GH’・ＶGL’と同一レベルとなる。
【００６５】上記のバッファアンプ１４は、図３に示す
ように、動作電圧ＶCC（ＶDD）・ＶSS（ＶEE）で動作す
るようになっており、トランジスタＴＲ1a〜ＴＲ1gを備
えている。トランジスタＴＲ1e・ＴＲ1gには、それぞれ
バイアス電圧Ｖb1a ・Ｖb1bが印加される。
【００６６】一方、図４に示す電源回路１１において、
基準電圧発生回路１２は、図２の基準電圧発生回路１２
におけるトランジスタＴＲ(PIX) と抵抗Ｒとからなる回
路と同等の回路を１つ有している。この基準電圧発生回
路１２は、ある定電圧ＶSSより前記の閾値電圧Ｖ
th(PIX) だけ高い基準電圧ＶG を発生するようになって
いる。
【００６７】電流供給回路１３は、２つのシフト回路１
５ａ・１５ｂを有しており、上記の基準電圧ＶG をシフ
トさせることにより電源電圧ＶGH・ＶGLを出力するよう
になっている。高電圧側の電源電圧ＶGHを出力するシフ
ト回路１５ａでは、オペアンプの反転入力端子と出力端
子との間が抵抗ＲH を介して接続され、低電圧側の電源
電圧ＶGLを出力するシフト回路１５ｂでは、オペアンプ
の反転入力端子と出力端子との間が抵抗ＲL を介して接
続されている。また、抵抗ＲH および抵抗ＲLには、直
列に定電流源１６が接続されている。
【００６８】また、シフト回路１５ａ（または、１５
ｂ）は、図５に示すように、動作電圧ＶCC（ＶDD）・Ｖ
SS（ＶEE）で動作するようになっており、トランジスタ
ＴＲ2a〜ＴＲ2gを備えている。トランジスタＴＲ2e・Ｔ
Ｒ2gは、それぞれバイアス電圧Ｖb2a ・Ｖb2b が印加さ
れる。
【００６９】シフト回路１５ａ（１５ｂ）による電圧の
シフト量は、抵抗ＲH （ＲL ）の抵抗値Ｒh （Ｒl ）
と、定電流源１６の電流Ｉb との積で与えられる。した
がって、抵抗値Ｒh （Ｒl ）を、 Ｉb ×Ｒh ＝Ｖsat ＋Ｖon(PIX) −ＶSS Ｉb ×Ｒl ＝−Ｖsat −Ｖoff(PIX)−ＶSS となるように選ぶと、Ｉb ×Ｒh およびＩb ×Ｒl とい
う電圧シフトが行なわれ、（１）式により表される所望
の電源電圧ＶGH・ＶGLが得られる。
【００７０】上記の画素アレイ１、データ信号線駆動回
路２、走査信号線駆動回路３および基準電圧発生回路１
２は、同一の基板５上に形成されている。この基板５は
ガラス基板であり、その上に形成される回路は、いずれ
も、６００℃以下の温度で形成された多結晶シリコン薄
膜トランジスタで構成されている。一方、電流供給回路
１３は、基板５外に設けられており、単結晶シリコン基
板に形成された通常のＩＣ（集積回路）等により構成さ
れている。
【００７１】また、基板５上に形成される回路は、多結
晶シリコン薄膜トランジスタに限らず、単結晶シリコン
薄膜トランジスタまたは非晶質シリコン薄膜トランジス
タであってもよい。
【００７２】ところで、走査信号線駆動回路３の内部で
異なる電源電圧を用いている場合（例えば、シフトレジ
スタ等は定電圧で駆動し、出力はレベルシフタ等を介し
て高電圧で駆動する場合）には、上記の電源回路１１に
より最適電圧として供給される駆動電圧は、出力段を駆
動するためのものである。
【００７３】このように、本実施例では、基準電圧発生
回路１２が画素トランジスタＴＲ(P IX) と同じ構造の
（すなわち、ほぼ同一の閾値電圧を有する）多結晶シリ
コン薄膜トランジスタ等で構成され、かつ共通の基板５
上に形成されることにより、画素トランジスタＴＲ
(PIX) の閾値電圧Ｖth(PIX) に見合った駆動電圧を走査
信号線駆動回路３に与えることができる。これにより、
基板が異なることによるトランジスタ間の閾値電圧のバ
ラツキをなくすことができ、そのバラツキの影響による
電源電圧の調整が不要になる。また、電流供給回路１３
がＩＣで構成されることにより、電流供給能力が高く、
かつ出力が安定した電源回路１１を提供することができ
る。
【００７４】また、基板５上に形成される回路が前記の
ような薄膜トランジスタにより形成される構成では、薄
膜トランジスタの特性が単結晶シリコン基板上に形成さ
れた通常の集積回路を構成するトランジスタに比べて、
制御性（バラツキ）の点で劣る。しかしながら、上記の
ように電圧の調整が不要となるので、単結晶シリコント
ランジスタより特性の劣る薄膜シリコントランジスタを
有効に活用することができる。
【００７５】さらに、モノリシック構造の液晶表示装置
の大型化のために、基板５として安価なガラスを用いた
場合には、、その歪み点（約６００℃）以下の温度で素
子を形成する必要があるが、そのようなプロセスで形成
された素子は、より高温で形成された多結晶シリコン薄
膜トランジスタより特性が劣っている。この場合も、上
記の場合と同様に、特性の劣る多結晶シリコン薄膜トラ
ンジスタを有効に活用することができる。
【００７６】なお、本実施例において、基準電圧発生回
路１２内のトランジスタＴＲ(PIX)は、画素トランジス
タＴＲ(PIX) と同一構造であるが、同一構造でなくて
も、その閾値電圧がほぼ同一となっていれば、如何なる
構造をとっていても構わない。これは、後述の第２の実
施例においても同様である。
【００７７】また、電源回路１１は、図２および図４に
示した構成に限定されることなく、他の構成であっても
よい。
【００７８】〔変形例１〕本実施例の第１の変形例は、
図６に示すように、データ信号線駆動回路２および走査
信号線駆動回路３が基板５上に形成されていない点で図
１に示した構成と異なっている。
【００７９】本変形例においても、基準電圧発生回路１
２は、画素トランジスタＴＲ(PIX)とほぼ同一の素子を
含んでいるので、その閾値電圧Ｖth(PIX) に応じた基準
電圧ＶGH’・ＶGL’を発生して、電流供給回路６に出力
することができる。
【００８０】〔変形例２〕本実施例の第２の変形例は、
図７に示すように、走査信号線駆動回路３が基板５上に
形成され、データ信号線駆動回路２が基板５上に形成さ
れていない点で第１の変形例の構成と異なっている。
【００８１】〔実施例２〕本発明の第２の実施例につい
て図８に基づいて説明すれば、以下の通りである。な
お、本実施例における構成要素で、前記の第１の実施例
における構成要素と同等の機能を有するものについて
は、同一の符号を付記してその説明を省略する。
【００８２】図８に示すように、本実施例に係る液晶表
示装置においては、電源回路１１の電流供給回路１３
が、画素アレイ１、データ信号線駆動回路２、走査信号
線駆動回路３および基準電圧発生回路１２とともに、同
一の基板５上に形成されている。基板５上に形成されて
いる回路は、全て多結晶、単結晶または非晶質シリコン
薄膜トランジスタのいずれかで構成されている。
【００８３】このように、本実施例では、基準電圧発生
回路１２だけでなく電流供給回路１３も、画素トランジ
スタＴＲ(PIX) と同じ多結晶シリコン薄膜トランジスタ
で構成されているので、画素トランジスタＴＲ(PIX) の
閾値電圧Ｖth(PIX) に見合った駆動電圧を走査信号線駆
動回路３に与えることができる。また、電流供給回路１
３も基準電圧発生回路１２と同様に基板５上に形成され
ているので、基準電圧発生回路１２と電流供給回路１３
との間に信号線や電源線を基板５の外部に取り出す必要
がなくなり、外部端子の少ない画像表示パネルを提供す
ることができる。
【００８４】〔実施例３〕本発明の第３の実施例につい
て 図３、図５、図９ないし図１３に基づいて説明すれ
ば、以下の通りである。なお、本実施例における構成要
素で、前記の第１の実施例における構成要素と同等の機
能を有するものについては、同一の符号を付記してその
説明を省略する。
【００８５】図９に示すように、本実施例に係る液晶表
示装置におけるデータ信号線駆動回路２には、電源回路
２１によって高レベルの電源電圧ＶSHおよび低レベルの
電源電圧ＶSLが与えられている。この電源回路２１は、
基準電圧発生回路２２と電流供給回路２３とを有してお
り、これらの具体的な構成は図１０および図１１に示す
ようになっている。
【００８６】図１０に示す電源回路２１において、基準
電圧発生回路２２は、データ信号線駆動回路２を構成す
るトランジスタ（図示せず）と同一構造を有するトラン
ジスタＴＲ(n) ・ＴＲ(p) と、抵抗値の十分大きい抵抗
Ｒとからなる回路を２つ有しており、それぞれの回路で
トランジスタＴＲ(n) ・ＴＲ(p) の閾値電圧に応じた基
準電圧ＶSH’・ＶSL’を発生するようになっている。
【００８７】低電圧側の基準電圧ＶSL’を発生する回路
において、トランジスタＴＲ(n) と抵抗Ｒとは、直列に
接続されており、トランジスタＴＲ(n) のソース電極に
電圧−Ｖsat −Ｖoff(SD) が印加され、抵抗Ｒの一端に
電圧ＶDDが印加されている。一方、高電圧側の基準電圧
ＶSH’を発生する回路において、トランジスタＴＲ(p )
と抵抗Ｒとは、直列に接続されており、トランジスタＴ
Ｒ(p) のソース電極に電圧Ｖsat ＋Ｖoff(SD) が印加さ
れ、抵抗Ｒの一端に電圧ＶEEが印加されている。また、
トランジスタＴＲ(n) ・ＴＲ(p) は、ともにゲート電極
とドレイン電極とが短絡されている。なお、Ｖoff(SD)
は、トランジスタＴＲ(n) ・ＴＲ(p) のオフマージンで
ある。
【００８８】上記の基準電圧発生回路２２では、抵抗値
の十分大きな抵抗Ｒを用いて、トランジスタＴＲ(n) ・
ＴＲ(p) のゲート電極とドレイン電極と短絡させること
により、トランジスタＴＲ(n) ・ＴＲ(p) の閾値電圧だ
けの電位差を発生させることができる。したがって、低
電位側の基準電圧ＶSL’は、−Ｖsat −Ｖoff(SD) より
トランジスタＴＲ(n) の閾値電圧Ｖth(n) だけ高い電圧
となる。一方、高電位側の基準電圧ＶSH’は、Ｖsat ＋
Ｖoff(SD) よりトランジスタＴＲ(p) の閾値電圧Ｖ
th(p) だけ低い電圧となる。
【００８９】電流供給回路２２は、図３に示す構成のバ
ッファアンプ１４・１４を備えており、入力信号と同一
レベルの信号を出力するようになっている。したがっ
て、電流供給回路２２から出力される電源電圧ＶSH・Ｖ
SLは、基準電圧ＶSH’・ＶSL’と同一レベルとなる。
【００９０】一方、図１１に示す電源回路２１におい
て、基準電圧発生回路２２は、図１０に示す基準電圧発
生回路２２における回路と同等の回路を有している。こ
の基準電圧発生回路２２では、低電圧側の回路におい
て、トランジスタＴＲ(n) のソース電極に電圧ＶEEが印
加される一方、高電圧側の回路において、トランジスタ
ＴＲ(p) のソース電極に電圧ＶDDが印加されている。こ
の基準電圧発生回路２２は、ある定電圧ＶEEより前記の
閾値電圧Ｖth(n) だけ高い基準電圧ＶSL’を発生すると
ともに、ある定電圧ＶDDより前記の閾値電圧Ｖth(p) だ
け低い基準電圧ＶSH’を発生するようになっている。
【００９１】電流供給回路２３は、２つのシフト回路２
４ａ・２４ｂを有しており、基準電圧ＶSH’・ＶSL’を
シフトさせることにより電源電圧ＶSH・ＶSLを出力する
ようになっている。高電圧側の電源電圧ＶSHを出力する
シフト回路２４ａでは、オペアンプの反転入力端子と出
力端子との間が抵抗ＲH を介して接続されるとともに、
この抵抗ＲH に直列に電圧ＶDDが印加された定電流源２
５が接続されている。一方、低電圧側の電源電圧ＶSLを
出力するシフト回路２４ｂでは、オペアンプの反転入力
端子と出力端子との間が抵抗ＲL を介して接続されると
ともに、この抵抗ＲL に直列に電圧ＶEEが印加された定
電流源２５が接続されている。
【００９２】また、シフト回路２４ａは、図１２に示す
ように、動作電圧ＶCC（ＶDD）・ＶSS（ＶEE）で動作す
るようになっており、トランジスタＴＲ3a〜ＴＲ3gを備
えている。トランジスタＴＲ3e・ＴＲ3gは、それぞれバ
イアス電圧Ｖb3a ・Ｖb3b が印加される。また、シフト
回路２４ｂとしては、図５に示す構成である。
【００９３】シフト回路２４ａ（ｂ）による電圧のシフ
ト量は、抵抗ＲH （ＲL ）の抵抗値Ｒh （Ｒl ）と、定
電流源２５の電流Ｉb との積で与えられる。したがっ
て、抵抗値Ｒh （Ｒl ）を、 Ｉb ×Ｒh ＝Ｖsat ＋Ｖoff(SD) −ＶDD Ｉb ×Ｒl ＝−Ｖsat −Ｖoff(SD) −ＶEE となるように選ぶことにより、−Ｉb ×Ｒh および＋Ｉ
b ×Ｒl という電圧シフトが行なわれ、（２）式により
表される所望の電源電圧ＶSH・ＶSLが得られる。
【００９４】上記の画素アレイ１、データ信号線駆動回
路２、走査信号線駆動回路３および基準電圧発生回路２
２は、同一の基板５上に形成されている。この基板５上
に形成される回路は、いずれも６００℃以下の温度で形
成された多結晶シリコン薄膜トランジスタで構成されて
いる。一方、電流供給回路２３は、基板５外に設けられ
ており、単結晶シリコン基板に形成された通常のＩＣ等
により構成されている。
【００９５】また、基板５上に形成される回路は、多結
晶シリコン薄膜トランジスタに限らず、単結晶シリコン
薄膜トランジスタまたは非晶質シリコン薄膜トランジス
タであってもよい。
【００９６】ところで、データ信号線駆動回路２の内部
で異なる電源電圧を用いている場合（例えば、シフトレ
ジスタ等は定電圧で駆動し、出力はレベルシフタ等を介
して高電圧で駆動する場合）には、上記の電源回路２１
により最適電圧として供給される駆動電圧は、出力段を
駆動するためのものである。
【００９７】このように、本実施例では、基準電圧発生
回路２２がデータ信号線駆動回路２と同じ構造の（すな
わち、ほぼ同一の閾値電圧を有する）多結晶シリコン薄
膜トランジスタ等で構成され、かつ共通の基板５上に形
成されることにより、データ信号線駆動回路２（特に、
サンプリングスイッチ）を構成するトランジスタの閾値
電圧に見合った駆動電圧をデータ信号線駆動回路２に与
えることができる。これにより、基板が異なることによ
るトランジスタ間の閾値電圧のバラツキの影響をなくす
ことができ、そのバラツキによる電源電圧の調整が不要
になる。また、電流供給回路２３がＩＣで構成されるこ
とにより、電流供給能力が高く、かつ出力が安定した電
源回路２１を提供することができる。
【００９８】なお、本実施例において、基準電圧発生回
路２２内のトランジスタＴＲ(n) ・ＴＲ(p) は、データ
信号線駆動回路２内のトランジスタと同一構造である
が、同一構造でなくても、その閾値電圧がほぼ同一とな
っていれば、如何なる構造をとっていても構わない。
【００９９】また、電源回路２１は、図１０および図１
１に示した構成に限定されることなく、他の構成であっ
てもよい。
【０１００】〔変形例〕本実施例の変形例は、図１３に
示すように、図９に示した構成と比べると、走査信号線
駆動回路３および画素アレイ１が基板５上に形成されて
いない点で異なっている。
【０１０１】本変形例においても、基準電圧発生回路２
２は、データ信号線駆動回路２を構成するトランジスタ
と同一の素子を含んでいるので、その閾値電圧に応じた
基準電圧ＶSH’・ＶSL’を発生して、電流供給回路２３
に出力することができる。
【０１０２】〔実施例４〕本発明の第４の実施例につい
て図１４に基づいて説明すれば、以下の通りである。な
お、本実施例における構成要素で、前記の第３の実施例
における構成要素と同等の機能を有するものについて
は、同一の符号を付記してその説明を省略する。
【０１０３】図１４に示すように、本実施例に係る液晶
表示装置においては、電源回路２１の電流供給回路１３
が、画素アレイ１、データ信号線駆動回路２、走査信号
線駆動回路３および基準電圧発生回路２２とともに、同
一の基板５上に形成されている。基板５上に形成されて
いる回路は、全て多結晶、単結晶または非晶質シリコン
薄膜トランジスタのいずれかで構成されている。
【０１０４】このように、本実施例では、基準電圧発生
回路２２だけでなく電流供給回路２３も、データ信号線
駆動回路２と同じ構造を有する多結晶シリコン薄膜トラ
ンジスタで構成されているので、データ信号線駆動回路
２を構成するトランジスタの閾値電圧に見合った駆動電
圧をデータ信号線駆動回路２に与えることができる。ま
た、電流供給回路２３も基準電圧発生回路２２と同様に
基板５上に形成されているので、基準電圧発生回路２２
と電流供給回路２３との間に信号線や電源線を基板５の
外部に取り出す必要がなくなり、外部端子の少ない画像
表示パネルを提供することができる。
【０１０５】なお、本実施例においても、基準電圧発生
回路２２内のトランジスタＴＲ(n)・ＴＲ(p) は、デー
タ信号線駆動回路２内のトランジスタと閾値電圧がほぼ
同一となっていれば、如何なる構造をとっていても構わ
ない。また、基板５上に形成される回路は、単結晶シリ
コン薄膜トランジスタまたは非晶質シリコン薄膜トラン
ジスタであってもよい。
【０１０６】〔実施例５〕本発明の第５の実施例につい
て図１０、図１１、図１５ないし図１８に基づいて説明
すれば、以下の通りである。なお、本実施例における構
成要素で、前記の第１および第３の実施例における構成
要素と同等の機能を有するものについては、同一の符号
を付記してその説明を省略する。
【０１０７】図１５に示すように、本実施例に係る液晶
表示装置には、バイアス電源回路３１が設けられてい
る。このバイアス電源回路３１は、線順次駆動方式のデ
ータ信号線駆動回路２に設けられるバッファアンプにバ
イアス電圧を与える回路である。
【０１０８】バッファアンプとしては、例えば、図１６
および図１７に示すような構成が挙げられる。図１６の
バッファアンプは、オペアンプ型であり、トランジスタ
ＴＲ4a〜ＴＲ4gからなっている。一方、図１７のバッフ
ァアンプは、ソースフォロア型であり、トランジスタＴ
Ｒ5a〜ＴＲ5dからなっている。なお、両者のバッファア
ンプは、電圧ＶH(amp)・ＶL(amp)により動作する。
【０１０９】バイアス電源回路３１は、基準電圧発生回
路３２および電流供給回路３３を有している。このバイ
アス電源回路３１は、基本的には、図１０および図１１
に示した電源回路２１と同様の構成であり、基準となる
電圧ＶEE・ＶDDや抵抗ＲL およびＲH の値が異なるだけ
である。
【０１１０】具体的には、図１０に示す基準電圧発生回
路３２の基準電圧ＶBP’・ＶBN’が、それぞれＶL(amp)
＋Ｖon(amp) ＋Ｖth(n) となり、ＶH(amp)−Ｖon(amp)
＋Ｖth(p) となっている。したがって、電流供給回路３
３からは、基準電圧ＶBP’・ＶBN’と同じレベルのバイ
アス電圧ＶBN・ＶBPが出力される。そして、バイアス電
圧ＶBN（Ｖb4a ・Ｖb4b ・Ｖb5a ）は、上記の両バッフ
ァアンプにおけるバイアス用のトランジスタＴＲ4e・Ｔ
Ｒ4g・ＴＲ5bのゲート電極に与えられ、バイアス電圧Ｖ
BP（Ｖb5b ）は、同じくバイアス用のトランジスタＴＲ
5cのゲート電極に与えられる。
【０１１１】一方、図１１に示す基準電圧発生回路３２
は、ある定電圧ＶEEより前記の閾値電圧Ｖth(n) だけ高
い基準電圧ＶBP’を発生するとともに、ある定電圧ＶDD
より前記の閾値電圧Ｖth(p) だけ低い基準電圧ＶBN’を
発生するようになっている。また、電流供給回路３３
は、シフト回路２４ａ・２４ｂにより、基準電圧ＶBP’
・ＶBN’を必要とする電圧までシフトさせてバイアス電
圧ＶBP・ＶBNを出力するようになっている。
【０１１２】本実施例におけるシフト回路２４ａ・２４
ｂを構成する抵抗ＲH （ＲL ）の抵抗値Ｒh （Ｒl ）
を、 Ｉb ×Ｒh ＝ＶH(amp)−Ｖon(amp) −ＶDD Ｉb ×Ｒl ＝ＶL(amp)＋Ｖon(amp) −ＶEE となるように選ぶことにより、−Ｉb ×Ｒh および＋Ｉ
b ×Ｒl という電圧シフトが行なわれ、（３）式により
表される所望のバイアス電圧ＶBP・ＶBNが得られる。
【０１１３】上記の画素アレイ１、走査信号線駆動回路
２、データ信号線駆動回路３および基準電圧発生回路３
２は、同一の基板５上に形成されている。この基板５上
に形成される回路は、全て単結晶、多結晶、非晶質シリ
コン薄膜トランジスタのいずれかにより構成されてい
る。一方、電流供給回路３３は、基板５外に設けられて
おり、単結晶シリコン基板に形成された通常のＩＣ（集
積回路）等により構成されている。
【０１１４】このように、本実施例では、基準電圧発生
回路３２が前記のバッファアンプとと同じ構造を有する
多結晶シリコン薄膜トランジスタ等で構成され、かつ共
通の基板５上に形成されることにより、トランジスタＴ
Ｒ4a〜ＴＲ4g・トランジスタＴＲ5a〜ＴＲ5dの閾値電圧
に見合ったバイアス電圧をバッファアンプに与えること
ができる。これにより、基板が異なることによるトラン
ジスタ間の閾値電圧のバラツキの影響をなくすことがで
き、そのバラツキによる電源電圧の調整が不要になる。
また、電流供給回路３３がＩＣで構成されることによ
り、電流供給能力が高く、かつ出力が安定したバイアス
電源回路３１を提供することができる。
【０１１５】なお、本実施例において、基準電圧発生回
路３２内のトランジスタＴＲ(n) ・ＴＲ(p) の構造が限
定されないのも、前記の第３の実施例と同様である。
【０１１６】〔変形例〕本実施例の変形例は、図１８に
示すように、走査信号線駆動回路３および画素アレイ１
が基板５上に形成されていない点で図１５に示した構成
と異なっている。
【０１１７】本変形例においても、基準電圧発生回路３
２は、データ信号線駆動回路２のバッファアンプを構成
するトランジスタと同一構造の素子を含んでいるので、
その閾値電圧に応じた基準電圧ＶBP’・ＶBN’を発生し
て、電流供給回路３３に出力することができる。
【０１１８】〔実施例６〕本発明の第６の実施例につい
て図１９に基づいて説明すれば、以下の通りである。な
お、本実施例における構成要素で、前記の第５の実施例
における構成要素と同等の機能を有するものについて
は、同一の符号を付記してその説明を省略する。
【０１１９】図１９に示すように、本実施例に係る液晶
表示装置においては、バイアス電源回路３１の電流供給
回路３３が、画素アレイ１、データ信号線駆動回路２、
走査信号線駆動回路３および基準電圧発生回路３２とと
もに、同一の基板５上に形成されている。基板５上に形
成されている回路は、多結晶シリコン薄膜トランジスタ
で構成されている。
【０１２０】本実施例では、基準電圧発生回路３２だけ
でなく電流供給回路３３も、バッファアンプと同じ構造
を有する多結晶シリコン薄膜トランジスタで構成されて
いるので、バッファアンプを構成するトランジスタの閾
値電圧に見合ったバイアス電圧をバッファアンプに与え
ることができる。また、電流供給回路３３も基準電圧発
生回路３２と同様に基板５上に形成されているので、基
準電圧発生回路３２と電流供給回路３３との間に信号線
や電源線を基板５の外部に取り出す必要がなくなり、外
部端子の少ない画像表示パネルを提供することができ
る。
【０１２１】なお、本実施例においても、前記の第５の
実施例と同様に、基準電圧発生回路３２内のトランジス
タの構成は限定されないし、基板５上に形成される回路
も、多結晶シリコン薄膜トランジスタに限定されない。
例えば、単結晶シリコン薄膜トランジスタまたは非晶質
シリコン薄膜トランジスタであってもよい。
【０１２２】以上、本発明に関して幾つかの例を示して
きたが、本発明は、前述の各実施例に限定されることな
く、同様の概念に基づく全ての構成に適用が可能であ
る。
【０１２３】
【発明の効果】請求項１に係る画像表示装置は、以上の
ように、マトリクス状に配列された表示用の複数の画素
と、上記画素に映像信号を与えるデータ信号線駆動回路
と、上記画素への映像信号の書き込みを制御する走査信
号線駆動回路と、基準電圧を発生する基準電圧発生回路
および基準電圧発生回路の出力に基づいて上記走査信号
線駆動回路に電流を供給する電流供給回路を有する電源
回路とを備え、上記基準電圧発生回路が上記画素ととも
に同一の基板上に設けられ、かつ、上記基準電圧発生回
路を構成するトランジスタが上記画素を構成するトラン
ジスタとほぼ同一の閾値電圧を有している構成である。
【０１２４】これにより、走査信号線駆動回路の駆動電
圧が、自動的に走査信号線駆動回路を構成するトランジ
スタの特性に対して最適化された値となる。したがっ
て、各基板毎や使用環境が変わる毎に電源電圧を調整す
る必要がなくなり、調整コストの低減および使い勝手の
向上が図られる。また、常に、最適な駆動電圧を保つこ
とができるので、高画質で表示を行なうことが可能にな
る。それゆえ、請求項１に係る画像表示装置を採用すれ
ば、安価で性能の高い画像表示装置を提供することがで
きるという効果を奏する。
【０１２５】請求項２に係る画像表示装置は、マトリク
ス状に配列された表示用の複数の画素と、上記画素に映
像信号を与えるデータ信号線駆動回路と、上記画素への
映像信号の書き込みを制御する走査信号線駆動回路と、
基準電圧を発生する基準電圧発生回路および基準電圧発
生回路の出力に基づいて上記データ信号線駆動回路に電
流を供給する電流供給回路を有する電源回路とを備え、
上記基準電圧発生回路が上記データ信号線駆動回路とと
もに同一の基板上に設けられ、かつ、上記基準電圧発生
回路を構成するトランジスタが上記データ信号線駆動回
路を構成するトランジスタとほぼ同一の閾値電圧を有し
ている構成である。
【０１２６】これにより、データ信号線駆動回路の駆動
電圧が、自動的にデータ信号線駆動回路を構成するトラ
ンジスタの特性に対して最適化された値となるので、各
基板毎や使用環境が変わる毎の電源電圧の調整が不要に
なり、調整コストの低減および使い勝手の向上が図られ
る。また、常に、最適な電源電圧を保つことができるの
で、高画質で表示を行なうことが可能になる。それゆ
え、請求項２に係る画像表示装置を採用すれば、安価で
性能の高い画像表示装置を提供することができるという
効果を奏する。
【０１２７】請求項３に係る画像表示装置は、マトリク
ス状に配列された表示用の複数の画素と、出力段に設け
られたバッファアンプを介して上記画素に映像信号を与
えるデータ信号線駆動回路と、上記画素への映像信号の
書き込みを制御する走査信号線駆動回路と、基準電圧を
発生する基準電圧発生回路および基準電圧発生回路の出
力に基づいて上記バッファアンプに供給する電流供給回
路を有する電源回路とを備え、上記基準電圧発生回路が
上記バッファアンプとともに同一の基板上に設けられ、
かつ、上記基準電圧発生回路を構成するトランジスタが
上記バッファアンプを構成するトランジスタとほぼ同一
の閾値電圧を有している構成である。
【０１２８】これにより、バッファアンプのバイアス電
圧が、自動的にバッファアンプを構成するトランジスタ
の特性に対して最適化された値となるので、各基板毎や
使用環境が変わる毎の電源電圧の調整が不要になり、調
整コストの低減および使い勝手の向上が図られる。ま
た、常に、最適なバイアス電圧を保つことができるの
で、高画質で表示を行なうことが可能になる。それゆ
え、請求項３に係る画像表示装置を採用すれば、安価で
性能の高い画像表示装置を提供することができるという
効果を奏する。
【０１２９】請求項４に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
の基準電圧発生回路を構成するトランジスタが、上記画
素、上記データ信号線駆動回路、上記走査信号線駆動回
路または上記バッファアンプを構成するトランジスタと
ほぼ同一の素子構造である構成である。
【０１３０】これにより、基準電圧発生回路を構成する
トランジスタの閾値電圧と、上記画素、上記データ信号
線駆動回路、上記走査信号線駆動回路または上記バッフ
ァアンプを構成するトランジスタの閾値電圧とがほぼ同
じになる。これにより、上記の請求項１、２または３の
画像表示装置を容易に実現できるという効果を奏する。
【０１３１】請求項５に係る画像表示装置は、上記の請
求項１、２、３または４に係る画像表示装置であって、
上記走査信号線駆動回路または上記データ信号線駆動回
路の少なくとも一方が上記画素とともに上記基板上に形
成され、上記基板上に形成された上記駆動回路および上
記画素を構成するトランジスタが、単結晶シリコン薄
膜、多結晶シリコン薄膜または非晶質シリコン薄膜のい
ずれかにより形成されている構成である。
【０１３２】これによれば、実装が容易で大型の画像表
示装置を実現できる。
【０１３３】請求項６に係る画像表示装置は、上記の請
求項１、２、３または４に係る画像表示装置であって、
上記走査信号線駆動回路または上記データ信号線駆動回
路の少なくとも一方が上記画素とともに上記基板上に形
成され、上記基板上に形成された上記駆動回路および上
記画素を構成するトランジスタが、６００℃以下で形成
された多結晶シリコン薄膜からなる構成である。
【０１３４】これによれば、実装が容易で大型の画像表
示装置を実現できる。
【０１３５】請求項７に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
電流供給回路が上記基準電圧発生回路とともに上記基板
上に形成されている構成である。
【０１３６】これによれば、前記基準電圧発生回路と前
記電流供給回路との間に配線（信号線、および、電源
線）が基板内部の配線となるため、実装が単純になると
いう効果を奏する。
【０１３７】請求項８に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
電流供給回路が上記基準電圧発生回路と異なる基板上に
形成されている構成である。
【０１３８】これによれば、電流供給回路として単結晶
シリコン基板上に形成された通常の集積回路回路（Ｉ
Ｃ）を用いることが可能になるので、電流供給能力を大
きくとることができるので、安定した電源回路を構成す
ることが可能となるという効果を奏する。
【０１３９】請求項９に係る画像表示装置は、上記の請
求項１、２または３に係る画像表示装置であって、上記
画素が液晶素子を有している構成である。
【０１４０】これによれば、画素アレイ毎に、或いは、
使用環境が変わる毎に、電源電圧を調整する必要がない
安価で使い勝手のよい液晶表示装置が得られるという効
果を奏する。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る液晶表示装置の要部
の構成を示すブロック図である。
【図２】図１の液晶表示装置における電源回路の構成を
示す回路図である。
【図３】図２の電源回路におけるバッファアンプの構成
を示す回路図である。
【図４】図１の液晶表示装置における電源回路の他の構
成を示す回路図である。
【図５】図４の電源回路におけるシフト回路の構成を示
す回路図である。
【図６】本発明の第１実施例の第１変形例に係る液晶表
示装置の要部の構成を示すブロック図である。
【図７】本発明の第１実施例の第２変形例に係る液晶表
示装置の要部の構成を示すブロック図である。
【図８】本発明の第２実施例に係る液晶表示装置の要部
の構成を示すブロック図である。
【図９】本発明の第３実施例に係る液晶表示装置の要部
の構成を示すブロック図である。
【図１０】図９の液晶表示装置における電源回路の構成
を示す回路図である。
【図１１】図９の液晶表示装置における電源回路の他の
構成を示す回路図である。
【図１２】図１１の電源回路におけるシフト回路の構成
を示す回路図である。
【図１３】本発明の第３実施例の変形例に係る液晶表示
装置の要部の構成を示すブロック図である。
【図１４】本発明の第４実施例に係る液晶表示装置の要
部の構成を示すブロック図である。
【図１５】本発明の第５実施例に係る液晶表示装置の要
部の構成を示すブロック図である。
【図１６】図１５の液晶表示装置におけるデータ信号線
駆動回路に設けられたバッファアンプの構成を示す回路
図である。
【図１７】図１５の液晶表示装置におけるデータ信号線
駆動回路に設けられたバッファアンプの他の構成を示す
回路図である。
【図１８】本発明の第５実施例の変形例に係る液晶表示
装置の要部の構成を示すブロック図である。
【図１９】本発明の第６実施例に係る液晶表示装置の要
部の構成を示すブロック図である。
【図２０】従来の液晶表示装置の概略構成を示すブロッ
ク図である。
【図２１】図２０の液晶表示装置における画素アレイの
構成を示すブロック図および画素の構成を示す回路図で
ある。
【図２２】図２０の液晶表示装置における点順次駆動方
式のデータ信号線駆動回路の構成を示すブロック図であ
る。
【図２３】図２２のデータ信号線駆動回路におけるサン
プリングスイッチおよびその周辺回路の構成を示す回路
図である。
【図２４】図２０の液晶表示装置における線順次駆動方
式のデータ信号線駆動回路の構成を示すブロック図であ
る。
【符号の説明】
１ 画素アレイ ２ データ信号線駆動回路 ３ 走査信号線駆動回路 ４ 画素 ５ 基板 １１ 電源回路 １２ 基準電圧発生回路 １３ 電流供給回路 ２１ 電源回路 ２２ 基準電圧発生回路 ２３ 電流供給回路 ３１ バイアス電源回路（電源回路） ３２ 基準電圧発生回路 ３３ 電流供給回路 １１９ バッファアンプ ＴＲ(PIX) 画素トランジスタ ＴＲ(n) トランジスタ ＴＲ(p) トランジスタ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】マトリクス状に配列された表示用の複数の
    画素と、 上記画素に映像信号を与えるデータ信号線駆動回路と、 上記画素への映像信号の書き込みを制御する走査信号線
    駆動回路と、 基準電圧を発生する基準電圧発生回路および基準電圧発
    生回路の出力に基づいて上記走査信号線駆動回路に電流
    を供給する電流供給回路を有する電源回路とを備え、 上記基準電圧発生回路が上記画素とともに同一の基板上
    に設けられ、かつ、上記基準電圧発生回路を構成するト
    ランジスタが上記画素を構成するトランジスタとほぼ同
    一の閾値電圧を有していることを特徴とする画像表示装
    置。
  2. 【請求項２】マトリクス状に配列された表示用の複数の
    画素と、 上記画素に映像信号を与えるデータ信号線駆動回路と、 上記画素への映像信号の書き込みを制御する走査信号線
    駆動回路と、 基準電圧を発生する基準電圧発生回路および基準電圧発
    生回路の出力に基づいて上記データ信号線駆動回路に電
    流を供給する電流供給回路を有する電源回路とを備え、 上記基準電圧発生回路が上記データ信号線駆動回路とと
    もに同一の基板上に設けられ、かつ、上記基準電圧発生
    回路を構成するトランジスタが上記データ信号線駆動回
    路を構成するトランジスタとほぼ同一の閾値電圧を有し
    ていることを特徴とする画像表示装置。
  3. 【請求項３】マトリクス状に配列された表示用の複数の
    画素と、 出力段に設けられたバッファアンプを介して上記画素に
    映像信号を与えるデータ信号線駆動回路と、 上記画素への映像信号の書き込みを制御する走査信号線
    駆動回路と、 基準電圧を発生する基準電圧発生回路および基準電圧発
    生回路の出力に基づいて上記バッファアンプに供給する
    電流供給回路を有する電源回路とを備え、 上記基準電圧発生回路が上記バッファアンプとともに同
    一の基板上に設けられ、かつ、上記基準電圧発生回路を
    構成するトランジスタが上記バッファアンプを構成する
    トランジスタとほぼ同一の閾値電圧を有していることを
    特徴とする画像表示装置。
  4. 【請求項４】上記の基準電圧発生回路を構成するトラン
    ジスタが、上記画素、上記データ信号線駆動回路、上記
    走査信号線駆動回路または上記バッファアンプを構成す
    るトランジスタとほぼ同一の素子構造であることを特徴
    とする請求項１、２または３に記載の画像表示装置。
  5. 【請求項５】上記走査信号線駆動回路または上記データ
    信号線駆動回路の少なくとも一方が上記画素とともに上
    記基板上に形成され、 上記基板上に形成された上記駆動回路および上記画素を
    構成するトランジスタが、単結晶シリコン薄膜、多結晶
    シリコン薄膜または非晶質シリコン薄膜のいずれかによ
    り形成されていることを特徴とする請求項１、２、３ま
    たは４に記載の画像表示装置。
  6. 【請求項６】上記走査信号線駆動回路または上記データ
    信号線駆動回路の少なくとも一方が上記画素とともに上
    記基板上に形成され、 上記基板上に形成された上記駆動回路および上記画素を
    構成するトランジスタが、６００℃以下で形成された多
    結晶シリコン薄膜からなることを特徴とする請求項１、
    ２、３または４に記載の画像表示装置。
  7. 【請求項７】上記電流供給回路が上記基準電圧発生回路
    とともに上記基板上に形成されていることを特徴とする
    請求項１、２または３に記載の画像表示装置。
  8. 【請求項８】上記電流供給回路が上記基準電圧発生回路
    と異なる基板上に形成されていることを特徴とする請求
    項１、２または３に記載の画像表示装置。
  9. 【請求項９】上記画素が液晶素子を有していることを特
    徴とする請求項１、２または３に記載の画像表示装置。
JP07014441A 1995-01-31 1995-01-31 画像表示装置 Expired - Fee Related JP3135810B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07014441A JP3135810B2 (ja) 1995-01-31 1995-01-31 画像表示装置
US08/591,281 US5754155A (en) 1995-01-31 1996-01-25 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07014441A JP3135810B2 (ja) 1995-01-31 1995-01-31 画像表示装置

Publications (2)

Publication Number Publication Date
JPH08201763A true JPH08201763A (ja) 1996-08-09
JP3135810B2 JP3135810B2 (ja) 2001-02-19

Family

ID=11861125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07014441A Expired - Fee Related JP3135810B2 (ja) 1995-01-31 1995-01-31 画像表示装置

Country Status (2)

Country Link
US (1) US5754155A (ja)
JP (1) JP3135810B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305504A (ja) * 1999-02-18 2000-11-02 Sony Corp 電源発生回路およびその発生方法、ならびに液晶表示装置
JP2001183702A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002175027A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2002207441A (ja) * 2001-01-11 2002-07-26 Toshiba Corp 平面表示装置
US6624669B1 (en) 1999-05-26 2003-09-23 Nec Corporation Drive circuit and drive circuit system for capacitive load
US6894674B2 (en) 2000-12-06 2005-05-17 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
JP2010039414A (ja) * 2008-08-08 2010-02-18 Epson Imaging Devices Corp 半導体装置、電気光学装置およびこれを搭載した電子機器
US8264476B2 (en) 2004-02-13 2012-09-11 Nlt Technologies, Ltd. Active matrix type semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9614480D0 (en) * 1995-12-01 1996-09-04 Philips Electronics Nv Multiplexer circuit
JPH1185114A (ja) * 1997-09-12 1999-03-30 Sanyo Electric Co Ltd データ線駆動回路
JPH11119747A (ja) * 1997-10-20 1999-04-30 Fujitsu Ltd マトリクス型パネルの駆動回路及び駆動方法並びに液晶表示装置
JPH11133926A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
JP3406508B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
KR20000019417A (ko) * 1998-09-11 2000-04-06 김영남 전계 방출 표시기의 게이트 구동회로
KR100430095B1 (ko) * 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
JP2001159877A (ja) 1999-09-20 2001-06-12 Sharp Corp マトリクス型画像表示装置
US7339563B1 (en) * 2000-02-01 2008-03-04 Hewlett-Packard Development Company, L.P. High performance switchable polarizers for optical projection displays and circuits for driving the polarizers
JP2002311912A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 表示装置
KR100747684B1 (ko) * 2001-08-14 2007-08-08 엘지.필립스 엘시디 주식회사 전원 시퀀스장치 및 그 구동방법
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
TWI250498B (en) * 2001-12-07 2006-03-01 Semiconductor Energy Lab Display device and electric equipment using the same
JP3970110B2 (ja) * 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
KR100531786B1 (ko) * 2003-02-12 2005-11-29 엘지전자 주식회사 평판 디스플레이 패널의 스캔구동장치
JP4144436B2 (ja) 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
KR100984350B1 (ko) * 2003-07-14 2010-09-30 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP4704438B2 (ja) * 2005-11-04 2011-06-15 シャープ株式会社 表示装置
US7639247B2 (en) * 2006-07-06 2009-12-29 Himax Technologies Limited Output circuit in a driving circuit and driving method of a display device
US8650992B2 (en) 2010-02-16 2014-02-18 Milwaukee Electric Tool Corporation Driver accessory
JP6072616B2 (ja) * 2013-06-06 2017-02-01 関西電力株式会社 首振り連結構造
CN104808739A (zh) 2015-04-24 2015-07-29 京东方科技集团股份有限公司 电源管理集成电路和显示装置
US20180308443A1 (en) * 2015-10-23 2018-10-25 Sharp Kabushiki Kaisha Video signal line drive circuit and display device provided with same
CN107689222A (zh) * 2017-10-26 2018-02-13 惠科股份有限公司 一种显示设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836862A (en) * 1972-08-14 1974-09-17 Gen Instrument Corp Field effect transistor linear amplifier with clocked biasing means
KR950003135B1 (ko) * 1985-04-03 1995-04-01 가부시기가이샤 히다찌세이사꾸쇼 증폭기 및 이를 이용한 디스플레이 장치
JPS6438727A (en) * 1987-08-04 1989-02-09 Nec Corp Transistor array substrate for display
US5089810A (en) * 1990-04-09 1992-02-18 Computer Accessories Corporation Stacked display panel construction and method of making same
US5111195A (en) * 1989-01-31 1992-05-05 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device
US5087890A (en) * 1989-09-20 1992-02-11 Sanyo Electric Co., Ltd. Amplifier circuit
JP2571973B2 (ja) * 1990-03-28 1997-01-16 株式会社高度映像技術研究所 駆動制御回路
US5105187A (en) * 1990-04-18 1992-04-14 General Electric Company Shift register for active matrix display devices
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
JPH04142591A (ja) * 1990-10-04 1992-05-15 Seiko Epson Corp 液晶表示装置
JPH04179996A (ja) * 1990-11-15 1992-06-26 Toshiba Corp サンプルホールド回路およびこれを用いた液晶ディスプレイ装置
JPH04201581A (ja) * 1990-11-30 1992-07-22 Mitsubishi Electric Corp Ｌｅｄドライバーｉｃ
JPH055865A (ja) * 1991-06-27 1993-01-14 Fujitsu Ltd 液晶表示装置
JP3226567B2 (ja) * 1991-07-29 2001-11-05 日本電気株式会社 液晶表示装置の駆動回路
JPH05173504A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd 液晶表示装置の駆動制御回路
JP3277056B2 (ja) * 1993-12-09 2002-04-22 シャープ株式会社 信号増幅回路及びこれを用いた画像表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305504A (ja) * 1999-02-18 2000-11-02 Sony Corp 電源発生回路およびその発生方法、ならびに液晶表示装置
JP4576652B2 (ja) * 1999-02-18 2010-11-10 ソニー株式会社 液晶表示装置
US6624669B1 (en) 1999-05-26 2003-09-23 Nec Corporation Drive circuit and drive circuit system for capacitive load
JP2001183702A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 液晶表示装置
US6894674B2 (en) 2000-12-06 2005-05-17 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
US7432906B2 (en) 2000-12-06 2008-10-07 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
JP2002175027A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2002207441A (ja) * 2001-01-11 2002-07-26 Toshiba Corp 平面表示装置
JP4690554B2 (ja) * 2001-01-11 2011-06-01 東芝モバイルディスプレイ株式会社 平面表示装置
US8264476B2 (en) 2004-02-13 2012-09-11 Nlt Technologies, Ltd. Active matrix type semiconductor device
JP2010039414A (ja) * 2008-08-08 2010-02-18 Epson Imaging Devices Corp 半導体装置、電気光学装置およびこれを搭載した電子機器

Also Published As

Publication number Publication date
US5754155A (en) 1998-05-19
JP3135810B2 (ja) 2001-02-19

Similar Documents

Publication Publication Date Title
JP3135810B2 (ja) 画像表示装置
KR0139697B1 (ko) 화상 표시 장치
JP3277056B2 (ja) 信号増幅回路及びこれを用いた画像表示装置
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
KR100189275B1 (ko) 액티브 매트릭스 액정 구동 회로
US7209132B2 (en) Liquid crystal display device, method of controlling the same, and mobile terminal
JP4001948B2 (ja) ビデオ表示装置
US5850204A (en) Liquid crystal display device
JP3863214B2 (ja) ビデオ信号供給装置
US7154488B2 (en) Driver circuit, electro-optical device, and drive method
KR20020013713A (ko) 화상 표시 장치 및 그 구동 방법
US6075524A (en) Integrated analog source driver for active matrix liquid crystal display
US6445371B1 (en) Liquid crystal display device having a circuit for canceling threshold voltage shift of the thin film transistor
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
JP4757388B2 (ja) 画像表示装置およびその駆動方法
JP2001134245A (ja) 液晶表示装置
JPH08137443A (ja) 画像表示装置
JP2000194327A (ja) 表示装置
US11532277B2 (en) Display device having a plurality of data lines for driving a plurality of display regions
JPWO2004042691A1 (ja) サンプルホールド回路およびそれを用いた画像表示装置
JPH09223948A (ja) シフトレジスタ回路および画像表示装置
JP4614218B2 (ja) 液晶ディスプレイの駆動装置
KR101006445B1 (ko) 평판 표시 장치의 구동 장치
KR100940570B1 (ko) 평판 표시 장치용 아날로그 증폭기 및 그 구동 방법
JP2005055461A (ja) データ線駆動回路および表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees