JPH06501554A - 周波数カウンタ及びデュティ・サイクル変調の影響を最小にするために信号の周波数を計数する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 周波数カウンタ及びデユティ　サイクル変調の影；′″：：最小るために信号の 周波数？計数する方法 ｌ炙立ヱ この発明は、一般に分解能の高い周波数カウンタ及び信号の周波数を計数する方 法、特にデユティ・サイクル変」？受ける信号の周波数を測定する装置及び方法 に関するものて′ある。

ｉ匪二１１ 加速度計及び他の種類センサには、加速度のような被測定パラメータの関数とし て変わる周波数を持つ信号と発生する１個以上の水晶発振器がしばしば含まれて いる。

持続暗闇が既知のサンプル期間中に発生する上記信号のサイクル数を計数するだ けで上記信号の周波数を測定できる。しかしながら、高い分解能を必要とする用 途における水晶発振器の周波数３監視するために用いられる計器は、その代表的 な例では、センサ水晶よりもはるかに高い周波数てゴＹ動する基準クロックのサ イクルによって“周波数を計数し”、従ってがまんできない程長いサンプル周期 を超える周波数と測定しなければならないことを避ける。上品によって発生さ１ する信号は、正弦波で′あり且つ通常、計器で計数される前に等しい周波数の方 形波に変換さｈる９周波数計は、その代表的な例では、方形波信号の１周期以上 の周期中に基準クロンク　サイクルを累積するカウンタを含んでいる。ただし、 そのよう全周期の各々は、方形波の立ち上がり縁から立ち上がり縁まで或は立ち 下がり縁がら立ち下がり縁までである。

２つの技術、即ちサンプル期間中に開始するセンサ濡号サイクルの整数を計数す ること及びサンプル期間の始めと終りで起きるセンサ周期の分数部分の整数を補 正することの組み合わせを使用することにより、周波数連続監視中に信号周波数 のより良い分解能さえリアルタイムで得られる。別なカウンタの基準クロックの サイクル？計数することによりセンサ周期の分数部分が測定される。

米［１１特許第４．７８６．８６１号には、高分解能を得るためにセンサ信号の 分数部分な測定するカウンタと組み合わせて整数サイクル・カウンタを使用する 周波数計数装置及び方法が開示されている。整数カウンタは、サンプル期間中に 始まるセンサ周期即ちサイクルの総数３累積する。部分周期カウンタは、センサ 信号周期即ちサイクルの、サンプル期間が終った直後の部分中の基準７０ツクの サイクルを累積する。そしてフル周期カウンタは、サンプル期間が終る直前がら 始まる、全センサ信号周期即ちサイクル中に起きた基準クロック　サイクル数を 測定する。これら２つの計数の比、即ちフル計数で割った部分計数は、整数サイ クル計数から引かれるセンサ信号周期２コちサイクルの分数部分を定める。その 上、センサ信号周期の分数部分（最後のサンプル期間の終りに測定されて記憶さ れた）は結果に加えられてサンプル期間の補正された総計数３生じる。センサ信 号の周波数は、既知のサンプル期間で上記補正された総計数３割るだけて請求め ちれる。

加速度計に使用される形式、７）例示的な従来の水晶発振器回路１０が図１に示 されている。この回路に関連した問題の１′）はデユティ　サイクル変調エラー に対する感度て′ある。この回路中の水晶１２は、被測定パラメータ例えば加速 度の間数として変わる周波数３持つ周期的に変化する正弦波状圧Ｓ電流を生じる 。水晶１２によって生じられた電流は高イ〉ビーダンス増中器１４の入力端子へ 供給される。高インピーダンス増巾器１４は、相禰金属−酸化物−半導体（ＣＭ 　ＯＳ　）インバータ１６Ｔｉび高インピーダンス（抵抗値が１００にΩより大 きい）帰還抵抗１８を備えている。インバータ１６の出力は他のＣＭ　ＯＳイン バータ２０・＼印加され、池のインバータ２０は方形波信号３４が発振器から出 力されるように信号を整形する。出力信号は抵抗２２を通して水晶１２へ帰還さ れ且つ抵抗２４３通してアースに落とされる。高−インピーダンス増巾器１４は ・、電源電圧（を源は図示しない）の約半分に等しい切換点レベルを中心に作動 する。

発振器回路′、０から出力された方形波信号：）デユティサイクルは、従って水 晶１２によ−）で発生された正弦波信号の雑音による変更と電源電圧の安定性と の少なくとし一方によ−）で容易に影響される。

水晶１２刀・らの信号は１例えば交流ラインからの浮遊Ｓ磁干渉（三λＴＩ）の ビｌクアＩプにより或は水晶によって発生さｈた信号・′＼の池の信号の容量性 結合の結果として、雑音による影響を受：す得る。直流電源レベルが変動しても 出力方形波のデユティ・サイクルは同様に変わり得る。たとえ電圧調整器を電源 に使用しても、電源の直流レベルが、′シ・し変わり得るので、電源電圧のその ような変動はごく普通のことである。

水晶１２からの正弦波信号に重畳された低周波雑音信号（或は；１の直流電圧の 変動）が発振器回路１０からの方形波出力信号のデユティ・サイクル変調にどん なに影響するか３図２：；示す。雑音信号と水晶信号の合計を表す組み合三〕さ れた信号３０は、各サイクル中間隔の変わる時間／−ａｔｌ−ｔｎにて高インピ ーダンス増巾器１４の切換截レベル３２と交差する０組み合わされた信号３０が 切換点レベル３２と交差する各時点て′出力信号２；立ち上がり縁３６或は立ち 下がり縁３８に対応して変化し、これにより方形波出力信号３４を発生する。従 って、得られた方形波信号のデユティ・サイクルは、Ｘｌ：）；欠Ｐ：の堕７： ）変動て′示されるようにサイフルからサイクルへと変化する。同様に、雑音の 葺い場合でさえ、電源；圧ご）変動は高インピーダンス増巾器１４．７＋切換点 レベル３２を変え、時間′：！曝ｔ　１−　ｔ　ｒｒ　（この間に正弦波信号が 切換点レベルと交差する）？変えることでデユティサイクルを相応に変化させる ０発振器回路１０からの方形波出力信号グ）周波数は方形波出力信号の次々の立 ち上がり縁間或は次ぐの立ち下がり縁間の基準クロンク信号と計数することによ って少なくとも一部測定されることが望ましいので、この態様て′のこの信号の デユティ・サイクル変調は周波数の全測定中のエラーに寄与することを明らかに すべきて′ある。

従って、この発明の目的は、デユティ・サイクル２調によって生じられる信号の 周波数を計数することのエラー？無くすか或は少なくとも最小にすることである 。別な目的は、信号の周波数な計数する際に雑音による変更の影響３最小にする ことである。更に他の目的は、正弦状に変化する信号な方形波信号に変換する回 路装置中で電源電圧の変動による影響、特に基準クロ７クのサイクルを計数する ことによって正弦波信号の周波数を測定する際の影響と最小にすることである。

この発明のこれらの目的やその池の目的は、添付口面及び下記の望ましい実施例 の説明から明らかとなろう。

−の　−・・ 図１は従来の水晶発振器のプロＩり区である。

図２は［；！１１の水晶発振器から出力された方形波信号のデユティ・サイクル 変Ｆｌｅ示すグラフ図である。

（２１３はこの発明の両縁彼トリガ式カウンタのブロック区である。

口４はセンサ信号のサイクルの整数を累積するカウンタと組み合わせて使用され るこの発明の望ましい実施例のブロック図である。

図５は図４に示されたようなセンサ信号の周波数を計数する際に用いられる信号 のグラフ図である。

ｌ肌二Ｉ力 この発明によれば、センサ信号のデユティ・サイクル変調の影響を最小にするよ うに、基準によって生じられなりロック・サイクルについて前記センサ信号の周 波数計数を測定する装置が提供される。センサ信号は、周期的であり従って前縁 及び後縁な有する交互に立ち上がり且つ立ち下がる振巾によって特徴付けられる 。上記装！は、センサ信号の次マの前縁間で生じるクロック・サイクルの第１計 数を累積する第１カウンタ手段、及びセンサ信号の次々の後縁間で生じるクロッ ク・サイクルの第２計数を累積する第２カウンタ手段と含む、第１計数及び第２ 計数の被補正平均を測定するプロセッサ手段が設けられ、被禍正平均はデユティ ・サイクル変調の影響を禰償する。

一実施例では、プロセｙす手段は、第１計数３第２計数に加算することにより２ ０１り・サイクルの総計Ｈ３濁定する加算手段、及び総計数を２て′除算する除 算手段を備えでいる。第１カウンタ手段及び第２カウンタ手段の一方は、クロッ ク　サイクルが累積される前にセンサ信号を反転するインバータを含む第１カウ ンタ手段及び第２カウンタ手段は、センサ信号周期の大体半分だけ一時的に離さ れた時点で第１計数及び第２計数の各々をそれぞれ累積し始める。

他の実施例では、プロセッサ手段は、Ｃ次々め第１計数及びＣ−１次々の第２計 数、若しくはＣ−１次々の第１計歇及びＣ次々の第２計数（ただし、Ｃは少なく と乙２に等しい正の整数である。）の被補正平均を測定する。

他の実施例では、サンプル期間を決定する次々のゲート信号を発生するゲート手 段を上記装置が備え、サンプル期間は１つのゲート信号から始まって次のゲート 信号まて′−一時的延びる。上記装置はまた、サンプル期間中に生じるセンサ信 号のサイクルの整数を累積する整数カラ〉り手段を備える。第１カウンタ手段が フル計数前縁被トリガ・カウンタ及び部分計数前縁被トリガ・カウンタから成る 。同様に、第２カウンタ手段がフル計数後縁被トリガ・カウンタ及び部分計数後 縁被トリガ・カウンタから成る。フル計数前縁被トリガ・カウンタ及びフル計数 後縁被トリガ　カウンタは、ゲート信号の１つが発生するセンサ信号の各１周期 の間クロック・サイクルを累積する１部分計数曲１ｔｉ）リガ　カウンタ及び部 分計数後縁被トリガ・カウンタは、デー１〜信号の１つが発生した直反のセンサ 信号の周期の分数部分に相当するクロｌり・サイクルを累積する。この実施例て ′は、プロセンサ手段は、サンプル期間外のセンサ信号周期の分数部分Ｆｊの被 補正平均を測定する。この分数部分は、センサ信号の周波数計数をめる為に整数 の計数？調節するのに使用される。

周波数を計数する為に、フル計数後縁被トリガ・カウンタはｆ１クロック・サイ クルと累積し、部分計数凌縁被トリガ・カウンタはｐ１クロック・サイクルを累 積し、フル計数前縁被トリガ・カウンタはｆ２クロック・サイクルを累積し、そ して部分計数前縁被トリガ・カウンタはｐ２クロＩり・サイクルを累積する。セ ンサ信号の分数部分Ｆｊは下記の式て定められる。

Ｆｊ＝　：ｐｌ、’ｆ　１＋ｐｌｚ’ｆ２÷ｋ　ｆ　−／　２・・・（１） ただし、ｋはもしＰＬ／ｆｌ＞ｐ２□・′ｆ２ならば〒１、２に等しいが、逆な らば−１，／２に等しい、整数カウンタ手段は、サンプル期間の間センナ信号の サイクルの整数Ｎを測定し、そしてプロセ１す手段は、各サンプル期間の間セン ナ信号の周波数計数を下記の式によってめる。

周波数計数＝Ｎ−Ｆｊ＋Ｆｊ−１，１２）ただし、Ｆｊ−１は直前のサンプル期 間の終りにめられたセンサ信号周期の分数部分である。

周期性センサ信号のデユティ　サイクル変調の影響を最小にするように、２０／ り・サイクルについて前縁及び後縁？有するセンサ信号の周波数を計数する方法 がこの発明の池の面である。方法の諸ステｙプは、周波数を計数する装置につい ての上記説明中で行われる次能と大体一致する。

ましい　の；旦 この発明の−￥ＦＰｌ！！単な形態である両縁カウンタ５０が区３にブロック図 で示されている。再縁カウンタ５０は、従来の水晶発振器１０（図１）がちの被 変調方形波出力信号３４に現れるようなデユティ・サイクル変調を補償する為の ものである。被２調方形波出力信号３４はｒ４縁カウンタ５０へ入力されて２つ の異なる回路枝路に分けられる。第１カウンタ５２は、水晶発振器１０からのセ ンサ出力信号の次ぐの立ち上がり縁間て・、基準クロック５８によって生じられ た基準クロック・サイクルを累積する。センサ出力信号はインバータ５４にも印 加され、このインバータ５４はカウンタ５６へ入力される前にセンサ出力信号３ 灰転させる。このカウンタ５６も反転されたセンナ信号の次々の立ち上がり縁間 で基準クロｙり５Ｓからの基準クロック　パルスを累積する０反転された方形波 信号の次ぐの立ち上がり縁が非反転方形波信号の次ぐの立ち下がり縁に一致する ことは当然のことながら明らかである。従って、カウンタ５２と５６は、両縁カ ウンタ５０に印加されたセンサ信号の大体半周期即ち半サイクル毎に時間的に又 位される。

セ〉す信号の周波数を測定する際の有意義な分解能を得る為に、基準クロック５ ８はセンサ信号の周波数よりもかなり高い周波数でｆｔ動じなければならない、 基準タロツクは３０　Ｍ　Ｈｚの周波数を持つことが望ましいが、池の用途では 異なる基準クロック周波数がもっと適切がもじれない、いずれにせよ、基準タロ ツクは所要の周波数計数分解能を提供する為には充分高い周波数で作動しなけれ ばならない、カウンタ５２．５６へのそれぞれ入力信号、反転入力信号の次々の 立ち上がり縁間の基準クロック・サイクルの累積された総計数は加算点６０にて 加算される。この加算点６０がらの総計数は除算器６２へ供給され、この除算器 ６２は総計数を２で除算してセンサ入力信号の平均周波数計数を生じる。

センナ信号及び反転センサ信号の立ち上がり縁が入力サイクルの大体半サイクル だけ時間変位されるので、加算点６０で生じられた総計数は入力信号の１．５周 期と超える。カウンタ５２と５６のどちらか一方に入力信号サイクルの大体半サ イクルに等しい遅延時間を導入することにより両カウンタが基準クロック・サイ クルを累積する時間々隔を同期させることが可能である。しがしながら、センサ 信号のデユティ・サイクルがその変動を正確に打ち消せないように半サイクル間 て′かなり変化する場合には、そのような遅延はミキシング・エラーを導入しそ うて′ある。

或は、２つのカラ〉′夕のうちの一方によって提供される次々のセンサ信号計数 は、他方のカウンタからの計数と平均化される前に、後処理アルゴリズムにて平 均化され得る。従って、例えば、カウンタ５２によって累積された、センナ信号 周期ｔの間のそして次のセンナ信号周期ｔ＋１の間の基準クロック・サイクルは 一緒に平均化され、そしてその結果はセンサ信号周期ｔ　＋　１　／　２の間カ ウンタ５６からの累積された基準カウンタ・サイクル計数に加算されて累積され た総計数を生じる。この累積された総計数はこれを２で割ることにより全周期の 間の平均計数が得られる。この後処理アルゴリズムは明らかに次の式で表される 。

平均計数＝１／２１　（Ｃ１ｔ＋Ｃ１ｔ＋１）／２＋Ｃ２ｔ＋１／２＋　・・・ （３） ここで、Ｃ１ｔは周期上の間にカウンタ５２に累積された計数に等しく、Ｃ１ｔ ＋１は周期ｔ＋１の間にカウンタ５２に累積された計数に等しく、モしてＣ２ｔ ＋１７７２は周期ｔ　＋　１　／　２の間にカウンタ５６に累積された計数に等 しい。

カウンタ５２が入力信号力ｎ周期の開基率クロック・パルスミ累積し且つカウン タ５６が入力信号の（ｎ−１）周期力量クロ・ツク・パルスを累積する（その逆 て＃Ｊ良い）ように、上述したプロセスはより高い分解能を達成する為に拡張さ れ得る。しがしながら、センサ信号カ周波数が計数される時間々隔を拡張するこ とによりセンサ信号の周１ｌｔｉｋにおけるサイクルからサイクルへの変化を追 従する為の能力は付随的に減少する。

式（１）で定めたアルゴリズムは、エラー無しで入力信号の周波数における１次 変化を追従できる。更に、アルゴリズムは、センサ信号サンプル周期のわずか１ ／４だけ周波数計数を得る為に遅延を増しながら、回３に示された簡単な平均化 技術を改良する。その上、アルゴリズムは傾斜するデータ雑音を追従し且つ周波 数計数が測定される分解能を両縁カウンタ５ｏの分解能に比べて大体１．７倍改 良する９式（３）のアルゴリズムに従うことにより達成できるデータ処ＦＩＮ度 を２倍にする為に、カウンタ５６によって累積された基準クロックの各サンプル に従う相補アルゴリズムを用いることができる。ここで、時間ｔ＋１／２での信 号の周波数は下記のように定められる。

平均計数＝１／２　Ｉ　（Ｃ２ｔ＋１／２＋Ｃ２ｔ＋１．５）／２＋Ｃ１ｔ＋１ １　・　・　・（４）ただし、Ｃ２ｔ　＋　ｌ　／　２は時間ｔ＋１．’２にて カウンタ５６に累積された基準サイクルの計数に相当し、Ｃ２ｔ＋１５　は時間 ｔ＋１５　にてカウンタ５６に累積された基Ｚ７クロ、り、サイクルの計量であ り、モしてＣ１ｔ＋１は時間ｔ＋ｌでのカウンタ５２の為の累積された計数て′ ある０式（３）と式（４〉の両方のアルゴリズムは、カウンタ５２と５６の累積 計数が逆の場合でも使用できる。

更に、加算点６０及び除算器６２を使用する代わりに、１０セツサ（図示しない ）を用いて式（３）とり４）で表されたアルゴリズムをソフトウェアで実施して も良い。

加速度検知用水晶発振器１０（Ｉ］１に示された）によって表されるようなセン サ・デバイスで行われる周波数測定に及ぼすデユティ・サイクル変調の影響を最 小にする為に、この発明は米ｒ５特許第４，７８６，８６１号に開示された周波 数計数装置及び方法にも適用できる。上記米国特許に開示されたかなりの部分が この発明にも適するので、上記米国特許明細書の説明と参考上ここでも使用する 。

図４及び図５に示されたように、デユティ・サイクル変調を受けるセンサ信号又 は他の信号は、両縁周波数カウンタ７０へ入力として供給される。ゲート信号１ ００の次々の立ち上がり縁間で生じるセンサ信号の周期（立ち上がり縁から立ち 上がり縁まで或は立ち下がり縁から立ち下がり縁まで）の数に相当する整数Ｎを 整数カウンタ７２は累積する０分周器（図示しない）を使用して基′　準２０１ り信号Ｓ８？所定の除数（整数）で除算することによりゲート信号１００が発生 される。ゲート信号の次々の立ち上がり縁（又は立ち下がり縁）はサンプル期間 を定め、従ってゲート信号１００は基準クロック信号８８に同期している。

部分カウンタ７４は、ゲート信号の立ち上がり縁によって定められた各サンプル 期間の終りに生じる基準クロック・サイクルを累積する１図５に示されたように 、サンプル期間の終りから部分カウンタ７４中のセンサ信号の次の立ち上がり縁 までの間に生じる基準クロック・サイクル１０２を計数することにより部分計数 （ｐ　１　ｊ　）は生じられる。同様に、サンプル期間の終りに生じるゲート信 号１００の立ち上がり縁と出会うセンサ信号周期中、基準クロック・パルス１０ ４のフル計数（ｆｌＪ）はフル　カウンタ７６に累積される。

センサ信号３４はインバータ７８へも印加され、このインバータ７８は部分カウ ンタ８ｏ及びフル・カウンタ８２へ入力される反転されたセンナ信号を発生する ０部分カウンタ８０は、サンプル期間後反転センサ信号３４゛の次の立ち上がり 縁までの時間々隔中、基準クロック・サイクル１０６の部分計数（ｐ２ｊ）を累 積する。

同様に、サンプル期間の終りを定めるゲート信号と出会う反転センサ信号の１周 期全体中、即ち反転センサ信号と定める立ち上がり縁からこの信号の次の立ち上 がり縁までの間に起きる基準クロｌり　サイクル１０８のフル計数（ｆ２ｊ）を フル・カウンタ８２は累積する。整数カウンタ７２に累積された′Ｎ数の計数Ｎ ５部分カウンタ７４中の部分計数ｐｌｊ、フル・カウンタ７６中のフル計数ｆｌ ｊ、部分カウンタ８０中の部分計数ｐ２ｊ、及びフル・カウンタＳ２中のフル計 数ｆ　２　ｊは全てマルチプレクサ８４に供給される。このマルチプレクサ８４ はデータをプロセンサＳ６へ逐次酸は選択的に供給する。

その上、プロセンサＳ６は、先行のサンプル期間の終りを超えて延びるセンサ信 号の補償された対応平均分数部分の為の一時記憶器を含む。

図５において、先行のサンプル期間ｊ−１の終りに部分カウンタ７４によって基 準クロック・サイクル１１０の部分計数（ｐｌｊ−１）が生じられる。同様に、 フル・カウンタ７６によってサンプル期間ｊ−１の終りに基準クロック・サイク ル１１２のフル計数（ｆｌｊ−１＞が累積され、先行のサンプル期間の終りに基 準クロック・サイクル１１４の部分計数（ｐ２ｊ−１）が部分カウンタ８０に累 積され、そしてＭＬ後にＩ！に後のサンプル期間の終りにフル・センサ信号周期 中基準クロック・サイクル１１６のフル計数（ｆ２ｊ−１）が累積される。サン プル期間ｊ−１の間部分計数及びフル計数はそのサンプル期間の終りにセンサ信 号周期Ｆｊ−１の分数部分の補償される平均を計算するために使用され、これは プロセッサＳ６に一時記憶される。プロセッサ８６はセンサ信号周波数の被補償 計数を次のように決定する。

被補償周波数計数＝Ｎ−Ｆｊ＋Ｆｊ−１・・・（５）サンプル期間ｊ−１，ｊの 終りに生じるセンサ信号の部分周期の被補償平均にそれぞれ対応する分数部分Ｆ ｊ−１、Ｆｊは下記のように定められる。

Ｆｊ−１＝　！ｐｌｊ−１ｚ’ｆ　１ｊ−１＋　ｐ　２　ｊ　−１／　ｆ　２　 ｊ　−１＋　ｋ　：　、−”　２・・・（６） Ｆｊ　＝Ｉｐ　１　ｊ／ｆ　１　ｊ　＋ｐ２ｊ／ｆ　２　ｊ　＋ｋｉ／２・・・ （７） 上記の式において、値にはＰ　１／’ｆ　１．ｐ２／ｆ２　（それぞれサンプル 期間ｊ、ｊ−１における）の相対値に依存する。もしＰＩ／’ｆｌがＰ　２　／ ’　ｆ　２よりも大きければｋは＋１／２であるが、ｐｉ／ｆｌがｐ２／ｆ２よ りも大きくなければｋは−１７７２である０例えば、図５において、サンプル期 間ｊの終りを越えて延びるセンサ信号の分数周期の整数Ｎを補正する為に、セン サ信号及び反転センナ信号の部分周期を加算することによるセンサ信号の平均さ れる分数周期は、−１／　２の補正係数ｋを加えることにより反転センサ信号の 半周期オフセットの為に補償されなければならない、同様に、サンプル期間ｊ− １の終りを越えて延びるセンサ信号及び反転センサ信号の平均された分数周期か ら分数部分Ｆｊ−１を計算する際には、１．、’２の補正係数ｋが加えられる。

この発明は、従って、整数カウンタ７２によって生じられた整ｐＮを補正するの に使用されるセンナ信号の分数部分のデユティ・サイクル変調を補償する。この 補償により、デユティ・サイクル”ＲｆＪは、デユティ・サイクルの少なくとも １次変化について得られた周波数計数の精度に殆ど影響しない、その結果、周波 数計数のエラーはかなり減少される。−変周波数計数が補償されると、センナ信 号の実際の周波数は被補償周波数計数をサンプル期間で除算するだけで決定され る。

計算速度を改善し、もってより素早く周波数計数を次々にリアル・タイム決定さ せる為に、プロセッサ８６に近似を適用して平均フル計数及び平均部分計数を下 記の式でめる。

ｆＡ−平均フル計数＝　（ｆ　１　ｊ＋　ｆ　２　ｊ　）’　／　２・・・（８ ） ｐＡ＝平均部分計数＝（ｐｌｊ＋ｐ２Ｊ→−ｋ）／２・・・（９） 平均フル計数及び平均部分計数の値から分数ｐＡ／ｆＡが決定される。近似式中 の１次デルタ項が打ち消されると、約２ｋＨｚよりも低い変調周波数の許容し得 る結果を生じる。２１音やｔ源の変調周波数が２ｋＨｚと超える場合には、式（ ７）に応じて分数周期をもつと正確に決定すべきである。先のアルゴリズムでは 、周波数が計数される精度？改善する為に、Ｎの値は少なくとも２に等しくなく てはならない。もちろん、式（３）及び（４）について上述したようにサンプル 期間中の基準クロ７ク・パルスを累積し且つ平均することにより周波数計数がま た定められ得る。

別々のカウンタ及びプロセッサ８６を使用する代わりに、口４に示した全ての機 能要素を具体化する特定用途集積回路カウンタ・千ンブを用いて比較的安い費用 で同等の性能を得ることができる。下記の請求の範囲内でのこの発明のこれら変 形例やその他の変形例は当業者には明らかであろう、従って、ここに開示したも のは請求の範囲に限定されたようなこの発明の範囲を制限するつもりではない。

ＦＩＧ、　２ 補正書の翻訳文提出書（特許法第１８４条の７第１項）平成　５年　３月１１日

Claims (24)

【特許請求の範囲】
1. １．周期的であり従って前縁及び後縁を有する交互に立ち上がり且つ立ち下がる 振巾によって特徴付けられるセンサ信号のデュティ・サイクル変調の影響を最小 にするように、基準によって生じられたクロック・サイクルについて前記センサ 信号の周波数計数を測定する装置であって、 （ａ）前記センサ信号の次々の前縁間で生じるクロック・サイクルの第１計数を 累積する第１カウンタ手段、（ｂ）前記センサ信号の次々の後縁間で生じるクロ ック・サイクルの第２計数を累積する第２カウンタ手段、並びに、 （ｃ）前記第１計数及び前記第２計数の被補正平均であって、前記デュティ・サ イクル変調の影響を補償するものを測定するプロセッサ手段、 を備えた装置。
2. ２．前記プロセッサ手段は、前記第１計数を前記第２計数に加算して前記クロッ ク・サイクルの総計数を測定する加算手段、並びに前記総計数を２で除算する除 算手段を備えている請求項１の装置。
3. ３．前記第１カウンタ手段及び前記第２カウンタ手段の一方は、クロック・サイ クルが累積される前に前記センサ信号を反転するインバータを含む請求項１の装 置。
4. ４．前記第１カウンタ手段及び前記第２カウンタ手段は、センサ信号周期の大体 半分だけ一時的に離された時点で前記第１計数及び前記第２計数の各々を累積し 始める請求項１の装置。
5. ５．前記プロセッサ手段は、Ｃ次々の第１計数及びＣ−１次々の第２計数、着し くはＣ−１次々の第１計数及びＣ次々の第２計数（ただし、Ｃは少なくとも２に 等しい正の整数である。）の被補正平均を測定する請求項４の装置。
6. ６．一時的に１つのゲート信号から始まって次のゲート信号に達するまでのサン プル期間を決定する次々のゲート信号を発生するゲート手段を更に備えた請求項 １の装置。
7. ７．前記サンプル期間中に生じる前記センサ信号のサイクルの装置を累積する整 数カウンタ手段を更に備え、前記第１カウンタ手段がフル計数前縁被トリガ・カ ウンタ及び部分計数前縁被トリガ・カウンタから成り、そして前記第２カウンタ 手段がフル計数後縁被トリガ・カウンタ及び部分計数後縁被トリガ・カウンタか ら成り、前記フル計数前縁被トリガ・カウンタ及び前記フル計数後縁被トリガ・ カウンタは前記ゲート信号の１つが発生する前記センサ信号の各１周期の間クロ ック・サイクルを累積し、そして前記部分計数前縁被トリガ・カウンタ及び前記 部分計数後縁被トリガ・カウンタは前記ゲート信号の前記１つが発生した直後の 前記センサ信号の周期の分数部分に相当するクロック・サイクルを累積し、前記 プロセッサ手段は、前記センサ信号の周波数計数を求める為に整数の計数を調節 する際に使用する為、前記部分計数カウンタ及び前記フル計数カウンタによって 集積されたクロック・サイクルからサンプル期間外の前記センサ信号の分数部分 Ｆｊの被補正平均を求めるように更に作動する請求項６の装置。
8. ８．前記フル計数後縁被トリガ・カウンタはｆ１クロック・サイクルを累積し、 前記部分計数後縁被トリガ・カウンタはｐ１クロック・サイクルを累積し、前記 フル計数前縁被トリガ・カウンタはｆ２クロック・サイクルを累積し、そして前 記部分計数前縁被トリガ・カウンタはｐ２クロック・サイクルを累積し、前記セ ンサ信号の分数部分Ｆｊは下記の式で定められる。 Ｆｊ＝｛ｐ１／ｆ１＋ｐ２／ｆ２＋ｋ｝／２（ただし、ｋはもしｐ１／ｆ１＞ｐ ２／ｆ２ならば＋１／２に等しいが、逆ならば−１／２に等しい。）請求項７の 装置。
9. ９．前記整数カウンタ手段は、前記サンプル期間の間前記センサ信号のサイクル の整数Ｎを測定し、前記プロセツサ手段は、各サンプル期間の間前記センサ信号 の周波数計数を下記の式によって求めるように更に作動する。 周波数計数＝Ｎ−Ｆｊ−Ｆｊ−１ （ただし、Ｆｊ−１は直前のサンブル期間の終りに求められたセンサ信号周期の 分数部分の後補正平均である。）請求項８の装置。
10. １０．周期的なセンサ信号のデュティ・サイクル変調の影響を最小にするように 、クロック・サイクルについて前縁及び後縁を有する前記センサ信号の周波数を 計数する方法であって、 （ａ）前記センサ信号の次々の前縁間で生じる前記クロック・サイクルの第１計 数を累積するステップ、（ｂ）前記センサ信号の次々の後縁間で生じる前記クロ ック・サイクルの第２計数を累積するステップ、並びに、 （ｃ）前記第１計数及び前記第２計数の被補正平均であって、前記デュティ・サ イクル変調の影響を補償するものを測定するステップ、 を含む方法。
11. １１．前記被補正平均を測定するステップは、前記第１計数を前記第２計数に加 算して前記クロック・サイクルの総計数を測定するステップ、並びに前記総計数 を２で除算するステップを含む請求項１０の方法。
12. １２．前記第１計数と前記第２計数の一方の為の前記クロック・サイクルを累積 する前に前記センサ信号を反転するステップを更に含む請求項１０の方法。
13. １３．次々の第１計数及び第２計数は、センサ信号周期の大体半分だけ一時的に 離された時点で累積され始める請求項１０の方法。
14. １４．前記被補正平均を測定するステップは、Ｃ次々の第１計数及びＣ−１次々 の第２計数、若しくはＣ−１次々の第１計数及びＣ次々の第２計数（ただし、Ｃ は少なくとも２に等しい正の整数である。）の被補正平均を測定するステップを 含む請求項１３の方法。
15. １５．一時的に次々のゲート信号間に延びるサンプル期間を決定するステップを 更に含む請求項１０の方法。
16. １６．前記第１計数を累積するステップは、前記ゲート信号の１つがある前記セ ンサ信号の各１周期の間前記クロック・サイクルのフル計数ｆ１を累積し、そし て前記ゲート信号の１つの直後に生じる前記センサ信号の分数周期に相当する前 記クロック・サイクルの部分計数ｐ１を累積するステップを含み、前記第２計数 を累積するステップは、前記ゲートの１つがある前記センサ信号の各１周期の間 前記クロック・サイクルのフル計数ｆ２を累積し、そして前記ゲート信号の１つ の直後に生じる前記センサ信号の分数周期に相当する前記クロック・サイクルの 部分計数ｐ２を累積するステップを含み、前記フル計数及び前記部分計数は前記 整数計数を調節して前記センサ信号の前記周波数計数を測定するのに使用される 請求項１５の方法。
17. １７．下記の式で定められるような前記センサ信号の分数部分Ｆｊの被補正平均 を測定するステップを更に含む、Ｆｊ＝｛ｐ１／ｆ１＋ｐ２／ｆ２＋ｋ１｝／２ ｛ただし、ｋはもしｐ１／ｆ１＞ｐ２／ｆ２ならば＋１／２に等しいが、逆なら ば−１／２に等しい。）請求項１６の方法。
18. １８．前記サンプル期間の間前記センサ信号のサイクルの整数Ｎを測定するステ ップ、及び各サンプル期間の間前記センサ信号の周波数計数を下記の式によって 求めるステップを更に含む、 周波数計数＝Ｎ−Ｆｊ＋Ｆｊ−１ （ただし、Ｆｊ−１は直前のサンプル期間の終りに求められたセンサ信号周期の 分数部分の被補正平均である。）請求項１７の方法。
19. １９．入力信号のデュティ・サイクル変調によって生じさせられたエラーを最小 にするように、振巾が周期的に立ち上がり且つ立ち下がる前記入力信号の周波数 を測定する装置であって、 （ａ）前記入力信号よりも実質的に高い周波数を持つクロック信号を発生するク ロック発振器、（ｂ）前記入力信号の周波数が測定されるサンプル期間を定める 次々のゲート信号を発生するゲート手段、（ｃ）前記サンプル期間の各々中に始 まる前記入力信号のサイクルの数を計数する整数カウンタ手段、（ｄ）前記ゲー ト信号の１つがある１つの入力信号サイクルの第１分数部分を、前記入力信号の 次々の立ち上がり振巾間で生じる前記クロック信号のサイクルについて測定する 立ち上がり縁被トリガ計数手段、（ｅ）前記ゲート信号の前記１つがある他の１ つの入力信号サイクルの第２分数部分を、前記入力信号の次々の立ち下がり振巾 間で生じる前記クロック信号のサイクルについて測定する立ち下がり縁被トリガ 計数手段、並びに、 （ｆ）前記サンプル期間中の前記入力信号並びに前記サンプル期間の始めと終り の両方における前記入力信号の第１分数部分及び第２分数部分のサイクル数の関 数として前記入力信号の周波数を測定するプロセッサ手段、 を備えた装置。
20. ２０．前記立ち下がり縁計数手段は、前記ゲート信号の前記１つの後で且つその 後に生じる前記入力信号の次の立ち下がり振巾の前に生じる前記クロック信号の サイクルの部分計数ｐ１を測定すると共に前記入力信号の次々の立ち下がり振巾 間で生じる前記クロック信号のサイクルのフル計数ｆ１を測定する為に作動し、 そして前記立ち上がり縁被トリガ計数手段は、前記１つのゲート信号の後で且つ その後に生じる前記入力信号の次の立ち上がり振巾の前に生じる前記クロック信 号のサイクルの部分計数Ｐ２を測定すると共に前記入力信号の次々の立ち上がり 振巾間で生じる前記クロック信号のサイクルのフル計数ｆ２を測定する為に作動 し、前記プロセッサ手段は、各サンプル期間の終りに計数されたＮサイクルに対 して下記の式に従って分数調節値Ｆｊを測定する、 Ｆｊ＝｛Ｐ１／ｆ１＋Ｐ２／ｆ２＋ｋ｝／２（ただし、ｋはｐ１／ｆ１＞ｐ２／ ｆ２ならば＋１／２に等しく、逆ならば−１／２に等しい。）請求項１９の装置 。
21. ２１．前記プロセッサ手段は、先行の各サンプル期間の間の分数調節値Ｆｊ−１ を記憶し且つ下記の式に基づいて前記入力信号の周波数を測定する、 Ｎ−Ｆｊ＋Ｆｊ−１ 請求項２０の装置。
22. ２２．入力信号のデュティ・サイクル変調によって生じさせられたエラーを最小 にするように、振巾が周期的に立ち上がり且つ立ち下がる前記入力信号の周波数 を測定する方法であって、 （ａ）前記入力信号よりも実質的に高い周波数を持つクロック信号を発生するス テップ、 （ｂ）前記入力信号の周波数が測定されるサンプル期間を定める次々のゲート信 号を発生するステップ、（ｃ）前記サンプル期間の各々中に始まる前記入力信号 のサイクルの数を計数するステップ、（ｄ）前記ゲート信号の１つがある１つの 入力信号サイクルの第１分数部分を、前記入力信号の次々の立ち上がり振巾間で 生じる前記クロック信号のサイクルについて測定するステップ、 （ｅ）前記ゲート信号の前記１つがある他の１つの入力信号サイクルの第２分数 部分を、前記入力信号の次々の立ち下がり振巾間で生じる前記クロック信号のサ イクルについて測定するステップ、並びに、（ｆ）前記サンプル期間中の前記入 力信号並びに前記サンプル期間の始めと終りの両方における前記入力信号の第１ 分数部分及び第２分数部分のサイクル数の関数として前記入力信号の周波数を測 定するステップ、を含む方法。
23. ２３．前記第１分数部分を測定するステップは、前記１つのダート信号の後で且 つその後に生じる前記入力信号の次の立ち下がり振巾の前に生じる前記クロック 信号のサイクルの部分計数ｐ１を測定するステップ、及び前記入力信号の次々の 立ち下がり振巾間で生じる前記クロック信号のサイクルのフル計数ｆ１を測定す るステップを含み、そして前記第２分数部分を測定するステップは、前記１つの ゲート信号の後で且つその後に生しる前記入力信号の次の立ち上がり振巾の前に 生じる前記クロック信号のサイクルの部分計数ｐ２を測定するステップ、及び前 記入力信号の次々の立ち上がり振巾間で生じる前記クロック信号のサイクルのフ ル計数ｆ２を測定するステップを含み、各サンプル期間の終りにＮサイクルに対 して下記の式に従って分数調節値Ｆｊを測定するステップを更に含む、Ｆｊ＝｛ ｐ１／ｆ１＋ｐ２／ｆ２＋ｋ｝／２（ただし、ｋはｐ１／ｆ１＞ｐ２／ｆ２なら ば＋１／２に等しく、逆ならば−１／２に等しい。）請求項２２の方法。
24. ２４．前記プロセッサ手段は、先行の各サンプル期間の間の分数調節値Ｆｊ−１ を記憶し且つ下記の式に基づいて前記入力信号の周波数を測定するステップを更 に含む、 Ｎ−Ｆｊ＋Ｆｊ−１ 請求項２３の方法。