[go: up one dir, main page]

JPH06337400A - マトリクス型表示装置及び駆動方法 - Google Patents

マトリクス型表示装置及び駆動方法

Info

Publication number
JPH06337400A
JPH06337400A JP5129774A JP12977493A JPH06337400A JP H06337400 A JPH06337400 A JP H06337400A JP 5129774 A JP5129774 A JP 5129774A JP 12977493 A JP12977493 A JP 12977493A JP H06337400 A JPH06337400 A JP H06337400A
Authority
JP
Japan
Prior art keywords
signal line
sampling
data signal
data
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5129774A
Other languages
English (en)
Inventor
Kenichi Kato
憲一 加藤
Yutaka Yoneda
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5129774A priority Critical patent/JPH06337400A/ja
Priority to US08/250,493 priority patent/US5708454A/en
Priority to KR1019940012254A priority patent/KR970006859B1/ko
Publication of JPH06337400A publication Critical patent/JPH06337400A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【構成】 ホールド容量１５、データ信号線４、及び／
又は画素電極７に予備充電を行う予備充電手段を設け
る。 【効果】 予備充電によってホールド容量１５、データ
信号線４、及び／又は画素電極７への本来の充電時間を
短縮することができ、しかも、簡単な構成でこの予備充
電を行うことができるので、表示装置の高解像度化や高
品位化等を図る際にも充電不足による表示不良等の発生
を防止することができるようになる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マトリクス方式によっ
て画像等の表示を行うマトリクス型表示装置及び駆動方
法に関する。
【０００２】
【従来の技術】アクティブマトリクス型表示装置は、図
１４に示すように、表示パネル１とデータ信号線駆動回
路２と走査信号線駆動回路３とで構成されている。表示
パネル１上には、データ信号線４と走査信号線５とが直
交して多数本ずつ形成され、これらのデータ信号線４と
走査信号線５との各交差部にそれぞれ画素スイッチ６を
介して画素電極７が配置されている。
【０００３】画素スイッチ６は、ここではＮチャンネル
ＴＦＴによって構成され、ドレイン端子がデータ信号線
４に接続されて、ソース端子が画素電極７に接続される
と共に、ゲート端子が走査信号線５に接続されている。
従って、走査によって走査信号線５が高電圧レベルにな
ると、この画素スイッチ６がＯＮ（導通）となり、デー
タ信号線４の電圧に応じた電荷を画素電極７に充電す
る。また、その後走査信号線５が低電圧レベルに戻る
と、この画素スイッチ６がＯＦＦ（遮断）となり、それ
までに充電された画素電極７の電荷を維持することがで
きる。画素電極７は、例えば液晶表示パネルの場合には
対向電極との間に液晶を充填することにより画素を構成
するものであり、この画素電極７に充電された電荷に応
じた表示が行われる。
【０００４】走査信号線駆動回路３は、１垂直期間内に
全ての走査信号線５を順に１本ずつ選択し、それぞれの
選択期間に高電圧レベルを出力することにより走査を行
う。また、データ信号線駆動回路２は、水平走査期間ご
とに、シリアルに送られて来た画像データを順にサンプ
リングし、これらのサンプリングデータを各データ信号
線４に振り分けて出力する。
【０００５】上記データ信号線駆動回路２の構成例を図
１５に示す。このデータ信号線駆動回路２は、サンプリ
ング制御回路１１と、各データ信号線４ごとに設けられ
たサンプリングスイッチ１２、サンプリング容量１３、
ホールドスイッチ１４、ホールド容量１５及びバッファ
回路１６とで構成され、このサンプリング容量１３とホ
ールド容量１５によってサンプルアンドホールドが行わ
れるので、ドライバサンプルホールド方式と称される。
【０００６】サンプリング制御回路１１は、タイミング
制御信号線１７を介して送られて来るタイミング制御信
号に制御されて、１水平走査期間内に全てのサンプリン
グスイッチ１２に順にサンプリング信号を出力する回路
である。サンプリングスイッチ１２は、サンプリング信
号によってＯＮとなり、そのときビデオ信号線１８に送
られて来た画像データをサンプリングデータとしてサン
プリング容量１３を充電する。全てのサンプリングスイ
ッチ１２にサンプリング信号が送られて各サンプリング
容量１３の充電が完了すると、転送制御信号線１９を介
して送られて来る転送制御信号に制御されて全てのホー
ルドスイッチ１４がＯＮとなる。すると、各サンプリン
グ容量１３に保持されたサンプリングデータがそれぞれ
ホールド容量１５に転送され、バッファ回路１６を介し
て各データ信号線４に出力される。
【０００７】従って、この図１５に示したデータ信号線
駆動回路２の場合には、１水平走査期間にわたって画像
データを順にサンプリングして、サンプリング容量１３
に保持させると共に、このサンプリングデータを水平走
査の帰線期間にホールド容量１５に転送するので、次の
１水平走査の全期間にわたって、各ホールド容量１５に
保持されたサンプリングデータをバッファ回路１６を介
して低インピーダンスでそれぞれのデータ信号線４に供
給することができる。また、この間に次の画像データを
サンプリングして順次ホールド容量１５に充電すること
ができる。
【０００８】上記データ信号線駆動回路２の他の構成例
を図１６に示す。このデータ信号線駆動回路２は、サン
プリング制御回路１１と、各データ信号線４ごとに設け
られたサンプリングスイッチ１２、サンプリング容量１
３、バッファ回路１６及び出力スイッチ２０とで構成さ
れ、このサンプリング容量１３によってサンプリングが
行われると共に、データ信号線４の分布容量によってホ
ールドが行われるので、ドライバサンプルパネルホール
ド方式と称される。
【０００９】サンプリング制御回路１１、サンプリング
スイッチ１２及びサンプリング容量１３は、図１５に示
したものと同じ構成であり、同様の動作を行う。上述の
ように、全てのサンプリング容量１３の充電が完了する
と、出力制御信号線２１を介して送られて来る出力制御
信号に制御されて全ての出力スイッチ２０がＯＮとな
る。すると、各サンプリング容量１３に保持されたサン
プリングデータが、それぞれバッファ回路１６を介して
各データ信号線４に出力される。
【００１０】従って、この図１６に示したデータ信号線
駆動回路２の場合には、１水平走査期間にわたって画像
データを順にサンプリングしサンプリング容量１３に保
持させると共に、水平走査の帰線期間にこのサンプリン
グデータをバッファ回路１６を介し低インピーダンスで
それぞれのデータ信号線４に供給する。ただし、次の水
平走査期間には、新たな画像データをサンプリングして
順次、ホールド容量であるデータ信号線４の分布容量へ
出力しなければならないので、このサンプリングデータ
のデータ信号線４への出力は、先の水平走査の帰線期間
内に終了しなければならない。
【００１１】上記データ信号線駆動回路２のさらに他の
構成例を図１７に示す。このデータ信号線駆動回路２
は、サンプリング制御回路１１と、各データ信号線４ご
とに設けられたサンプリングスイッチ１２とで構成さ
れ、サンプルアンドホールドがデータ信号線４の分布容
量のみによって行われるので、パネルサンプル方式と称
される。
【００１２】サンプリング制御回路１１とサンプリング
スイッチ１２は、図１５及び図１６に示したものと同じ
構成であり、同様の動作を行う。サンプリング制御回路
１１からのサンプリング信号によって各サンプリングス
イッチ１２が順にＯＮになると、そのときビデオ信号線
１８に送られて来た画像データがサンプリングデータと
して各データ信号線４に出力される。
【００１３】従って、この図１７に示したデータ信号線
駆動回路２の場合には、サンプリング信号によって各サ
ンプリングスイッチ１２がＯＮとなっている期間内にサ
ンプリングデータを、それぞれのデータ信号線４に出力
しなければならない。
【００１４】
【発明が解決しようとする課題】図１８に、上記図１４
〜図１７に示した表示パネル１における画素スイッチ６
及びデータ信号線駆動回路２における各スイッチ１２、
１４、２０のＯＮ動作時の過渡特性を示す。サンプリン
グスイッチ１２等の入力側が高電圧レベルで出力側が低
電圧レベルとなっている時刻ｔ21にサンプリング信号等
の制御信号によってサンプリングスイッチ１２等がＯＮ
になると、出力側が容量性のサンプリング容量１３又は
データ信号線４等となるため、十分な電圧に上昇するま
でに長い充電時間ＴCHを必要とする。サンプリングスイ
ッチ１２等がＯＮとなるＯＮ期間ＴONが短い場合には、
出力側の充電時間が不足して電圧が十分に上昇しないこ
とになる。
【００１５】また、図１９に、上記図１５、図１６に示
したデータ信号線駆動回路２におけるバッファ回路１６
の入出力の過渡特性を示す。時刻ｔ22にこのバッファ回
路１６の入力側が低電圧レベルから高電圧レベルに変化
したとすると、この場合も出力側が容量性のデータ信号
線４等となるため、十分な電圧に上昇するまでに長い充
電時間ＴCHを必要とする。このバッファ回路１６から充
電電流の供給を受ける期間が短い場合にも、出力側の電
圧が十分に上昇しないことになる。
【００１６】ところが、上記図１４に示した表示パネル
１において、画素電極７への充電は、データ信号線駆動
回路２がドライバサンプルホールド方式又はドライバサ
ンプルパネルホールド方式の場合には、水平走査期間内
に行う必要があり、パネルサンプルホールド方式の場合
には、水平走査の帰線期間内に行う必要がある。また、
上記図１５に示したドライバサンプルホールド方式の場
合、サンプリング容量１３への充電はサンプリング期間
内に行い、ホールド容量１５への充電は水平走査の帰線
期間内に行い、データ信号線４への充電は水平走査期間
内に行う必要がある。また、上記図１６に示したドライ
バサンプルパネルホールド方式の場合には、サンプリン
グ容量１３への充電は同じくサンプリング期間内に行
い、データ信号線４への充電は水平走査の帰線期間内に
行う必要がある。さらに、上記図１７に示したパネルサ
ンプル方式の場合には、データ信号線４への充電をサン
プリング期間内に行う必要がある。
【００１７】しかも、近年のマトリクス型表示装置は、
高解像度化及び高品位化等のために画素数がますます増
加し、１垂直走査期間内の水平走査数及び１水平走査期
間内のサンプリング数が増大して、これら水平走査期間
及びサンプリング期間が、極めて短くなって来ている。
従って、画素電極７及びデータ信号線４への充電時間に
ついては、データ信号線駆動回路２の構成が簡単な方式
ほどますます短時間に充電を行わなければならず、ま
た、ドライバサンプルホールド方式及びドライバサンプ
ルパネルホールド方式の場合には、サンプリング容量１
３への充電時間も不足するおそれがあり、さらにドライ
バサンプルホールド方式の場合には、これに加えてホー
ルド容量１５への充電時間も不足するおそれが生じる。
【００１８】また、マトリクス型液晶表示装置の場合に
は、液晶の劣化を防止するために画素データの極性を例
えば１垂直走査期間（１フィールド又は１フレーム）ご
とに反転させて交流駆動を行うようにしている。従っ
て、この極性の切り替え時には電位差が大きくなり、例
えば先の充電時に正の最大電圧で充電を行うと、通常は
次の充電時に負の最大電圧に充電する必要があるので、
特にこの場合の電位差は極めて大きくなる。このように
サンプリングスイッチ１２等やバッファ回路１６の入出
力間の電位差が大きくなると、図１８及び図１９に示し
た充電時間ＴCHがさらに長くなる。
【００１９】このため、従来のマトリクス型表示装置
は、画素数の増加に伴いデータ信号線４、サンプリング
容量１３及びホールドスイッチ１４等への充電時間が不
足して表示不良が発生し易くなるという問題が発生して
いた。
【００２０】なお、上記問題点を解消するために、図２
０に示すようなデータ信号線駆動回路２の構成が従来か
ら提案されている（特開平４−２０８９９４号公報）。
【００２１】このデータ信号線駆動回路２は、上記図１
５に示したドライバサンプルホールド方式において、サ
ンプリング容量１３にサンプリング容量予備充電スイッ
チ２２を介してサンプリング容量予備充電線２３を接続
したものである。サンプリング容量予備充電スイッチ２
２は、サンプリング容量１３に保持されたサンプリング
データがホールドスイッチ１４を介してホールド容量１
５に転送された後に、サンプリング容量予備充電制御信
号線２４を介して送られて来るサンプリング容量予備充
電制御信号によってＯＮとなるように制御される。従っ
て、サンプリング容量１３は、次にサンプリングスイッ
チ１２がＯＮとなってサンプリングデータの充電が行わ
れる前に、サンプリング容量予備充電線２３の電圧を印
加され予備充電が行われる。このサンプリング容量予備
充電線２３には、次のサンプリングデータが取り得る値
の中間値の電圧が供給される。このようにしてサンプリ
ング容量１３の予備充電を行うと、たとえ極性が反転す
る場合にも、サンプリングスイッチ１２がＯＮとなった
ときの入出力間の電位差を小さくして充電時間を短くす
ることができる。
【００２２】しかしながら、この場合においても、画素
電極７、ホールド容量１５及びデータ信号線４に対する
充電時間は従来のままであり、これらの充電時間が不足
するという問題を解消することはできない。しかも、こ
のように回路構成の複雑なドライバサンプルホールド方
式に、さらにサンプリング容量予備充電スイッチ２２及
びサンプリング容量予備充電線２３を設けてさらに回路
を複雑化することは、必ずしも好ましくない場合があ
る。
【００２３】本発明は、上記事情に鑑み、簡単な構成で
サンプリング容量に対し予備充電を行い、又は、ホール
ド容量、データ信号線、及び画素電極にも予備充電を行
うことによって、高解像度化又は高品位化しても充電時
間が不足するようなことのないマトリクス型表示装置及
び駆動方法を提供することを目的としている。
【００２４】
【課題を解決するための手段】本発明のマトリクス型表
示装置は、マトリクス状に配列された画素電極と、該画
素電極を駆動するためのデータ信号線及び走査信号線
と、画像データを１水平走査期間にわたって順次サンプ
リングし、サンプリングされたサンプリングデータをそ
れぞれ保持するためのサンプリング容量、該１水平走査
期間のサンプリング終了後に該サンプリング容量に保持
された該サンプリングデータをそれぞれ転送して保持し
た後に、該サンプリングデータを各データ信号線に出力
するためのホールド容量、及び該サンプリング容量に保
持されたサンプリングデータを該ホールド容量に転送す
る前に、該ホールド容量に適当な電圧を印加して予備充
電を行うための予備充電手段を有する信号線駆動回路と
を備えており、そのことにより上記目的が達成される。
【００２５】前記予備充電手段が、前記サンプリングデ
ータが各ホールド容量に転送される前に予備充電信号に
よって一旦導通される予備充電スイッチと、該予備充電
スイッチを介して各ホールド容量に接続され、適当な電
圧が印加される予備充電線とを備えていてもよい。
【００２６】本発明の他のマトリクス型表示装置は、マ
トリクス状に配列された画素電極と、該画素電極を駆動
するためのデータ信号線及び走査信号線と、画像データ
を１水平走査期間にわたって順次サンプリングし、サン
プリングされたサンプリングデータをそれぞれ保持した
後に、該サンプリングデータを各データ信号線に出力す
るためのサンプリング容量、及び該サンプリング容量に
保持されたサンプリングデータを該データ信号線に出力
する前に、該データ信号線に適当な電圧を印加して予備
充電を行うための予備充電手段を有する信号線駆動回路
とを備えており、そのことにより上記目的を達成する。
【００２７】前記予備充電手段が、前記サンプリングデ
ータが前記データ信号線に出力される前に予備充電信号
によって一旦導通される予備充電スイッチと、該予備充
電スイッチを介して各データ信号線に接続され、適当な
電圧が印加される予備充電線とを備えていてもよい。
【００２８】本発明の他のマトリクス型表示装置は、マ
トリクス状に配列された画素電極と、該画素電極を駆動
するためのデータ信号線及び走査信号線と、対応する該
走査信号線からの信号によって導通とされ、対応する該
データ信号線からの電流を該画素電極に供給するための
画素スイッチと、該走査信号線の信号によって該画素ス
イッチが導通する前に、各画素電極に適当な電圧を印加
して予備充電を行う予備充電手段とを備えており、その
ことにより上記目的を達成する。
【００２９】前記予備充電手段が、各画素電極ごとに設
けられ、１垂直期間において該画素電極に対応する前記
画素スイッチを導通させる前記走査信号線より以前に選
択される走査信号線によって導通する予備充電スイッチ
を有し、各画素電極が該予備充電スイッチを介して、対
応するデータ信号線と隣接するデータ信号線に接続され
ていてもよい。
【００３０】前記予備充電手段が、各画素電極ごとに設
けられ、１垂直期間において該画素電極に対応する前記
画素スイッチを導通させる前記走査信号線より以前に選
択される走査信号線によって導通する予備充電スイッチ
と、各画素電極が該予備充電スイッチを介して接続さ
れ、適当な電圧が印加される予備充電線とを有していて
もよい。
【００３１】本発明の他のマトリクス型表示装置は、マ
トリクス状に配列された画素電極と、該画素電極を駆動
するためのデータ信号線及び走査信号線と、画像データ
を１水平走査期間にわたって順次サンプリングし、該デ
ータ信号線又はサンプリングしたサンプリングデータを
保持するためのサンプリング容量に接続されたサンプリ
ングスイッチ、及び、前回の水平走査の終了後であって
各サンプリングスイッチの本来のサンプリング期間まで
に、それぞれのサンプリングスイッチを導通させて該デ
ータ信号線又は該サンプリング容量に適当な電圧を印加
することにより予備充電サンプリングを行う予備充電サ
ンプリング手段を有する信号線駆動回路とを備えてお
り、そのことにより上記目的を達成する。
【００３２】前記予備充電の電位の極性と、前記データ
信号の極性とが同一であってもよい。
【００３３】前記予備充電の電位が、前記データ信号の
電位の中間値であってもよい。
【００３４】本発明のマトリクス型表示装置の駆動方法
は、１垂直期間内に各走査信号線を複数回ずつ走査し、
且つ同一走査信号線における各走査を、データ信号線に
同一極性の画像信号が印加されているときに行ってお
り、そのことにより上記目的が達成される。
【００３５】
【作用】本発明のマトリクス型表示装置の構成によれ
ば、予備充電手段がホールド容量を予め予備充電した後
にサンプリング容量からサンプリングデータが転送され
るので、この転送の際のサンプリング容量とホールド容
量との電位差が小さくなり、充電時間を短縮することが
できる。また、ホールド容量が予備充電スイッチを介し
て予備充電線に接続されることにより予備充電が行われ
る。予備充電線は、次に転送されるサンプリングデータ
と同じ極性であり、例えばこのサンプリングデータが取
り得る値の中間値の電圧を供給できるようにする。
【００３６】この結果、上記本発明によれば、ホールド
容量への充電時間が短縮されるので、確実に充電を行う
ことができるようになる。なお、この発明は、サンプリ
ング容量の他にホールド容量を備えたドライバサンプル
ホールド方式等のデータ信号線駆動回路に実施すること
ができる。
【００３７】本発明の他のマトリクス型表示装置の構成
によれば、予備充電手段がデータ信号線を予め予備充電
した後にデータ信号線駆動回路からサンプリングデータ
が出力されるので、この出力の際の電位差が小さくな
り、充電時間を短縮することができる。また、データ信
号線が予備充電スイッチを介して予備充電線に接続され
ることにより予備充電が行われる。予備充電線は、次に
出力されるサンプリングデータと同じ極性であり、例え
ばこのサンプリングデータが取り得る値の中間値の電圧
を供給できるようにする。
【００３８】この結果、上記本発明によれば、データ信
号線への充電時間が短縮されるので、確実に充電を行う
ことができるようになる。
【００３９】本発明の他のマトリクス型表示装置の構成
によれば、予備充電手段が画素電極を予め予備充電した
後に画素スイッチを介してデータ信号線に接続されるの
で、この接続の際のデータ信号線と画素電極との電位差
が小さくなり、充電時間を短縮することができる。ま
た、画素電極が予備充電スイッチを介して予備充電線又
はデータ信号線に接続されることにより予備充電が行わ
れる。予備充電線は、次のデータ信号線の電圧と同じ極
性であり、例えばこのデータ信号線の電圧が取り得る値
の中間値の電圧を供給できるようにする。また、この予
備充電線に代えて当該画素のデータ信号線又は他のデー
タ信号線に接続することもできる。この場合、予備充電
スイッチが導通状態にあるときのデータ信号線の電圧の
極性と、画スイッチが導通状態にあるときのデータ信号
線の電圧の極性とが同一となるように設定することによ
って予備充電を行うことが可能となる。
【００４０】この結果、上記本発明によれば、各画素の
画素電極への充電時間が短縮されるので、確実に充電を
行うことができるようになる。
【００４１】本発明の他のマトリクス型表示装置の構成
によれば、予備充電サンプリング手段がサンプリングス
イッチを本来のサンプリング期間の前に導通させて予備
充電サンプリングを行うので、本来のサンプリング期間
における電位差が小さくなり、充電時間を短縮すること
ができる。各サンプリングスイッチは、例えばより先に
本来のサンプリングを行う他のサンプリングスイッチと
同時にサンプリングを行うことにより、予備充電を行
う。また、全てのサンプリングスイッチが同時にサンプ
リングを開始して予備充電を行い、そのサンプリングの
終了時期を順次ずらすことにより本来のサンプリングを
行うようにさせることもできる。さらに、全てのサンプ
リングスイッチが水平走査の帰線期間に同時にサンプリ
ングを行い予め予備充電しておくようにすることもでき
る。このサンプリングスイッチによってサンプリングさ
れたサンプリングデータは、ドライバサンプルホールド
方式やドライバサンプルパネルホールド方式の場合には
一旦サンプリング容量に保持される。また、パネルサン
プル方式の場合には、そのままデータ信号線に出力され
る。
【００４２】この結果、上記本発明によれば、サンプリ
ングスイッチのサンプリングのタイミングを制御するだ
けで予備充電を行うことができ、簡単な構成で確実にサ
ンプリング容量やデータ信号線の充電を行うことができ
るようになる。
【００４３】本発明のマトリクス型表示装置の駆動方法
では、１垂直期間内に各走査信号線は複数回ずつ走査さ
れ、且つ同一走査信号線における各走査は、データ信号
線に同一極性の画像信号が印加されているときに行われ
るので、最終走査までの各走査によって、各走査信号線
に対応する画素列に本来充電されるべき画像データと同
一極性の画像データが予備充電される。
【００４４】この結果、上記本発明によれば、マトリク
ス型表示装置の構成は従来のままで、確実に各画素に充
電することができる。
【００４５】
【実施例】本発明を実施例について以下に説明する。
【００４６】（第１実施例）第１実施例は、上記図１５
に示したドライバサンプルホールド方式のデータ信号線
駆動回路２に本発明を実施した場合である。
【００４７】図１及び図２は本実施例を示すものであっ
て、図１はデータ信号線駆動回路の構成を示す部分回路
ブロック図、図２は図１のデータ信号線駆動回路の動作
を示すタイムチャートである。なお、上記従来例と同様
の機能を有する構成部材には同じ番号を付記する。
【００４８】本実施例のデータ信号線駆動回路２では、
図１では図示を省略したビデオ信号線１８がサンプリン
グ制御回路１１の出力に制御されるサンプリングスイッ
チ１２を介して、図１に示すサンプリング容量１３の一
端に接続されている。また、このサンプリング容量１３
の一端は、ホールドスイッチ１４を構成するＮチャンネ
ルＭＯＳ・ＦＥＴのドレイン−ソース端子間を介してホ
ールド容量１５の一端に接続されている。ホールドスイ
ッチ１４は、これを構成するＮチャンネルＭＯＳ・ＦＥ
Ｔのゲート端子が転送制御信号線１９に接続され、この
転送制御信号線１９に送られて来る転送制御信号によっ
てＯＮ／ＯＦＦを制御される。ホールド容量１５の一端
は、バッファ回路１６を介してデータ信号線４にも接続
されている。バッファ回路１６は、高入力インピーダン
スかつ低出力インピーダンスのアンプ回路である。な
お、サンプリング容量１３及びホールド容量１５の他端
は、例えば接地電位を供給する接地線等のように、所定
の電圧を供給する電源線に接続されている。
【００４９】上記ホールド容量１５の一端は、ホールド
容量予備充電スイッチ２５を構成するＮチャンネルＭＯ
Ｓ・ＦＥＴのドレイン−ソース端子間を介してホールド
容量予備充電線２６にも接続されている。ホールド容量
予備充電スイッチ２５は、これを構成するＮチャンネル
ＭＯＳ・ＦＥＴのゲート端子がホールド容量予備充電制
御信号線２７に接続され、このホールド容量予備充電制
御信号線２７に送られて来るホールド容量予備充電制御
信号によってＯＮ／ＯＦＦを制御される。
【００５０】上記データ信号線駆動回路２は、水平走査
期間内にビデオ信号線１８を順次サンプリングすること
によって各サンプリング容量１３にサンプリングデータ
を充電する。また、図２に示すように、この水平走査期
間内の適当な時刻ｔ1にホールド容量予備充電制御信号
線２７のホールド容量予備充電制御信号が高電圧レベル
となる。ホールド容量予備充電線２６は、この時刻ｔ1
の前に、そのときのサンプリングデータと同じ極性であ
り、かつこのサンプリングデータが取り得る値の中間値
の電圧に設定されている。すると、ホールド容量１５
は、ホールド容量予備充電制御信号が高電圧レベルとな
っている予備充電時間ＴPCの間、ホールド容量予備充電
線２６の電圧によって予備充電される。
【００５１】水平走査が完了して帰線期間に入ると、時
刻ｔ2に転送制御信号線１９の転送制御信号が高電圧レ
ベルとなってホールドスイッチ１４がＯＮになり、サン
プリングデータの転送が行われる。すると、このホール
ド容量１５は、転送制御信号が高電圧レベルとなってい
るＯＮ期間ＴONの間、サンプリング容量１３のサンプリ
ングデータによって充電される。ただし、ホールド容量
１５は既にサンプリングデータが取り得る値の中間値の
電圧近くまで予備充電されているので、短い充電時間Ｔ
CHで速やかに充電され、ＯＮ期間ＴONの終了時までに確
実に充電を完了する。即ち、サンプリング容量１３との
電位差は、ホールド容量１５が全く充電されていない場
合に比べ、予備充電により最大で２分の１まで減少し、
ホールド容量１５に逆極性の電圧が充電されていた場合
と比べると、電位差はさらに小さくなるので、十分に短
い充電時間ＴCHで充電を完了することができる。
【００５２】この結果、本実施例によれば、水平走査の
帰線期間にサンプリング容量１３のサンプリングデータ
をホールド容量１５に転送する際に、このホールド容量
１５を短い時間で確実に充電することができるようにな
り、サンプリングデータが損なわれるようなことがなく
なる。
【００５３】なお、上記図２０の従来例に示したよう
に、サンプリングデータのサンプリングを行う前にサン
プリング容量１３の予備充電も行っておけば、より確実
にサンプリングデータを維持することができるようにな
る。
【００５４】（第２実施例）第２実施例は、上記第１実
施例と同じドライバサンプルホールド方式のデータ信号
線駆動回路２に本発明を実施した場合である。
【００５５】図３は本実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。なお、上記実施例と同様の機能を有する構成部材に
は同じ番号を付記する。
【００５６】本実施例では、上記第１実施例においてバ
ッファ回路１６の出力に接続されたデータ信号線４に、
さらにデータ信号線予備充電スイッチ２８を構成するＮ
チャンネルＭＯＳ・ＦＥＴのドレイン−ソース端子間を
介してデータ信号線予備充電線２９が接続されている。
データ信号線予備充電スイッチ２８は、これを構成する
ＮチャンネルＭＯＳ・ＦＥＴのゲート端子がデータ信号
線予備充電制御信号線３０に接続され、このデータ信号
線予備充電制御信号線３０に送られて来るデータ信号線
予備充電制御信号によってＯＮ／ＯＦＦを制御される。
【００５７】上記データ信号線駆動回路２は、水平走査
期間内の適当なタイミングで、第１実施例と同様にホー
ルド容量予備充電制御信号線２７のホールド容量予備充
電制御信号を高電圧レベルにしホールド容量予備充電ス
イッチ２５をＯＮにして、ホールド容量予備充電線２６
の電圧により図示を省略するホールド容量１５を予備充
電する。また同時に、データ信号線予備充電制御信号線
３０のデータ信号線予備充電制御信号を高電圧レベルに
しデータ信号線予備充電スイッチ２８をＯＮにして、デ
ータ信号線予備充電線２９の電圧によりデータ信号線４
を予備充電する。この際、データ信号線予備充電線２９
は、ホールド容量予備充電線２６と同様に、そのときの
サンプリングデータと同じ極性であり、かつこのサンプ
リングデータが取り得る値の中間値の電圧に設定されて
いる。
【００５８】従って、水平走査が完了して帰線期間に転
送制御信号線１９の転送制御信号が高電圧レベルとなっ
てホールドスイッチ１４がＯＮになり、サンプリングデ
ータの転送が行われると、このホールド容量１５が短時
間に充電を完了すると共に、バッファ回路１６を介した
データ信号線４も短時間に充電を完了する。即ち、上記
図２で示したと同様にホールド容量１５だけでなくデー
タ信号線４も、予備充電時間ＴPCの間にサンプリングデ
ータが取り得る値の中間値の電圧近くまで予備充電され
るので、短い充電時間ＴCHで速やかに充電を完了するこ
とができる。
【００５９】この結果、本実施例によれば、水平走査の
帰線期間にサンプリング容量１３のサンプリングデータ
をホールド容量１５に転送しデータ信号線４に出力する
際に、これらホールド容量１５とデータ信号線４とを短
い時間で確実に充電することができるようになり、サン
プリングデータが損なわれるようなことがなくなる。
【００６０】（第３実施例）第３実施例は、上記図１６
に示したドライバサンプルパネルホールド方式のデータ
信号線駆動回路２に本発明を実施した場合である。
【００６１】図４は本実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。なお、上記実施例と同様の機能を有する構成部材に
は同じ番号を付記する。
【００６２】図４では図示を省略したサンプリング容量
１３の一端は、図４に示したバッファ回路１６と出力ス
イッチ２０を構成するＮチャンネルＭＯＳ・ＦＥＴのド
レイン−ソース端子間とを介してデータ信号線４に接続
されている。出力スイッチ２０は、これを構成するＮチ
ャンネルＭＯＳ・ＦＥＴのゲート端子が出力制御信号線
２１に接続され、この出力制御信号線２１に送られて来
る出力制御信号によってＯＮ／ＯＦＦを制御される。
【００６３】上記データ信号線４は、第２実施例の場合
と同様に、データ信号線予備充電スイッチ２８を介して
データ信号線予備充電線２９にも接続されている。この
データ信号線予備充電スイッチ２８は、データ信号線予
備充電制御信号線３０に送られて来るデータ信号線予備
充電制御信号によってＯＮ／ＯＦＦを制御される。
【００６４】上記データ信号線駆動回路２も、水平走査
期間内に順次サンプリングすることによって図示を省略
した各サンプリング容量１３にサンプリングデータを充
電する。また、この水平走査期間内に適当なタイミング
でデータ信号線予備充電制御信号線３０のデータ信号線
予備充電制御信号を高電圧レベルにしデータ信号線予備
充電スイッチ２８をＯＮにして、データ信号線予備充電
線２９の電圧によりデータ信号線４を予備充電する。こ
の際、データ信号線予備充電線２９は、そのときのサン
プリングデータと同じ極性であり、かつこのサンプリン
グデータが取り得る値の中間値の電圧に設定されてい
る。
【００６５】従って、水平走査が完了して帰線期間に出
力制御信号線２１の出力制御信号が高電圧レベルとなっ
て出力スイッチ２０がＯＮになり、サンプリング容量１
３に保持されたサンプリングデータがバッファ回路１６
を介してデータ信号線４に出力された場合に、このデー
タ信号線４が短時間で充電を完了する。即ち、上記図２
で示したホールド容量１５の場合と同様に、データ信号
線４は、予備充電時間ＴPCの間にサンプリングデータが
取り得る値の中間値の電圧近くまで予備充電されている
ので、短い充電時間ＴCHで速やかに本来の充電が行わ
れ、出力スイッチ２０のＯＮ期間ＴONの終了時までに確
実にこの充電を完了することができる。
【００６６】この結果、本実施例によれば、水平走査の
帰線期間にサンプリング容量１３のサンプリングデータ
をデータ信号線４に出力する際に、このデータ信号線４
を短い時間で確実に充電することができるようになり、
サンプリングデータが損なわれるようなことがなくな
る。
【００６７】（第４実施例）第４実施例は、上記図１７
に示したパネルサンプル方式のデータ信号線駆動回路２
に本発明を実施した場合である。
【００６８】図５は本実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。なお、上記実施例と同様の機能を有する構成部材に
は同じ番号を付記する。
【００６９】ビデオ信号線１８は、サンプリング制御回
路１１の出力に制御されるサンプリングスイッチ１２を
介してデータ信号線４に接続されている。また、このデ
ータ信号線４は、第２実施例及び第３実施例と同様に、
データ信号線予備充電スイッチ２８を介してデータ信号
線予備充電線２９にも接続されている。このデータ信号
線予備充電スイッチ２８は、データ信号線予備充電制御
信号線３０に送られて来るデータ信号線予備充電制御信
号によってＯＮ／ＯＦＦを制御される。
【００７０】上記データ信号線駆動回路２は、水平走査
期間内にビデオ信号線１８を順次サンプリングすること
によってサンプリングデータを直接データ信号線４に出
力する。このため、このサンプリングが行われるよりも
前の適当なタイミングでデータ信号線予備充電制御信号
線３０のデータ信号線予備充電制御信号を高電圧レベル
にしデータ信号線予備充電スイッチ２８をＯＮにして、
データ信号線予備充電線２９の電圧によりデータ信号線
４を予備充電する。この際、データ信号線予備充電線２
９は、そのときのサンプリングデータと同じ極性であ
り、かつこのサンプリングデータが取り得る値の中間値
の電圧に設定されている。
【００７１】従って、サンプリング期間にサンプリング
スイッチ１２がＯＮになり、ビデオ信号線１８の画像デ
ータがサンプリングされてデータ信号線４に出力された
場合に、このデータ信号線４が短時間で充電を完了す
る。即ち、上記図２で示したホールド容量１５の場合と
同様に、データ信号線４は、予備充電時間ＴPCの間にサ
ンプリングデータが取り得る値の中間値の電圧近くまで
予備充電されているので、短い充電時間ＴCHで速やかに
本来の充電が行われ、サンプリングスイッチ１２のＯＮ
期間ＴONの終了時までに確実にこの充電を完了すること
ができる。
【００７２】この結果、本実施例によれば、水平走査の
サンプリング期間にサンプリングデータをデータ信号線
４に出力する際に、このデータ信号線４を短い時間で確
実に充電することができるようになり、サンプリングデ
ータが損なわれるようなことがなくなる。
【００７３】（第５実施例）第５実施例は、上記図１４
に示したアクティブマトリクス型表示装置に本発明を実
施した場合である。なお、本実施例は、いずれの方式の
データ信号線駆動回路２にも実施可能である。
【００７４】図６及び図７は本実施例を示すものであっ
て、図６はアクティブマトリクス型表示装置の構成を示
すブロック図、図７は図６のアクティブマトリクス型表
示装置の動作を示すタイムチャートである。なお、上記
従来例と同様の機能を有する構成部材には同じ番号を付
記する。
【００７５】本実施例のアクティブマトリクス型表示装
置は、図６に示すように、表示パネル１とデータ信号線
駆動回路２と走査信号線駆動回路３とで構成されてい
る。表示パネル１上には、データ信号線駆動回路２の出
力に接続されたデータ信号線４と走査信号線駆動回路３
の出力に接続された走査信号線５とが直交して多数本ず
つ形成され、これらのデータ信号線４と走査信号線５と
の各交差部にそれぞれ画素が配置されている。
【００７６】各画素は、画素スイッチ６、画素電極７、
及び画素予備充電スイッチ８で構成されている。画素ス
イッチ６と画素予備充電スイッチ８とは、Ｎチャンネル
ＴＦＴ、ＮチャンネルＭＯＳ・ＦＥＴによってそれぞれ
構成されている。画素スイッチ６は、このＮチャンネル
ＴＥＴのドレイン−ソース端子間を介して画素電極７を
当該画素に対応するデータ信号線４ａに接続している。
また、この画素スイッチ６を構成するＮチャンネルＴＥ
Ｔのゲート端子は、当該画素に対応する走査信号線５ａ
に接続されている。画素予備充電スイッチ８は、このＮ
チャンネルＭＯＳ・ＦＥＴのドレイン−ソース端子間を
介して画素電極７を当該画素に対応するデータ信号線４
ａに隣接する他のデータ信号線４ｂに接続している。ま
た、この画素予備充電スイッチ８を構成するＮチャンネ
ルＭＯＳ・ＦＥＴのゲート端子は、当該画素に対応する
走査信号線５ａに隣接しこの走査信号線５ａよりも先に
走査が行われる他の走査信号線５ｂに接続されている。
【００７７】上記構成のアクティブマトリクス型表示装
置におけるｎ行ｍ列目の画素に画像データを書き込む場
合の動作を図７に示す。ｎ−１行目の走査信号線５ｂの
走査によって時刻ｔ3にｎ行ｍ列目の画素の画素予備充
電スイッチ８がＯＮになると、このｎ−１行目の走査期
間ＴSn-1にわたってｎ行ｍ列目の画素の画素電極７がｍ
＋１列目のデータ信号線４ｂによって予備充電される。
ここで、本実施例のアクティブマトリクス型表示装置
は、１水平走査期間毎にデータ信号線４の電圧の極性を
反転させ、且つ隣接するデータ信号線４が逆の極性の電
圧となるように設定されている。しかも、隣接するデー
タ信号線４の電圧は画像データが強い相関関係を有する
ことから値の近い電圧となる可能性が高い。従って、こ
のｎ−１行目の走査期間ＴSn-1にｍ＋１列目のデータ信
号線４ｂによって予備充電されるｎ行ｍ列目の画素の画
素電極７は、対応するｍ列目のデータ信号線４ａのｎ行
目の走査時の電圧に近い値まで充電されることになる。
【００７８】この後、ｎ行目の走査信号線５ａの走査に
よって時刻ｔ4にｎ行ｍ列目の画素が選択されると、当
該画素スイッチ６がＯＮとなり、ｎ行目の走査期間ＴSn
にわたって対応するｍ列目のデータ信号線４ａによって
画素電極７に本来の充電が行われる。この画素電極７
は、既に予備充電されているので、短い充電時間ＴCHで
速やかに充電を完了することができる。
【００７９】この結果、本実施例によれば、走査信号線
５の走査によってデータ信号線４の電圧を画素電極７に
充電する際に、この画素電極７を短い時間で確実に充電
することができるようになり、サンプリングデータが損
なわれるようなことがなくなる。
【００８０】（第６実施例）第６実施例も、第５実施例
と同様に、上記図１４に示したアクティブマトリクス型
表示装置に本発明を実施した場合であり、いずれの方式
のデータ信号線駆動回路２にも実施可能である。
【００８１】図８は本実施例を示すものであって、アク
ティブマトリクス型表示装置の構成を示すブロック図で
ある。なお、上記実施例と同様の機能を有する構成部材
には同じ番号を付記する。
【００８２】本実施例のアクティブマトリクス型表示装
置は、表示パネル１上に、各データ信号線４に平行に画
素予備充電線９をそれぞれ形成している。また、各画素
は、第５実施例と同様に、画素スイッチ６、画素電極
７、及び画素予備充電スイッチ８で構成されている。画
素スイッチ６は、ドレイン−ソース端子間を介して画素
電極７を当該画素に対応するデータ信号線４に接続する
と共に、ゲート端子が当該画素に対応する走査信号線５
ａに接続されている。また、画素予備充電スイッチ８の
ゲート端子も、当該画素に対応する走査信号線５ａに隣
接しこの走査信号線５ａよりも先に走査が行われる他の
走査信号線５ｂに接続されている。しかし、この画素予
備充電スイッチ８は、ドレイン−ソース端子間を介して
画素電極７を最寄りの画素予備充電線９に接続している
点で第５実施例と異なる。この画素予備充電線９は、デ
ータ信号線４の電圧と同じ極性であり、かつこのデータ
信号線４が本来の走査時に取り得る値の中間値の電圧と
なるように設定されている。
【００８３】上記構成のアクティブマトリクス型表示装
置は、対応する走査信号線５ａの走査によって本来の選
択が行われる前に、他の走査信号線５ｂの走査によって
画素予備充電スイッチ８がＯＮとなり、画素予備充電線
９によって画素電極７が予備充電される。従って、画素
電極７は、データ信号線４が本来の走査時に取り得る値
の中間値の電圧近くまで充電されるる。当該画素が対応
する走査信号線５ａが走査によって選択されて画素スイ
ッチ６がＯＮとなり、対応するデータ信号線４によって
画素電極７に本来の充電が行われると、上記図７の場合
と同様に、この予備充電された画素電極７は、短い充電
時間ＴCHで速やかに充電を完了することができる。
【００８４】この結果、本実施例によれば、走査信号線
５の走査によってデータ信号線４の電圧を画素電極７に
充電する際に、この画素電極７を短い時間で確実に充電
することができるようになり、サンプリングデータが損
なわれるようなことがなくなる。
【００８５】（第７実施例）第７実施例は、データ信号
線駆動回路２におけるサンプリング制御回路１１の制御
によって予備充電を行うことにより本発明を実施した場
合であり、いずれの方式のデータ信号線駆動回路２にも
実施可能である。
【００８６】図９及び図１０は本実施例を示すものであ
って、図９はデータ信号線駆動回路の構成を示す部分回
路ブロック図であり、図１０は図９のデータ信号線駆動
回路の動作を示すタイムチャートである。なお、上記実
施例と同様の機能を有する構成部材には同じ番号を付記
する。
【００８７】本実施例のデータ信号線駆動回路２は、サ
ンプリング制御回路１１の各出力１１ａ、１１ｂ…が、
サンプリングスイッチ１２を構成するＮチャンネルＭＯ
Ｓ・ＦＥＴのゲート端子に接続されている。このサンプ
リングスイッチ１２は、これを構成するＮチャンネルＭ
ＯＳ・ＦＥＴのドレイン−ソース端子間を介して、ビデ
オ信号線１８を以降の回路に接続する。即ち、ドライバ
サンプルホールド方式及びドライバサンプルパネルホー
ルド方式の場合には、このサンプリングスイッチ１２を
介してビデオ信号線１８がサンプリング容量１３に接続
され、パネルサンプル方式の場合には、このサンプリン
グスイッチ１２を介してビデオ信号線１８がデータ信号
線４に接続される。
【００８８】本実施例の場合、サンプリング制御回路１
１には、タイミング制御信号線１７を介してタイミング
制御信号が入力されると共に、セット信号線３１を介し
てセット信号が入力される。このサンプリング制御回路
１１は、各出力１１ａ、１１ｂ…から、セット信号が高
電圧レベルになると全て高電圧レベルとなり、このセッ
ト信号が低電圧レベルに戻った後であって、タイミング
制御信号の対応するパルスの立ち上がり時に、それぞれ
低電圧レベルに戻るサンプリング信号を出力する。
【００８９】上記構成のデータ信号線駆動回路２は、図
１０に示すように、前回の水平走査が完了し、時刻ｔ5
にその帰線期間に入ると、セット信号線３１を介して入
力されるセット信号が高電圧レベルになる。すると、サ
ンプリング制御回路１１の全ての出力１１ａ、１１ｂ…
が高電圧レベルとなり、これによってサンプリングスイ
ッチ１２がＯＮとなるので、そのときにビデオ信号線１
８に送られて来る同極性の画像データによって図示しな
いサンプリング容量１３又はデータ信号線４が予備充電
される。帰線期間が終わって時刻ｔ6にセット信号が低
電圧レベルに戻ると、その後タイミング制御信号のパル
スが最初に立ち上がる時刻ｔ7に、サンプリング制御回
路１１の１列目の出力１１ａが低電圧レベルに戻る。ま
た、タイミング制御信号のパルスが次に立ち上がる時刻
ｔ8に、２列目の出力１１ｂが低電圧レベルに戻り、以
降順に全ての出力が低電圧レベルに戻る。
【００９０】従って、サンプリング制御回路１１の１列
目の出力１１ａに制御されるサンプリングスイッチ１２
に接続された回路にとっては、時刻ｔ5から時刻ｔ6の直
前のタイミング制御信号のパルスの立ち上がり時までが
予備充電時間ＴPCとなり、その後時刻ｔ7までが本来の
サンプリングによる充電時間ＴCHとなる。また、２列目
の出力１１ｂに制御されるサンプリングスイッチ１２に
接続された回路にとっては、時刻ｔ5から時刻ｔ7までが
予備充電時間ＴPCとなり、その後時刻ｔ8までが本来の
サンプリングによる充電時間ＴCHとなる。
【００９１】この結果、本実施例によれば、サンプリン
グ制御回路１１の各出力１１ａ、１１ｂ…が画像データ
のサンプリングを同時に開始し順に終了させることによ
り、サンプリングを重畳させて同一極性の画像データに
よる予備充電を行うので、サンプリング容量１３やデー
タ信号線４を確実に充電することができるようになり、
サンプリングデータが損なわれるようなことがなくな
る。
【００９２】（第８実施例）第８実施例も、データ信号
線駆動回路２におけるサンプリング制御回路１１の制御
によって予備充電を行うことにより本発明を実施した場
合であり、いずれの方式のデータ信号線駆動回路２にも
実施可能である。
【００９３】図１１及び図１２は本実施例を示すもので
あって、図１１はデータ信号線駆動回路の構成を示す部
分回路ブロック図であり、図１２は図１１のデータ信号
線駆動回路の動作を示すタイムチャートである。なお、
上記実施例と同様の機能を有する構成部材には同じ番号
を付記する。
【００９４】本実施例のデータ信号線駆動回路２は、サ
ンプリング制御回路１１の各出力１１ａ、１１ｂ…が、
それぞれＯＲ回路３２の一方の入力に接続されている。
このＯＲ回路３２の他方の入力には、上記第７実施例と
同じセット信号線３１がそれぞれ接続されている。ＯＲ
回路３２の出力は、サンプリングスイッチ１２を構成す
るＮチャンネルＭＯＳ・ＦＥＴのゲート端子に接続され
ている。ビデオ信号線１８は、第７実施例と同様に、こ
のサンプリングスイッチ１２を介して以降の回路に接続
されている。
【００９５】本実施例の場合、サンプリング制御回路１
１には、タイミング制御信号線１７を介してタイミング
制御信号が入力されると共に、スタート信号線３３を介
してスタート信号が入力される。このサンプリング制御
回路１１は、スタート信号をタイミング制御信号によっ
て順次シフトし、各出力１１ａ、１１ｂ…からこのシフ
トされたスタート信号をサンプリング信号として順に出
力する。
【００９６】上記構成のデータ信号線駆動回路２は、図
１２に示すように、前回の水平走査が完了し時刻ｔ9に
その帰線期間に入ると、セット信号が高電圧レベルにな
る。すると、各ＯＲ回路３２の出力も高電圧レベルとな
るので、サンプリングスイッチ１２がＯＮとなり、その
ときビデオ信号線１８に送られて来る同極性の画像デー
タによって図示しないサンプリング容量１３又はデータ
信号線４が予備充電される。帰線期間が終わって時刻ｔ
10にセット信号が低電圧レベルに戻ると、各ＯＲ回路３
２の出力も低電圧レベルに戻り予備充電時間ＴPCが終了
する。
【００９７】その後スタート信号がサンプリング制御回
路１１に入力されると、タイミング制御信号のパルスが
最初に立ち上がる時刻ｔ11に、サンプリング制御回路１
１の１列目の出力１１ａが高電圧レベルになり、当該Ｏ
Ｒ回路３２の出力も高電圧レベルとなって充電時間ＴCH
が開始される。また、タイミング制御信号のパルスが次
に立ち上がる時刻ｔ12には、１列目のＯＲ回路３２の出
力が低電圧レベルに戻り充電時間ＴCHを終了すると共
に、２列目のＯＲ回路３２の出力が高電圧レベルとなっ
て充電時間ＴCHを開始する。以降全てのＯＲ回路３２の
出力が順に充電時間ＴCHずつ高電圧レベルになる。
【００９８】従って、各サンプリングスイッチ１２に接
続された回路にとっては、時刻ｔ9から時刻ｔ10までが
共通の予備充電時間ＴPCとなり、その後それぞれの本来
のサンプリング時が充電時間ＴCHとなる。
【００９９】この結果、本実施例によれば、各サンプリ
ングスイッチ１２が共通に同一極性の画像データによる
予備充電を行うことにより、本来のサンプリング期間に
サンプリング容量１３又はデータ信号線４を確実に充電
することができるようになり、サンプリングデータが損
なわれるようなことがなくなる。
【０１００】（第９実施例）第９実施例は、従来の表示
装置を用いて、画素電極データ信号線駆動回路２におけ
るサンプリング制御回路１１の制御によって予備充電を
行うことにより本発明を実施した場合であり、いずれの
方式のデータ信号線駆動回路２にも実施可能である。
【０１０１】図１３は本実施例を示すものであって、走
査信号の一例を示すタイムチャートである。
【０１０２】本実施例では、図１３に示すように、走査
タイミング制御信号に基づいて１垂直期間内に各走査信
号線を２回ずつ走査する。この２回の走査は、各走査信
号線において、同一極性の画像データがデータ信号線に
印加されているときに行うように設定する。尚、走査回
数については２回に限られず、同一極性の画像データが
データ信号線に印加されているときに行うようにすれば
３回以上走査してもよい。
【０１０３】上述のように２回の走査を行うことによ
り、ｎ行目の走査信号線に接続されている画素列は、１
回目の走査期間である時刻ｔ13から時刻ｔ14までの間
に、充電されるべき画像データと同じ極性の電位に予備
充電されるので、２回目の走査期間である時刻ｔ17から
時刻18までの間に確実に充電される。同様に、ｎ＋１行
目の走査信号線に接続されている画素列は、１回目の走
査期間である時刻ｔ15から時刻ｔ16までの間に予備充電
され、２回目の走査期間である時刻ｔ19から時刻ｔ20ま
での間に確実に充電される。即ち、ｎ行目の画素列及び
ｎ＋１行目の画素列にとっては、時刻ｔ13から時刻ｔ14
までの間、及び時刻ｔ15から時刻ｔ16までの間がそれぞ
れ予備充電時間ＴPCとなり、時刻ｔ17から時刻ｔ18まで
の間、及び時刻ｔ19から時刻ｔ20までの間がそれぞれ充
電時間ＴCHとなる。
【０１０４】この結果、本実施例によれば、１回目の走
査で対応する画素列に同一極性の画像データによる予備
充電を行うことにより、本来の充電期間である２回目の
走査期間に画素列を確実に充電することができるように
なる。
【０１０５】なお、本発明は、上記実施例に限定される
ものではなく、図２０に示した従来例の場合を除いて、
サンプリング容量、ホールド容量、データ信号線及び画
素電極を予備充電する全ての予備充電手段を含むもので
ある。
【０１０６】本発明は、例えば液晶表示装置や大画面表
示装置などの容量性負荷の比較的大きな画素表示装置、
及びポリシリコン薄膜トランジスタ又は単結晶シリコン
ＬＳＩ等を用いて画素部と同一基板上にモノリシックに
駆動回路を形成した表示装置においては特に有効であ
る。更に、液晶表示装置の中でもデータを高速に書き込
む必要のある高品位ＴＶ対応装置等の高精細表示装置に
おいて有効である。
【０１０７】
【発明の効果】以上の説明から明らかなように、本発明
のマトリクス型表示装置及び駆動方法によれば、予備充
電によってホールド容量やデータ信号線や画素電極への
充電時間を短縮することができ、しかも、簡単な構成で
この予備充電を行うことができるので、表示装置の高解
像度化や高品位化等を図る際にも充電不足による表示不
良等の発生を防止することができるようになる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。
【図２】本発明の第１実施例を示すものであって、図１
のデータ信号線駆動回路の動作を示すタイムチャートで
ある。
【図３】本発明の第２実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。
【図４】本発明の第３実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。
【図５】本発明の第４実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。
【図６】本発明の第５実施例を示すものであって、アク
ティブマトリクス型表示装置の構成を示すブロック図で
ある。
【図７】本発明の第５実施例を示すものであって、図６
のアクティブマトリクス型表示装置の動作を示すタイム
チャートである。
【図８】本発明の第６実施例を示すものであって、アク
ティブマトリクス型表示装置の構成を示すブロック図で
ある。
【図９】本発明の第７実施例を示すものであって、デー
タ信号線駆動回路の構成を示す部分回路ブロック図であ
る。
【図１０】本発明の第７実施例を示すものであって、図
９のデータ信号線駆動回路の動作を示すタイムチャート
である。
【図１１】本発明の第８実施例を示すものであって、デ
ータ信号線駆動回路の構成を示す部分回路ブロック図で
ある。
【図１２】本発明の第８実施例を示すものであって、図
１１のデータ信号線駆動回路の動作を示すタイムチャー
トである。
【図１３】本発明の第９実施例を示すものであって、走
査信号の一例を示すタイムチャートである。
【図１４】従来例を示すものであって、マトリクス型表
示装置の構成を示すブロック図である。
【図１５】従来例を示すものであって、ドライバサンプ
ルホールド方式のデータ信号線駆動回路の構成を示す部
分回路ブロック図である。
【図１６】従来例を示すものであって、ドライバサンプ
ルパネルホールド方式のデータ信号線駆動回路の構成を
示す部分回路ブロック図である。
【図１７】従来例を示すものであって、パネルサンプル
方式のデータ信号線駆動回路の構成を示す部分回路ブロ
ック図である。
【図１８】従来例を示すものであって、データ信号線駆
動回路におけるスイッチのＯＮ動作時の過渡特性を示す
タイムチャートである。
【図１９】従来例を示すものであって、データ信号線駆
動回路におけるバッファ回路の入出力の過渡特性を示す
タイムチャートである。
【図２０】従来例を示すものであって、サンプリング容
量への予備充電機能を備えたデータ信号線駆動回路の構
成を示す部分回路ブロック図である。
【符号の説明】
２ データ信号線駆動回路 ４ データ信号線 ７ 画素電極 ８ 画素予備充電スイッチ ９ 画素予備充電線 １１ サンプリング制御回路 １５ ホールド容量 ２５ ホールド容量予備充電スイッチ ２６ ホールド容量予備充電線 ２７ ホールド容量予備充電制御信号線 ２８ データ信号線予備充電スイッチ ２９ データ信号線予備充電線 ３０ データ信号線予備充電制御信号線

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 マトリクス状に配列された画素電極と、 該画素電極を駆動するためのデータ信号線及び走査信号
    線と、 画像データを１水平走査期間にわたって順次サンプリン
    グし、サンプリングされたサンプリングデータをそれぞ
    れ保持するためのサンプリング容量、該１水平走査期間
    のサンプリング終了後に該サンプリング容量に保持され
    た該サンプリングデータをそれぞれ転送して保持した後
    に、該サンプリングデータを各データ信号線に出力する
    ためのホールド容量、及び該サンプリング容量に保持さ
    れたサンプリングデータを該ホールド容量に転送する前
    に、該ホールド容量に適当な電圧を印加して予備充電を
    行うための予備充電手段を有する信号線駆動回路とを備
    えたマトリクス型表示装置。
  2. 【請求項２】 前記予備充電手段が、 前記サンプリングデータが各ホールド容量に転送される
    前に予備充電信号によって一旦導通される予備充電スイ
    ッチと、 該予備充電スイッチを介して各ホールド容量に接続さ
    れ、適当な電圧が印加される予備充電線とを備えた請求
    項１に記載のマトリクス型表示装置。
  3. 【請求項３】 マトリクス状に配列された画素電極と、 該画素電極を駆動するためのデータ信号線及び走査信号
    線と、 画像データを１水平走査期間にわたって順次サンプリン
    グし、サンプリングされたサンプリングデータをそれぞ
    れ保持した後に、該サンプリングデータを各データ信号
    線に出力するためのサンプリング容量、及び該サンプリ
    ング容量に保持されたサンプリングデータを該データ信
    号線に出力する前に、該データ信号線に適当な電圧を印
    加して予備充電を行うための予備充電手段を有する信号
    線駆動回路とを備えたマトリクス型表示装置。
  4. 【請求項４】 前記予備充電手段が、 前記サンプリングデータが前記データ信号線に出力され
    る前に予備充電信号によって一旦導通される予備充電ス
    イッチと、 該予備充電スイッチを介して各データ信号線に接続さ
    れ、適当な電圧が印加される予備充電線とを備えた請求
    項３に記載のマトリクス型表示装置。
  5. 【請求項５】 マトリクス状に配列された画素電極と、 該画素電極を駆動するためのデータ信号線及び走査信号
    線と、 対応する該走査信号線からの信号によって導通とされ、
    対応する該データ信号線からの電流を該画素電極に供給
    するための画素スイッチと、 該走査信号線の信号によって該画素スイッチが導通する
    前に、各画素電極に適当な電圧を印加して予備充電を行
    う予備充電手段とを備えたマトリクス型表示装置。
  6. 【請求項６】 前記予備充電手段が、 各画素電極ごとに設けられ、１垂直期間において該画素
    電極に対応する前記画素スイッチを導通させる前記走査
    信号線より以前に選択される走査信号線によって導通す
    る予備充電スイッチを有し、 各画素電極が該予備充電スイッチを介して、対応するデ
    ータ信号線と隣接するデータ信号線に接続された請求項
    ５に記載のマトリクス型表示装置。
  7. 【請求項７】 前記予備充電手段が、 各画素電極ごとに設けられ、１垂直期間において該画素
    電極に対応する前記画素スイッチを導通させる前記走査
    信号線より以前に選択される走査信号線によって導通す
    る予備充電スイッチと、 各画素電極が該予備充電スイッチを介して接続され、適
    当な電圧が印加される予備充電線とを有する請求項５に
    記載のマトリクス型表示装置。
  8. 【請求項８】 マトリクス状に配列された画素電極と、 該画素電極を駆動するためのデータ信号線及び走査信号
    線と、 画像データを１水平走査期間にわたって順次サンプリン
    グし、該データ信号線又はサンプリングしたサンプリン
    グデータを保持するためのサンプリング容量に接続され
    たサンプリングスイッチ、及び、前回の水平走査の終了
    後であって各サンプリングスイッチの本来のサンプリン
    グ期間までに、それぞれのサンプリングスイッチを導通
    させて該データ信号線又は該サンプリング容量に適当な
    電圧を印加することにより予備充電サンプリングを行う
    予備充電サンプリング手段を有する信号線駆動回路とを
    備えたマトリクス型表示装置。
  9. 【請求項９】 前記予備充電の電位の極性と、前記デー
    タ信号の極性とが同一である請求項１乃至８に記載のマ
    トリクス型表示装置。
  10. 【請求項１０】 前記予備充電の電位が、前記データ信
    号の電位の中間値である請求項１乃至８に記載のマトリ
    クス型表示装置。
  11. 【請求項１１】 １垂直期間内に各走査信号線を複数回
    ずつ走査し、且つ同一走査信号線における各走査を、デ
    ータ信号線に同一極性の画像信号が印加されているとき
    に行うマトリクス型表示装置の駆動方法。
JP5129774A 1993-05-31 1993-05-31 マトリクス型表示装置及び駆動方法 Withdrawn JPH06337400A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5129774A JPH06337400A (ja) 1993-05-31 1993-05-31 マトリクス型表示装置及び駆動方法
US08/250,493 US5708454A (en) 1993-05-31 1994-05-27 Matrix type display apparatus and a method for driving the same
KR1019940012254A KR970006859B1 (ko) 1993-05-31 1994-05-30 매트릭스형 표시장치 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5129774A JPH06337400A (ja) 1993-05-31 1993-05-31 マトリクス型表示装置及び駆動方法

Publications (1)

Publication Number Publication Date
JPH06337400A true JPH06337400A (ja) 1994-12-06

Family

ID=15017885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5129774A Withdrawn JPH06337400A (ja) 1993-05-31 1993-05-31 マトリクス型表示装置及び駆動方法

Country Status (3)

Country Link
US (1) US5708454A (ja)
JP (1) JPH06337400A (ja)
KR (1) KR970006859B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004384A1 (fr) * 1997-07-14 1999-01-28 Seiko Epson Corporation Dispositif a cristaux liquides, procede d'excitation de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif
JPH11502325A (ja) * 1996-01-11 1999-02-23 トムソン−エルセデ 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JP3376220B2 (ja) * 1995-10-03 2003-02-10 キヤノン株式会社 画像形成装置とその製造方法
KR100219116B1 (ko) * 1996-03-30 1999-09-01 구자홍 티에프티 엘시디 디스플레이의 구동방법
JP3297986B2 (ja) * 1996-12-13 2002-07-02 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6531996B1 (en) * 1998-01-09 2003-03-11 Seiko Epson Corporation Electro-optical apparatus and electronic apparatus
US6329974B1 (en) * 1998-04-30 2001-12-11 Agilent Technologies, Inc. Electro-optical material-based display device having analog pixel drivers
US6249269B1 (en) 1998-04-30 2001-06-19 Agilent Technologies, Inc. Analog pixel drive circuit for an electro-optical material-based display device
TW530287B (en) * 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
JP2001166331A (ja) * 1999-12-03 2001-06-22 Fujitsu Ltd 液晶表示装置
JP4212079B2 (ja) * 2000-01-11 2009-01-21 ローム株式会社 表示装置およびその駆動方法
US6594606B2 (en) * 2001-05-09 2003-07-15 Clare Micronix Integrated Systems, Inc. Matrix element voltage sensing for precharge
US7079130B2 (en) * 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Method for periodic element voltage sensing to control precharge
US7079131B2 (en) * 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Apparatus for periodic element voltage sensing to control precharge
US20030169241A1 (en) * 2001-10-19 2003-09-11 Lechevalier Robert E. Method and system for ramp control of precharge voltage
US6828850B2 (en) * 2001-10-19 2004-12-07 Clare Micronix Integrated Systems, Inc. Method and system for charge pump active gate drive
WO2003034390A2 (en) * 2001-10-19 2003-04-24 Clare Micronix Integrated Systems, Inc. Precharge circuit and method for passive matrix oled display
US20030085856A1 (en) * 2001-11-02 2003-05-08 Klein Terence R System and method for minimizing image degradation in LCD microdisplays
KR100649243B1 (ko) * 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
KR100560468B1 (ko) * 2003-09-16 2006-03-13 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널
KR100778409B1 (ko) * 2003-10-29 2007-11-22 삼성에스디아이 주식회사 화상 표시 패널 및 그 구동 방법
KR100515306B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 유기ｅｌ 표시패널
JP4049085B2 (ja) * 2003-11-11 2008-02-20 セイコーエプソン株式会社 画素回路の駆動方法、画素回路および電子機器
KR100529077B1 (ko) * 2003-11-13 2005-11-15 삼성에스디아이 주식회사 화상 표시 장치, 그 표시 패널 및 그 구동 방법
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100578914B1 (ko) 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR101076424B1 (ko) * 2004-03-31 2011-10-25 엘지디스플레이 주식회사 일렉트로 루미네센스 패널의 프리차지 방법 및 장치
KR101126343B1 (ko) * 2004-04-30 2012-03-23 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
KR100600350B1 (ko) * 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
KR101129426B1 (ko) 2005-07-28 2012-03-27 삼성전자주식회사 표시장치용 스캔구동장치, 이를 포함하는 표시장치 및표시장치 구동방법
JP5463656B2 (ja) * 2008-11-25 2014-04-09 セイコーエプソン株式会社 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器
CN109817146B (zh) * 2019-03-08 2023-02-28 京东方科技集团股份有限公司 一种显示面板、显示装置及驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999081A (en) * 1974-08-09 1976-12-21 Nippon Electric Company, Ltd. Clock-controlled gate circuit
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
US5151690A (en) * 1987-08-13 1992-09-29 Seiko Epson Corporation Method and apparatus for driving a liquid crystal display panel
JPH01213695A (ja) * 1988-02-20 1989-08-28 Fujitsu General Ltd マトリックス型表示パネルの駆動回路
JPH0348284A (ja) * 1989-07-17 1991-03-01 Sharp Corp マトリクス型液晶表示装置のための駆動回路
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JPH04204891A (ja) * 1990-11-30 1992-07-27 Sharp Corp 液晶表示装置の駆動回路
JPH04208994A (ja) * 1990-12-05 1992-07-30 Sharp Corp 液晶表示装置の駆動回路
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11502325A (ja) * 1996-01-11 1999-02-23 トムソン−エルセデ 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用
WO1999004384A1 (fr) * 1997-07-14 1999-01-28 Seiko Epson Corporation Dispositif a cristaux liquides, procede d'excitation de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif

Also Published As

Publication number Publication date
KR970006859B1 (ko) 1997-04-30
US5708454A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
JPH06337400A (ja) マトリクス型表示装置及び駆動方法
US10255840B2 (en) Display panel, driving method for display panel, and display device
KR100445675B1 (ko) 픽셀의사전충전을사용하여평면화면의어드레스를지정하는방법,상기방법을수행하는구동기,및대형화면에서의상기방법의응용
KR0142414B1 (ko) 액정 표시장치
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
EP0362974B1 (en) Driving circuit for a matrix type display device
US6075524A (en) Integrated analog source driver for active matrix liquid crystal display
JPH07295521A (ja) アクティブマトリクス表示装置及びその駆動方法
JPH0654961B2 (ja) サンプルホ−ルド回路
JPH07118795B2 (ja) 液晶ディスプレイ装置の駆動方法
JPH04179996A (ja) サンプルホールド回路およびこれを用いた液晶ディスプレイ装置
US4803480A (en) Liquid crystal display apparatus
CN110211547A (zh) 一种显示面板、其驱动方法及显示装置
KR100205259B1 (ko) 액티브매트릭스 액정디스플레이의 구동회로
JPH06317807A (ja) マトリクス表示装置およびその駆動方法
JPH10105126A (ja) 液晶表示装置
US5252956A (en) Sample and hold circuit for a liquid crystal display screen
JPH10133174A (ja) 液晶ディスプレイの駆動装置
JP4007239B2 (ja) 表示装置
US7358949B2 (en) Liquid crystal display device pixel and drive circuit
JPH0667151A (ja) 表示装置
JPH10143118A (ja) アクティブマトリクス表示装置
US20020186190A1 (en) Device and method for addressing LCD pixels
JP2001100177A (ja) 表示駆動装置
JP3666148B2 (ja) アクティブマトリクス表示装置およびその駆動方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801