JPH01213695A - マトリックス型表示パネルの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画素群の１つ１つに制御用のＴＰＴ（薄膜ト
ランジスタ）を設けたアクティブマトリックス型液晶表
示パネルのようなマトリックス型表示パネルの駆動回路
に係り、表示データの書き込み表示時間を長くして誤表
示や画質劣化を防止するようにした駆動回路に関するも
のである。

［従来の技術］ 従来、この種の駆動回路は第３図に示すように構成され
ていた。すなわち、シフトレジスタ（１）とスイッチン
グ素子（２，）（２□）・・・（２ｎ）とからなるサン
プリング回路（３）と、バッファ（４□）とコンデンサ
（５１）、（４２）と（５□）、・・・、　（４ｎ）と
（５ｎ）とからなる１段のサンプルホールド回路（６）
とで表示ドライバ（７）を構成する。そして表示信号処
理回路（８）から出力する第４図（ａ）に示すような水
平走査期間がＨ（例えば６３．５μ５ｅｃ）の表示信号
（例えばテレビジョンの映像信号）を、タイミング回路
（９）から出力する同図（ｂ）に示すようなサンプリン
グスタート信号ＳＳに同期し、タイミング回路（９）か
ら出力する同図（ｃ）のような水平表示期間ｔｘ（例え
ば５２．５μ５ｅｃ）の間所定のタイミングで出力する
サンプリングクロックＳＣでサンプリングする。そして
、このサンプリングで得られた同図（ｄ）に示すような
表示データ群■、■、・・・をサンプルホールド回路（
６）で保持し、この表示データ■、■、・・・をタイミ
ング回路（９）からの同図（ｅ）に示すような前記水平
表示期間ｔ１に続くブランキング期間ｔｓ（例えば１１
μ５ｅｃ）の聞出力する出力制御信号ＯＣによってマト
リックス型表示パネル（ｌＯ）の列ライン群に順次出力
する。一方、タイミング回路（９）からのタイミング信
号に基づいてスキャンドライバ（１１）から出力する同
図（ｆ）　（ｇ）に示すようなスキャン信号Ｓ１　ｔ　
Ｓ　１１・・・Ｓｎ＋をマトリックス型表示パネル（１
０）の行ライン群に出力する。これによって、表示デー
タ■、■、・・・をマトリックス型表示パネル（１０）
の画素群に順次書き込み表示していた。このため、表示
データ■、■、・・・の書き込み時間は第４図（ｈ）の
ようにブランキング期間ｔ２となる。

［発明が解決しようとする課題］ しかしながら、第３図に示す従来例では、サンプルホー
ルド回路（６）が１段しかないので、ある水平表示期間
ｔ、でサンプリングして得られた表示データ（例えば■
）を、その水平表示期間ｔ１につづくブランキング期間
ｔ□でマトリックス型表示パネル（１０）の列ライン群
に同時に出力して画素群に書き込み表示しなければなら
ない。一般に、水平表示期間上〇とブランキング期間ｔ
８とは、前者が長く、後者が短かく設定されている。こ
のため、短かいブランキング期間ｔ２で表示データ（例
えば■）をマトリックス型表示パネル（１０）の画素群
に書き込み表示しなければならず、確実な書き込みが行
なわれずに誤表示をしたり、画質劣化を招いたりすると
いう問題点があった。

本発明は上述の問題点に鑑みなされたもので、画素群へ
の書き込みを確実にすることによって誤表示や画質劣化
を防止し得るマトリックス型表示パネルの駆動回路を提
供することを目的とするものである。

［課題を解決するための手段］ 本発明は、表示信号を水平表示期間でサンプリングし、
このサンプリングで得られた表示データをマトリックス
型表示パネルの列ライン群に出力し、スキャン信号をマ
トリックス型表示パネルの行ライン群に出力し、表示デ
ータをマトリックス型表示パネルの画素群に書き込み表
示するようにした駆動回路において、表示信号を水平表
示期間でサンプリングして得られた表示データを保持し
、この表示データを前記水平表示期間につづくブランキ
ング期間で出力する第１サンプルホールド回路と、前記
第１サンプルホールド回路から出力した表示データを保
持し、この表示データを前記ブランキング期間につづく
水平表示期間で前記マトリックス型表示パネルの列ライ
ン群に出力する第２サンプルホールド回路とを具備して
なることを特徴とするものである。

［作用］ 第１サンプルホールド回路は、水平表示期間でサンプリ
ングして得られた表示データを保持し、この表示データ
を水平表示期間につづくブランキング期間で第２サンプ
ルホールド回路に出力する。

第２サンプルホールド回路は、第１サンプルホールド回
路から出力した表示データを保持し、この表示データを
前記ブランキング期間につづく水平表示期間でマトリッ
クス型表示パネルの列ライン群に同時に出力する。マト
リックス型表示パネルの行ライン群にはスキャン信号が
出力しているので、表示データは、マトリックス型表示
パネルの画素群に書き込み表示される。このため、表示
データの書き込み時間は従来のブランキング期間（例え
ば１１μ５ｅｃ）から水平表示期間（例えば５２．５μ
５ｅｃ）まで伸びる。

［実施例］ 第１図は本発明の一実施例を示すもので、第３図と同一
部分は同一符号とする。第１図において、（８）は表示
信号処理回路、（１７）は表示ドライバ、（１９）は水
平、垂直同期信号に基づいて各種のタイミング信号を出
力するタイミング回路である。

前記表示ドライバ（１７）は、前記表示信号処理回路（
８）から出力する表示信号（例えばテレビジョンの映像
信号のようなアナログ信号）を水平表示期間ｔ１でサン
プリングしてドツトに対応した表示データを得るサンプ
リング回路（３）と、このサンプリング回路（３）によ
って得られた表示データを保持し、この表示データを前
記タイミング回路（１９）からの第１出力制御信号ＯＣ
１によって前記水平表示期間ｔ、につづくブランキング
期間ｔ、で同時に出力する第１サンプルホールド回路（
１６）と、この第１サンプルホールド回路（１６）から
出力した表示データを保持し、この表示データを前記ブ
ランキング期間ｔ２に続く水平表示期間ｔ１でマトリッ
クス型表示パネル（１０）の列ライン群に同時に出力す
る第２サンプルホールド回路（２０）とからなっている
。

（１１）はスキャンドライバで、このスキャンドライバ
（１１）は、前記タイミング回路（１９）からのタイミ
ング信号に基づいて前記マトリックス型表示パネル（１
０）の行ライン群にスキャン信号Ｓ　ｉ　ｔ　Ｓ　ｍ　
ｔ・・・Ｓｍ（例えば画素群を構成するＴＰＴ（薄膜ト
ランジスタ）へのゲート信号）を出力するように構成さ
れている。

前記サンプリング回路（３）は、前記タイミング回路（
１９）からのサンプリングスタート信号ＳＳ、サンプリ
ングクロックＳＣに基づいて切り換え用のスイッチング
信号を出力するシフトレジスタ（１）と、このシフトレ
ジスタ（１）から出力するスイッチング信号で作動する
スイッチング素子（２，）（２□）・・・（２ｎ）とか
らなっている。前記第１サンプルホールド回路（１６）
は、バッファ（４１）とコンデンサ（５□）、（４８）
と（Ｓｍ）、・・・、　（４ｎ）と（５ｎ）からなり、
前記第２サンプルホールド回路（２０）は、バッファ（
１４１）とコンデンサ（１５□）、（１４□）と（１５
□）、・・・、　（１４ｎ）と（１５ｎ）からなってい
る。

つぎに前記実施例の作用を第２図を併用して説明する。

表示信号処理回路（８）からは第２図（ａ）に示すよう
な水平走査期間がＨ（例えば６３．５μ５ｅｃ）の表示
信号が出力され、タイミング回路（１９）からサンプリ
ング回路（３）のシフトレジスタ（１）へは、同図（ｂ
）（ｃ）に示すようなサンプリングスタート信号ＳＳ、
サンプリングクロックＳＣが出力しているので、サンプ
リング回路（３）は水平表示期間１１（例えば５２゜５
μ５ｅｃ）で同図（ｄ）に示すような表示データ■、■
。

・・・を順次サンプリングする。第１サンプルホールド
回路（１６）は、サンプリングで得た表示データ■。

■、・・・を順次保持し、この表示データ■、■、・・
・を、タイミング回路（１９）からの第２図（ｅ）に示
すような第１出力制御信号ＯＣＩによって、水平表示期
間ｔ１につづくブランキング期間ｔ−ａ（例えば１１μ
５ｅｃ）で第２サンプルホールド回路（２０）に順次出
力する。

第２サンプルホールド回路（２０）は、第１サンプルホ
ールド回路（１６）の出力する表示データ■、■、・・
・を順次保持し、この表示データ■、■、・・・を、第
２図（ｆ）に示すような第２出力制御信号ＯＣ２によっ
て、前記ブランキング期間ｔ２につづく水平表示期間ｔ
２でマトリックス型表示パネル（１０）の列ライン群に
順次出力する。一方、マトリックス型表示パネル（１０
）の行ライン群には、スキャンドライバ（１１）から第
２図（ｇ）　（ｈ）に示すようなスキャン信号Ｓ　Ｌ　
ｔ　３２　ｔ・・・Ｓ暑が出力している。このため、マ
トリックス型表示パネル（ｌＯ）の画素群に書き込まれ
る表示データの書き込み時間は、第２図（ｉ）に示すよ
うに、従来の第４図（ｈ）に示すブランキング期間ｔ２
より十分長い水平表示期間ｔ１となる。

［発明の効果］ 本発明によるマトリックス型表示パネルの駆動回路は、
上記のように、第１、第２サンプルホールド回路を設け
てマトリックス型表示パネルの画素群に書き込まれる表
示データの書き込み時間が従来のブランキング期間より
十分長い水平表示期間となるように構成したので、マト
リックス型表示パネルの画素群への書き込みが確実とな
り、誤表示や画質劣化を防止することができる。

【図面の簡単な説明】

第１図は本発明によるマトリックス型表示パネルの駆動
回路の一実施例を示すブロック図、第２図は第１図の作
用を説明するタイミングチャート、第３図は従来例を示
すブロック図、第４図は第３図の作用を説明するタイミ
ングチャートである。 （３）・・・サンプリング回路、（８）・・・表示信号
処理回路、（１０）・・・マトリックス型表示パネル、
（１１）・・・スキャンドライバ、　（１６）・・・第
１サンプルホールド回路、（１７）・・・表示ドライバ
、（１９）・・・タイミング回路、（２０）・・・第２
サンプルホールド回路、ｔｌ・・・水平表示期間、ｔ、
・・・ブランキング期間、Ｈ・・・水平走査期間。 出願人　株式会社富士通ゼネラル 同　　弁理士　加　納　−男・・・： 第　　１Ｂ！！ 第　　２　　図 ＆ 第　　３　　図 第　　４　　図

Claims (1)

【特許請求の範囲】
1. （１）表示信号を水平表示期間でサンプリングし、この
   サンプリングで得られた表示データをマトリックス型表
   示パネルの列ライン群に出力し、スキャン信号をマトリ
   ックス型表示パネルの行ライン群に出力し、表示データ
   をマトリックス型表示パネルの画素群に書き込み表示す
   るようにした駆動回路において、表示信号を水平表示期
   間でサンプリングして得られた表示データを保持し、こ
   の表示データを前記水平表示期間につづくブランキング
   期間で出力する第１サンプルホールド回路と、前記第１
   サンプルホールド回路から出力した表示データを保持し
   、この表示データを前記ブランキング期間につづく水平
   表示期間で前記マトリックス型表示パネルの列ライン群
   に出力する第２サンプルホールド回路とを具備してなる
   ことを特徴とするマトリックス型表示パネルの駆動回路
   。