JPH02214817A

JPH02214817A - 液晶表示装置およびその駆動方法

Info

Publication number: JPH02214817A
Application number: JP3506689A
Authority: JP
Inventors: Yoshiyuki Kaneko; 好之金子; Norio Koike; 小池　紀雄; Toshihisa Tsukada; 俊久塚田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-02-16
Filing date: 1989-02-16
Publication date: 1990-08-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、アクティブマトリクス型液晶表示装置及びそ
の駆動方法に係り、特に高精細、大画面の場合に良好な
画質を実現するのに好適な液晶表示装置及びその駆動方
法に関する。

〔従来の技術〕

アクティブマトリクス型液晶表示装置に関しては、例え
ば特開昭５４−１８８８６号（米国特許第２９６４２号
）に記載されている。

第２図は、上記のごとき従来のアクティブマトリクス型
液晶パネルの一例図である。

第２図において、２１はマトリックス状に配された液晶
セル、２２は電荷蓄積用コンデンサ、２３は各液晶セル
２１毎にその一方の電極に接続されている薄膜トランジ
スタであり、これらによって一つの画素を構成している
。また、２４はアクティブマトリクスの各列毎に薄膜ト
ランジスタ２３のデータ電極に共通接続された複数（ｍ
本）のデータ線Ｄ１〜Ｄ、、２５はアクティブマトリク
スの各行毎に薄膜トランジスタ２３のゲート電極に共通
接続された複数（ｎ本）のゲート線６１〜Ｇｎである。

また、２６はゲート線に順次走査パルスを印加するゲー
ト走査回路（以下、ゲートドライバと記す）、２７は一
水平走査分の画像信号をデータ線に並列に印加するデー
タ走査回路（以下、データドライバと記す）である。ま
た、２８は薄膜トランジスタを形成した基板と液晶を挟
んで対向する基板上に形成された全ての液晶セル２１の
他方の電極に共通接続された透明な共通電極である。

次に上記の液晶表示装置の駆動について説明する。

第３図は従来技術の駆動波形の例を模式的に示したもの
である。

第３図において、第ｉ番目のゲート線Ｇ、に薄膜トラン
ジスタをオンする電圧ＶＯＮが加わるのに同期させて、
第ｉ番目のデータ線Ｄａに画像信号ｖＤＪが印加される
。これによって画素ＣＩｄでは蓄積容量及び液晶容量に
電荷が蓄積される。この電荷の蓄積がいわゆる画像信号
の書き込みである。

上記のごとき画像信号の書き込みは、時刻ＴＩに始まっ
てｔ１＋Δｔで終了し、同時にゲート電圧はＶＯＦＦと
なる。そして画素Ｃ１の電圧は１フイ一ルド周期Ｔ後の
時刻ｔ　ｓ　＋　Ｔに再び信号書き込みが行われるまで
ｖＤＪに保持されることになる。

なお、線順次走査においては、第ｉ番目のゲート線Ｇ１
に接続された薄膜トランジスタは同時に駆動され、画素
Ｃｉｋ（ｋ　＝　１〜ｍ）においても、画像信号は異な
るが上記と同様の信号書き込みが同時に行われる。

次に、時刻ｔ　Ｉ＋　１　＝　ｔ　ｉ＋Δｔに第ｉ＋１
番目のゲート線Ｇ１＋、に薄膜トランジスタをオンする
電圧ＶＯＮが加えられ、画素Ｃｔ＋Ｈｈ　（ｋ　＝　１
〜ｍ）に信号が書き込まれる。この信号書き込みは時刻
ｔ１＋２Δｔに終了する。

以上のようにして、各ゲート線には一線毎に順次薄膜ト
ランジスタをオンする電圧が加えられ、そのゲ−１・線
に接続されている画素を駆動することになる。

〔発明が解決しようとする課題〕

アクティブマトリクス型液晶表示装置の原理的な駆動方
法は上記の通りであるが、実際の駆動においては、ゲー
ト電圧パルスおよび画像信号電圧パルスの伝播遅延を考
慮に入れなければならない。

それはゲート配線及びデータ配線の抵抗とそれらに寄生
する静電容量によって生ずる駆動波形の歪みである。

上記の問題について第４図を用いて説明する。

第４図はゲート信号および伝播遅延を生じたゲート信号
の波形図である。第４図において、ゲート線に印加され
る電圧は、ゲートドライバ２６側では方形波（立ち上り
、立ち下り時間がＯもしくは極めて短い電圧波形）であ
っても、そのゲート線自体の配線抵抗と容量とによって
波形に歪みが生じ、ゲートドライバと反対側の端では立
ち上りと立ち下りにそれぞれ伝播遅延時間ｔ　ｒｆｆｌ
　ｔ　ｉｓを伴った波形となる。その結果、第４図の場
合には、信号書き込み時間が本来のΔｔから少なくとも
ｊｒｇだけ実効的に短縮されることになる。加えて同様
の伝播遅延がデータ信号側にも認められる場合には、上
記信号書き込み時間はさらに短縮されてしまう。

上記の伝播遅延時間の値は、一般的に次のように見積る
ことができる。

第５図はｉ番目のゲート線ＧＩにおけるゲート伝播遅延
を示す等価回路図である。

第５図において、Ｃは１画素あたりの寄生容量であり、
ゲート配線とデータ配線の交差部の容量、薄膜トランジ
スタの寄生容量、画素部の蓄積容量等の合成容量で表さ
れる。また、Ｒは配線材料によって支配的に決まる配線
抵抗である。これらと水平方向のデータ線数ｍを用いる
と、伝播遅延時間は次式で見積もることができる。

ｊｒｇ−ｍ２Ｃ−Ｒ−（］−）ここで薄膜トランジスタの容量変化に基づくＣの変化を
考慮すれば、（１）式からｔ□も見積もることが出来る
。またデータ信号遅延についても同様である。

ところで、スイッチング素子としての薄膜トランジスタ
には非晶質シリコンが多く用いられる。

これはトランジスタマトリクスアレイの大面積化、低コ
スト化に有利なためである。しかし、この非晶質シリコ
ン薄膜トランジスタの場合、結晶シリコンを用いたＭＯ
Ｓトランジスタと比べてその電界効果移動度がかなり低
い。従って第４図に示すような伝播遅延によって縮小さ
れた書き込み時間Δｔ−ｔｒｇ内に画像信号を十分に画
素部に書き込むのは厳しい条件となる。

上記の問題を解決するため、これまではトランジスタサ
イズを大きくするか、あるいは特開昭５９−１２３８８
４号に記載されているように、ゲート信号とデータ信号
をずらす等の対策がなされていた。

しかし、より大面積、高精細（ｍ大）のデイスプレィを
実現するのには、上記の対策では不十分であり、かつ基
板作製時の歩留り低下を招くという問題もあった。

さらに、上記のごとき伝播遅延の他に、ゲートドライバ
の１出力あたりの信号負荷も増大するという問題も生じ
ていた。

本発明の目的は、薄膜トランジスタのサイズを変えるこ
となく、上記ゲートパルスあるいはデータ信号の伝播遅
延の影響を小さくすることが可能な液晶表示装置および
その駆動方法を提供することにある。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明においては、特許請
求の範囲に記載するように構成している。

すなわち、本発明は、液晶パネルの各ゲート線の両端か
らゲート信号を印加することにより、ゲート線における
伝播遅延時間を低減するようにしたものである。

また、本発明の他の構成としては、液晶パネルの各デー
タ線の両端からデータ信号を印加することにより、デー
タ線における伝播遅延時間を低減するようにしたもので
ある。

なお、特許請求の範囲第１項はゲート線の伝播遅延時間
を低減する構成、第２項はその駆動方法、第３項はデー
タ線の伝播遅延時間を低減する構成、第４項はその駆動
方法、第５項および第６項は本発明の液晶表示装置およ
びその駆動方法の応用装置である。

〔作　用〕

第６図は、本発明の詳細な説明するためのゲートパルス
波形図である。

第６図は、第１番目のゲート線の左端に印加するゲート
パルスＶｇｔ、とその右端での遅延波形、および同じゲ
ート線の右端に印加するゲートパルスＶｇｎとその左端
での遅延波形を示したものである。

同じゲート線の両端に同時にＶｇＬとＶＯＲを加えた場
合には、少なくとも上記両者の波形を重畳した波形とな
る。

この時、伝播遅延時間が最も大きいのは画面中央部であ
るが、その遅延時間の大きさは、従来の駆動法の場合の
１／４以下に低減することが出来る。すなわち、１本の
ゲート線の両端にＶｇＬおよびＶａＲを加えることによ
り、寄生容量および配線抵抗は実効的にいずれも片側に
電圧を加える場合に比べて１／２となるので、前記（１
）式から遅延時間は１／４となる。

なお、上記の説明は、ゲート線の駆動について述べたが
、他の方法として各データ線の両端から同時に信号を印
加すれば、上記と同様にデータ信号の伝播遅延時間を従
来の場合の１／４以下にすることが出来るので、信号書
き込みの時間は充分に確保される。

従って従来の信号書き込み時間の短縮の問題は解消され
る。

また、上記のデータ線の駆動とゲート線の駆動との両方
を組み合わせれば、更に伝播遅延時間を短縮することが
出来る。

〔実施例〕

（実施例１）第１図は本発明の第１の実施例図であり、（ａ）は液晶
表示装置のブロック構成図、（ｂ）液晶パネルの回路図
、（ｃ）および（ｄ）はゲートパルスの波形図である。

第１図において、液晶パネル１は、前記第２図と同様に
、ゲート線とデータ線とでマトリクス電極が形成され、
その各交点に薄膜トランジスタが設けられている。また
、２および２′はゲートドライバであり、各ゲート線の
両端にそれぞれ接続されている。このゲートドライバ２
と２′は、ゲート線数と同じ段数のシフトレジスタによ
って構成されており、制御信号発生部４において発生さ
れたクロック信号で出力が制御される。

また、３はデータドライバであり、シフトレジスタ、ラ
ッチ等によって構成される。５は画像信号発生部であり
、画像信号を表示に整合する駆動波形に変換してデータ
ドライバ３に出方する。

本実施例による液晶表示装置は、前記第２図の従来の表
示装置と異なり、ゲートドライバ２および２′を各ゲー
ト線の両端に接続し、各ゲート線の両端から同相のゲー
トパルスを入力することが特長である。

第１図（Ｑ）は、第１番目のゲート線に入力するパルス
を示した図である。このように、各ゲート線の両端から
同相のパルスＶｇＬとＶｇＲとを印加することにより、
ゲートパルスの伝播遅延時間を従来の１／４以下にする
ことが出来る。

なお、上記のｉ番目のゲート線に加えるパルスについて
は、左端からの入力パルスＶ　＆Ｌ　（ｉ）と右端から
の入力パルスＶ＋ｒＲ（ｉ）とが必ずしも完全に同期す
る必要はない。すなわち、ゲートパルス伝播遅延時間が
十分小さな範囲であれば、第１図（ｄ）ｌ：示すように
、Ｖ＋＋、（ｉ）がｖｇＲ（ｉ）に対しててだけ進んで
いても、あるいは逆のタイミングであっても画像表示に
は差し支えない。

上記のように、ＶｔＬとＶＯＲとは位相が一致している
方が望ましいが、多少ずれていても実用上は差し支えな
い。すなわち、遅延を考慮した上で実質的に同期してい
ればよい。

（実施例２）第７図は本発明の第２の実施例図であり、液晶表示装置
のブロック構成図を示す。

本実施例は、−個のゲートドライバ２を用い、その各出
力を各ゲート線の両端に接続したものである。この実施
例においては、ゲートドライバの数を従来と比べて何ら
変えることなく前記第１の実施例と同じ効果が得られる
。

この様な構成は、例えば２層配線によるフレキシブル回
路基板を用いることにより、上記のごとき結線を実現す
ることが出来る。

なお、上記の配線はパネル基板上にパターニング（すな
わち柴積化）することによっても可能なことはいうまで
もない。

（実施例３）第８図は、本発明の第３の実施例図であり、液晶表示装
置のブロック構成図を示す。

本実施例では、ゲートドライバ２を用いる代わりに、液
晶パネルと同一パネル基板上にゲート信号発生部６を内
臓している点が特徴である。ここでは、液晶表示部と同
一プロセスで形成される薄膜トランジスタを用いたシフ
１〜レジスタでゲート信号発生部６を構成した。この実
施例によれば、より簡単な駆動回路構成で前記実施例１
と同様の効果を実現することが出来る。

なお、上記の内臓するケート信号発生部６は、例えば、
特開昭６２−１５５９９号公報に記載されている垂直マ
トリクスアドレス方式の駆動回路構成としてもよい。

（実施例４）第９図は、本発明の第４の実施例図であり、液晶表示装
置のブロック構成図を示す。

この実施例は、ゲートドライバの構成は前記実施例１と
同一であるが、これに加えてデータ線の両端にデータド
ライバ３と３′とを設け、各データ線にその両端から同
相のデータ信号を印加するように構成した点に特徴があ
る。

本構成によれば、ゲート線の伝播遅延時間を低減できる
のに加えて、データ線の伝播遅延時間も１／４以下に低
減することが出来るので、より良い画像表示を実現する
ことが出来る。

（実施例５）第１０図は本発明の第５の実施例図であり、液晶表示装
置のブロック構成図を示す。

この実施例は、ゲートｌｌｉ動方法は従来通りゲートド
ライバを１個のみ用いたものであり、データドライバ３
と３″を前記実施例４と同様にパネルの上下に配置した
ことを特徴とする。このように各データ線の両端から同
相のデータ信号を入力することにより、伝播遅延時間を
１／４以下とすることが出来るので、これにより垂直方
向解像度の向上を図ることが出来る。

（実施例６）第１１図は本発明の第６の実施例図であり、テレビジョ
ン受像機のブロック構成図を示す。

この実施例は、前記実施例１の液晶表示装置を用いてＴ
Ｖ画像表示を行うものである。

第１１図において、７は通常のカラーＴＶに使用される
標準的な駆動回路である。また、映像信号処理回路への
入力をＶＴＲ信号とすればビデオモニタとしても用いる
ことが出来る。

なお、本実施例で用いた液晶表示部については実施例１
のものに限らず、実施例２，３，４．５に記載されるも
のを用いてもカラーＴＶ画像が得られることはいうまで
もない。

また、この実施例においては、本発明の液晶衣爪装置を
ＴＶ画像表示用に用いる場合を説明したが、本発明の液
晶表示装置はＴＶ画像表示に限らず、他のデイスプレィ
として用いることも勿論可能である。特に、本発明を適
用すれば、大画面、高精細の表示装置において従来より
大幅に良好な画面を実現することが出来、精密な図形や
小さな文字等を明瞭に表示することが出来るので、情報
用端末装置または文字、図形表示装置等の表示装置とし
て好適である。

〔発明の効果〕

以上説明したごとく、本発明による液晶表示装置および
その駆動方法によれば、ゲート伝播遅延時間を従来の１
／４以下と大幅に短縮することが出来、さらに第４．５
の実施例の構成においてはデータ伝播遅延時間も１／４
以下に短縮することが出来る。したがって大画面、高精
細のデイスプレィにおいて良好な画質を実現することが
出来る、という優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例図であり、（、）は液晶
表示装置のブロック構成図、（ｂ）液晶パネルの回路図
、（ｃ）および（ｄ）はゲートパルスの波形図、第２図
は従来のアクティブマトリクス型液晶パネルの一例図、
第３図は従来のパネルの駆動波形図、第４図はゲートパ
ルスの伝播遅延を示す図、第５図は配線抵抗及び容量に
よるゲート伝播遅延を示す等価回路図、第６図は本発明
の詳細な説明するためのゲートパルス波形図、第７図、
第８図、第９図、第１０図および第１１図はそれぞれ本
発明の他の実施例図である。〈符号の説明〉１・・・液晶マトリクスパネル２．２′・・・ゲートドライバ３．３′・・・データドライバ４・・・制御信号発生部５・・・画像信号発生部６・・・パネル内臓ゲート信号発生部７・・・通常のカラーＴＶの駆動回路２１・・・液晶セル２２・・蓄積容量２３・・・薄膜トランジスタ２４・・・ゲート線２５・・・データ線２６・・・ゲートドライバ２７・・・データドライバ

Claims

【特許請求の範囲】１、複数のデータ線と、該複数のデータ線と交差する複
数のゲート線を有し、上記データ線と上記ゲート線の各
交点に画素電極と該画素電極を駆動する薄膜トランジス
タを形成して成る第１の基板と、透明導電体を形成した第２の基板と、上記第１の基板と第２の基板の間に挾まれた液晶層と、
を備えた液晶表示装置において、上記薄膜トランジスタ
を駆動するゲート駆動電圧を各ゲート線の両端から入力
する手段を具備することを特徴とする液晶表示装置。２、上記各ゲート線の両端から入力する電圧を各々のゲ
ート線毎に実質的に同期させたことを特徴とする特許請
求の範囲第１項記載の液晶表示装置の駆動方法。３、複数のデータ線と、該複数のデータ線と交差する複
数のゲート線を有し、上記データ線と上記ゲート線の各
交点に画素電極と該画素電極を駆動する薄膜トランジス
タを形成して成る第１の基板と、透明導電体を形成した第２の基板と、上記第１の基板と第２の基板の間に挾まれた液晶層と、
を備えた液晶表示装置において、上記薄膜トランジスタ
を駆動するデータ駆動電圧を各データ線の両端から入力
する手段を具備することを特徴とする液晶表示装置。４、上記データ線の両端から入力する電圧を各々のデー
タ線毎に実質的に同期させたことを特徴とする特許請求
の範囲第３項記載の液晶表示装置の駆動方法。５、表示手段として、上記第１項または第３項に記載の
液晶表示装置あるいは上記第２項または第４項に記載の
駆動方法を用いたことを特徴とするテレビジョン画像表
示装置。６、表示手段として、上記第１項または第３項に記載の
液晶表示装置あるいは上記第２項または第４項に記載の
駆動方法を用いたことを特徴とする情報用端末装置また
は文字、図形表示装置。