JPH06314787A - 薄膜半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜トランジスタにおいて、ゲイト電極・配
線と薄膜半導体領域（活性層）との間の信頼性を向上さ
せ、特性の改善を図る。 【構成】 薄膜半導体領域の端部、特にゲイト電極が横
断する部分に不純物領域（ソース、ドレイン）とは逆の
導電型を示す不純物を混入させることにより、ソース、
ドレイン間のリーク電流を減少させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜集積回路に用いる
回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の構造
および作製方法に関するものである。本発明によって作
製される薄膜トランジスタは、ガラス等の絶縁基板上、
単結晶シリコン等の半導体基板上に形成された絶縁体
上、いずれにも形成される。

【０００２】

【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域（活性層）を島状にパターニングして、形成した
後、ゲイト絶縁膜として、ＣＶＤ法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。

【０００３】

【発明が解決しようする課題】ＣＶＤ法やスパッタ法で
形成される絶縁被膜はステップカバレージ（段差被覆
性）が悪く、信頼性や歩留り、特性に悪影響を及ぼして
いた。図５には従来の典型的なＴＦＴを上から見た図、
およびその図面のＡ−Ａ’、Ｂ−Ｂ’に沿った断面図を
示す。ＴＦＴは基板５１上に形成され、薄膜半導体領域
は不純物領域（ソース、ドレイン領域、ここではＮ型の
導電型を示す）５３とゲイト電極５７の下に位置し、実
質的に真性のチャネル形成領域５２に分けられ、この半
導体領域を覆って、ゲイト絶縁膜５５が設けられる。不
純物領域５３には、層間絶縁物５９を通してコンタクト
ホールが開けられ、電極・配線５８が設けられる。

【０００４】図から分かるように、ゲイト絶縁膜５５の
半導体領域の端部における被覆性は著しく悪く、典型的
には平坦部の厚さの半分しか厚みが存在しない。一般に
島状半導体領域が厚い場合には甚だしい。特にゲイト電
極に沿ったＡ−Ａ’断面からこのような被覆性の悪化が
ＴＦＴの特性、信頼性、歩留りに及ぼす悪影響が分か
る。すなわち、図５のＡ−Ａ’断面図において点線円で
示した領域５６に注目してみれば、ゲイト電極５７の電
界が薄膜半導体領域の端部に集中的に印加される。すな
わち、この部分ではゲイト絶縁膜の厚さが平坦部の半分
であるので、その電界強度は２倍になるためである。

【０００５】この結果、この領域５６のゲイト絶縁膜は
長時間のあるいは高い電圧印加によって容易に破壊され
る。ゲイト電極に印加される信号が正であれば、この領
域５６の半導体もＮ型であるので、ゲイト電極５７と不
純物領域５８（特に、ドレイン領域）が導通してしま
い、信頼性の劣化の原因となる。また、ゲイト電極に通
常の電圧とは逆の電圧（Ｎチャネルトランジスタにおい
てはドレインに正、ゲイトに負の電圧）を印加した場合
に、ソース／ドレイン間に流れる電流（オフ電流）が増
大してしまった。典型的には、このオフ電流を減少、で
きれば１×１０^-12 Ａ以下にすることができない。

【０００６】また、ゲイト絶縁膜が破壊された際には、
何らかの電荷がトラップされることが起こり、例えば、
負の電荷がトラップされれば、ゲイト電極に印加される
電圧にほとんど関わりなく、領域５６の半導体はＮ型を
呈し、ソース／ドレインと同一導電型のパス（通路）が
できてしまう。そのため２つの不純物領域５８が、島状
の半導体領域の側周辺部分で電気的に導通することとな
り、特性を劣化させる。また、以上のような劣化を引き
起こさずにＴＦＴを使用するには、半分の電圧しか印加
しないようにするしかない。しかし、それではＴＦＴの
性能を十分に利用することができない。

【０００７】また、ＴＦＴの一部にこのような弱い部分
が存在するということは製造工程における帯電等によっ
て容易にＴＦＴが破壊されることであり、歩留り低下の
大きな要因となる。本発明はこのような問題を解決する
ことを課題とする。

【０００８】

【発明を解決するための手段】本発明では、このように
電気的に弱い領域の半導体をソース、ドレインを構成す
る不純物領域の導電型と逆にすることによって補うこと
を特徴とする。そして、その領域を０．０５〜５μｍ、
好ましくは０．１〜１μｍの幅（上方から見た平坦部で
の幅）に作ることにより電流リークを抑止することであ
る。本発明の典型的な構造を図１に示す。図１も図５と
同様にＴＦＴを上から見た図面と、そのＡ−Ａ’、Ｂ−
Ｂ’断面の断面図を示している。ＴＦＴは基板１１上に
形成され、薄膜半導体領域は不純物領域（ソース、ドレ
イン領域、ここではＮチャネル型ＴＦＴであるためＮ型
の導電型を示し、また、外側の周辺部はＰ型の不純物の
ホウ素を１×１０¹⁵〜３×１０¹⁸ｃｍ^-3の濃度に添加し
た。また、他方、Ｐチャネル型ＴＦＴではＰ型のソー
ス、ドレインとし、該領域にはＮ型の不純物を添加す
る）１３とゲイト電極１７の下に位置し、実質的に真性
のチャネル形成領域１２に分けられ、この半導体領域を
覆って、ゲイト絶縁膜１５が設けられる。不純物領域１
３には、層間絶縁物１９を通してコンタクトホールが開
けられ、電極・配線１８が設けられる。

【０００９】図５で示した従来のＴＦＴと異なる点は、
少なくともゲイト電極の下部の島状の半導体領域１０の
周辺部、すなわち領域の外側端部に、不純物領域（ソー
ス、ドレイン領域）１３の導電形とは逆の導電形の領域
１４を設けたことである。例えば、不純物領域がＮ型で
あれば、領域１４にはＰ型の導電型を示す不純物を導入
し、不純物領域がＰ型であれば、領域１４にはＮ型の導
電型を示す不純物を導入する。特に領域１４の不純物濃
度はゲイト電極に印加した電圧によって反転しない程度
の十分なドーピング（具体的には１×１０¹⁵〜３×１０
¹⁸ｃｍ^-3、好ましくは、１×１０¹⁶〜１×１０¹⁷ｃ
ｍ^-3）が望まれる。この不純物濃度が、１×１０¹⁹ｃｍ
^-3またはそれ以上となると、ドレインとの耐圧が弱くな
り、アバランシェ・ホット・キャリヤが発生してしま
う。なお、ゲイト電極の下の部分以外においては、不純
物領域１３のドーピングの際に、領域１４の導電型が反
転してしまうことがあるが、実質的に何ら問題はない。

【００１０】この領域１４の効果に関して、Ａ−Ａ’断
面の領域１６に注目して説明する。従来のＴＦＴの場合
と同様に、このような半導体領域の端部におけるゲイト
絶縁膜の被覆性は良くない。したがって、この部分では
ゲイト絶縁膜が破壊されて、ピンホールが生じたり、電
荷がトラップされたりする。ピンホールが生じた場合を
考える。従来であれば、ゲイト電極に印加された電圧に
よってチャネル形成領域１２のうち、領域１６の部分も
不純物領域１３と同じ導電型に変化しているのである
が、本発明においては、この領域１４は不純物領域とは
逆の導電型にドーピングされているので、ゲイト電極に
電圧が印加されても導電形が反転しないか、少なくとも
良好な導電性を示さない。

【００１１】このため、特にゲイト電極とドレイン領域
間のリーク電流を著しく低減せしめることができる。ま
た、ゲイト絶縁膜の破壊によって好ましくない電荷がト
ラップされた場合においても、領域１６では半導体領域
の導電型が不純物領域のものと同じではないので、ソー
ス領域とドレイン領域が導通することは防止できる。こ
のようにゲイト絶縁膜が破壊されても特性や信頼性に問
題が生じないのであれば、使用時の電圧の制限は少なく
なり、また、製造時の静電破壊等による不良品の発生の
確率も低下し、歩留りが向上する。

【００１２】図１においては薄膜半導体領域のゲイト電
極の横断する側の端部全てに不純物領域１３とは逆の導
電型の領域１４を設けた様子を示したが、このような領
域は少なくともゲイト電極の下の領域に設けられれば十
分であることは、以上の説明から明らかであろう。ま
た、領域１４には、上記Ｐ型（もしくはＮ型）不純物以
外に、炭素、窒素、酸素等を添加すると、領域１４の抵
抗が増加するため、一層、耐圧が向上し、信頼性の高い
ＴＦＴが得られた。以下に実施例を示し、さらに本発明
を説明する。

【００１３】

【実施例】

〔実施例１〕 図２に本実施例の作製工程の断面図を示
す。本実施例を含めて、以下の実施例の図面では、ＴＦ
Ｔの断面図のみを示し、いずれも左側にはゲイト電極に
垂直な面（図１、図５の断面Ｂ−Ｂ’に相当）を有する
ＴＦＴを構成し、また、右側にはゲイト電極に平行な面
（図１、図５の断面Ａ−Ａ’に相当）を有するＴＦＴを
構成する例を示す。

【００１４】まず、基板（コーニング７０５９）２０上
にプラズマＣＶＤ法またはスパッタリング法によって厚
さ２０００Åの酸化珪素または窒化珪素、あるいはそれ
らの多層膜の下地膜２１を形成した。さらに、プラズマ
ＣＶＤ法によって、厚さ３００〜１５００Å、例えば１
０００Åのアモルファスシリコン膜を堆積した。連続し
て、スパッタリング法によって、厚さ２００Åの酸化珪
素膜を保護膜として堆積した。そして、これを還元雰囲
気下、６００℃で４８時間アニールして結晶化させた。
結晶化工程はレーザー等の強光を用いる方式でもよい。
そして、得られた結晶シリコン膜をパターニングして、
島状シリコン領域２２ａ、２２ｂを形成した。島状シリ
コン膜の上には保護膜２３ａ、２３ｂがそれぞれ乗って
いる。この保護膜は、その後のフォトリソグラフィー工
程において、島状シリコン領域が汚染されることを防止
する作用がある。

【００１５】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト２４
ａ、２４ｂを残してパターニングし、その幅は０．０５
〜５μｍ、好ましくは０．１〜１μｍの幅に形成した。
そして、このレジストをマスクとしてホウ素を１×１０
¹⁵〜３×１０¹⁸ｃｍ^-3、好ましくは１×１０¹⁶〜１×１
０¹⁷ｃｍ^-3の濃度に導入した。ホウ素の導入にはプラズ
マドーピング法を用いた。ドーピングガスとしてはジボ
ラン（Ｂ₂ Ｈ₆ ）を用い、ｒｆパワー１０〜３０Ｗ、例
えば１０Ｗで放電させてプラズマを発生させ、これを加
速電圧２０〜６０ｋＶ、例えば２０ｋＶで加速して、シ
リコン領域に導入した。ドーズ量は、１×１０¹³〜５×
１０¹⁵ｃｍ^-2、例えば、３×１０¹⁴〜１×１０¹⁵ｃｍ^-2
とした。この結果、Ｐ型の領域２５ａ、２５ｂ、２５
ｃ、２５ｄを形成した。（図２（Ａ））

【００１６】次に、スパッタリング法またはプラズマＣ
ＶＤ法によって厚さ５００〜１５００Å、例えば１００
０Åの酸化珪素膜２６をゲイト絶縁膜として堆積し、引
き続いて、減圧ＣＶＤ法によって、厚さ６０００〜８０
００Å、例えば６０００Åのシリコン膜（０．１〜２％
の燐を含む）を堆積した。なお、この酸化珪素とシリコ
ン膜の成膜工程は連続的におこなうことが望ましい。そ
して、シリコン膜をパターニングして、配線２７ａ、２
７ｂを形成した。これらの配線は、いずれもゲイト電極
として機能する。（図２（Ｂ））

【００１７】次に、プラズマドーピング法によって、シ
リコン領域に配線２７ａをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、
例えば、先のホウ素のドーズ量よりも大きい５×１０¹⁵
ｃｍ^-2とした。その後、還元雰囲気中、６００℃で４８
時間アニールすることによって、不純物を活性化させ
た。このようにして不純物領域２８ａ、２８ｂを形成し
た。この場合には、先に形成されたホウ素領域のうち、
後から燐が導入されなかった領域２５ｃ、２５ｄはＰ型
を示すのに対し、燐が導入された領域２５ａ、２５ｂは
多量の燐のドーピングによってＮ型になっているが、本
発明の技術思想からは何ら問題はない。（図２（Ｃ））

【００１８】続いて、厚さ３０００Åの酸化珪素膜を層
間絶縁物としてプラズマＣＶＤ法によって形成し、これ
にコンタクトホールを形成して、金属材料、例えば、窒
化チタンとアルミニウムの多層膜によって配線２９ａ、
２９ｂを形成した。配線２９ａは配線２７ｂとＴＦＴの
不純物領域の一方２８ｂを接続する。以上の工程によっ
て半導体回路が完成した。（図２（Ｄ））

【００１９】〔実施例２〕 図３に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）３０１の
絶縁表面上にスパッタリングによって厚さ２０００Åの
酸化珪素の下地膜３０２を形成した。さらに、プラズマ
ＣＶＤ法によって、厚さ５００〜１５００Å、例えば１
０００Åのアモルファスシリコン膜を堆積した。連続し
て、スパッタリング法によって、厚さ２００Åの酸化珪
素膜を保護膜として堆積した。そして、これを還元雰囲
気下、６００℃で４８時間アニールして結晶化させた。
結晶化工程はレーザー等の強光を用いる方式でもよい。
そして、得られた結晶シリコン膜を公知のフォトリソグ
ラフィー法によってパターニングして、島状シリコン領
域３０３ａ、３０３ｂを形成した。島状シリコン膜の上
には保護膜が残されている。また、エッチングに用いた
フォトレジストのマスク３０４ａ、３０４ｂも残されて
いる。なお、このエッチング工程においては等方エッチ
ング法（例えば、緩衝フッ酸によるウェットエッチン
グ）を用い、半導体領域の側端部を図に示すようにテー
パー状とした。この角度は基板表面については３０〜６
０°を有せしめた。この図面では半導体領域３０３ａは
ＴＦＴとし、また、半導体領域３０３ｂは他の回路であ
るキャパシタとした。

【００２０】次に、このレジストをマスクとしてホウ素
を導入した。ホウ素の導入にはプラズマドーピング法を
用いた。ドーピングガスとしてはジボラン（Ｂ₂ Ｈ₆ ）
を用い、加速電圧２０〜６０ｋＶ、例えば２０ｋＶで加
速して、シリコン領域に導入した。ドーズ量は、１×１
０¹³〜５×１０¹⁴ｃｍ^-2、例えば、１×１０¹⁴ｃｍ^-2と
した。この結果、Ｐ型の領域３０５ａ、３０５ｂ、３０
５ｃ、３０５ｄを形成した。（図３（Ａ））

【００２１】次に、スパッタリング法によって厚さ１０
００Åの酸化珪素膜３０６をゲイト絶縁膜として堆積
し、引き続いて、スパッタ法によって、厚さ４０００〜
８０００Å、例えば６０００Åのアルミニウム膜（０．
２重量％のスカンジウムを含む）を堆積した。なお、こ
の酸化珪素とアルミニウム膜の成膜工程は連続的におこ
なうことが望ましい。そして、アルミニウム膜をパター
ニングして、配線３０７ａ、３０７ｂを形成した。これ
らの配線は、いずれもゲイト電極として機能する。さら
に、このアルミニウム配線の表面を陽極酸化して、表面
に酸化物層３０９ａ、３０９ｂを形成した。陽極酸化の
前に感光性ポリイミド（フォトニース）によって後でコ
ンタクトを形成する部分にマスク３０８を選択的に形成
した。陽極酸化の際には、このマスクのために、この部
分には陽極酸化物が形成されなかった。

【００２２】陽極酸化は、酒石酸の１〜５％エチレング
リコール溶液中でおこなった。得られた酸化物層の厚さ
は２０００Åであった。次に、プラズマドーピング法に
よって、シリコン領域に配線３０７ａおよび酸化物３０
９ａをマスクとして不純物（燐）を注入した。ドーピン
グガスとして、フォスフィン（ＰＨ₃ ）を用い、加速電
圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドース量
は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、先のホウ素
のドーズ量よりも大きい５×１０¹⁵ｃｍ^-2とした。この
ようにしてＮ型の不純物領域３１０ａ、３１０ｂを形成
した。この際には、実施例１の場合と同様に先に形成さ
れたホウ素のドーピングされた領域３０５ａ、３０５ｂ
はＮ型に転換している。（図３（Ｂ））

【００２３】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエ
キシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシ
マーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレ
ーザー（波長１９３ｎｍ）等を用いてもよい。レーザー
のエネルギー密度は、２００〜３５０ｍＪ／ｃｍ² 、例
えば２５０ｍＪ／ｃｍ² とし、１か所につき２〜１０シ
ョット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはポリイミドのマスク３０８を残しておいた。
これは露出したアルミニウムがレーザー照射によってダ
メージを受けるからである。レーザー照射後、このポリ
イミドのマスクは酸素プラズマ中にさらすことによって
簡単に除去できる。

【００２４】なお、本実施例では、実施例１の場合と異
なり、ゲイト電極の下のホウ素の注入された領域３０５
ｃ、３０５ｄはレーザー光が入射しないので、活性化率
が低いが、イオンの注入の際に結晶性が破壊されている
ので極めて大きな抵抗として機能し、リーク電流を低下
させる目的では効果的であった。（図３（Ｃ）） しかし、他方、図３（Ａ）にてテーパー状の側端部を有
する島状領域を作り、その後、ホウソをイオン注入して
形成した。さらに、レーザー光を５０〜３５０ｍＪ／ｃ
ｍ² で照射し、島状領域の全てを結晶化せしめた。する
と、側単部はＰ型化し、内部はＩ型の真性または実質的
に真性の導電型を有せしめて、さらに前記した如く、ゲ
イト絶縁膜、ゲイト電極、ソース／ドレインを形成すれ
ばよい。かくすると、ゲイト電極下の島状領域端部も十
分結晶化されたＰ、もしくはＰ^-型領域とすることがで
き、Ｎ型のソース／ドレイン間のリークを防ぐことがで
きる。

【００２５】続いて、厚さ３０００Åの酸化珪素膜３１
１を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によって配線
３１２ａ、３１２ｂを形成した。配線３１２ａは配線３
０７ｂとＴＦＴの不純物領域の一方３１０ｂを接続す
る。以上の工程によってＴＦＴ３１３ａ（図ではゲイト
電極に垂直な断面）および３１３ｂ（図ではゲイト電極
に平行な断面）が完成した。（図３（Ｄ）） なお、本実施例において、ＴＦＴのソースもしくはドレ
インの電極のいずれかを設けなければゲイト電極と残り
の不純物領域の間にキャパシタが形成されることは明ら
かであろう。したがって、本実施例と同等な手段を用い
ても、耐圧が高い、リークが少ない等の優れた特性を信
頼性を有するキャパシタが得られる。そして、このよう
にして形成したＴＦＴおよびキャパシタを用いてアクテ
ィブマトリクス型液晶ディスプレーの画素回路を構成し
てもよい。本発明のＴＦＴにより、オフ電流を１ｐＡま
たはそれ以下とすることができ、十分な機能を有せしめ
ることができた。

【００２６】〔実施例３〕 図４に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）４０上に
スパッタリングによって厚さ２０００Åの酸化珪素の下
地膜４１を形成した。さらに、プラズマＣＶＤ法によっ
て、厚さ５００〜１５００Å、例えば１５００Åのアモ
ルファスシリコン膜を堆積した。そして、得られたアモ
ルファスシリコン膜をパターニングして、島状シリコン
領域４２ａ、４２ｂを形成した。

【００２７】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト４３
ａ、４３ｂを残してパターニングした。そして、このレ
ジストをマスクとしてホウ素を導入した。ホウ素の導入
にはプラズマドーピング法を用いた。この結果、Ｐ型の
領域４４ａ、４４ｂ、４４ｃ、４４ｄを形成した。（図
４（Ａ））

【００２８】次にフォトレジストを残したまま、スパッ
タ法によって厚さ１０００Åの酸化珪素膜４５ａを堆積
した。（図４（Ｂ）） そして、フォトレジストを剥離することによって、その
上に形成されていた酸化珪素膜まで除去した。フォトレ
ジストの存在していなかった部分にはそのまま酸化珪素
膜が残る。これを還元雰囲気下、６００℃で４８時間ア
ニールして結晶化させた。結晶化工程はレーザー等の強
光を用いる方式でもよい。

【００２９】次に、スパッタリング法によって厚さ１０
００Åの酸化珪素膜４５ｂをゲイト絶縁膜として堆積
し、引き続いて、減圧ＣＶＤ法によって、厚さ６０００
〜８０００Å、例えば６０００Åのシリコン膜（０．１
〜２％の燐を含む）を堆積した。なお、この酸化珪素と
シリコン膜の成膜工程は連続的におこなうことが望まし
い。そして、シリコン膜をパターニングして、配線４６
ａ、４６ｂを形成した。これらの配線は、いずれもゲイ
ト電極として機能する。また、島上シリコン領域の周辺
部（先にホウ素が注入された領域）に注目すると、ここ
では絶縁膜の厚さが酸化珪素４５ａおよび４５ｂによっ
て、約２倍になっている。そのため、ゲイト絶縁膜の破
壊を防ぐうえで効果的である。（図４（Ｃ））

【００３０】次に、プラズマドーピング法によって、シ
リコン領域に配線４６ａをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用いた。その後、還元雰囲気中、６００℃で４８
時間アニールすることによって、不純物を活性化させ
た。このようにして不純物領域４７ａ、４７ｂを形成し
た。続いて、厚さ３０００Åの酸化珪素膜４８を層間絶
縁物としてプラズマＣＶＤ法によって形成し、これにコ
ンタクトホールを形成して、金属材料、例えば、窒化チ
タンとアルミニウムの多層膜によって配線４９ａ、４９
ｂを形成した。配線４９ａは配線４６ｂとＴＦＴの不純
物領域の一方４７ｂを接続する。以上の工程によって半
導体回路が完成した。（図４（Ｄ）） 本実施例によって、歩留りが従来の２倍以上に改善され
た。また、ＴＦＴの特性の悪化は特に認められなかっ
た。逆に使用に耐えうる最大電圧が従来の１．５〜２倍
に上昇したために、最高動作速度が２〜４倍上昇した。

【００３１】〔実施例４〕 図６に本実施例を示す。ま
ず、基板６０上に厚さ１０００〜３０００Åの酸化珪素
の下地膜６１を形成した。さらに、プラズマＣＶＤ法や
ＬＰＣＶＤ法によってアモルファスシリコン膜を１００
〜５０００Å、好ましくは３００〜１０００Å堆積し
た。アモルファスシリコン膜上には保護膜として、酸化
珪素膜を１００〜５００Å堆積した。そして、公知のフ
ォトリソグラフィー法によってレジストのマスク６３
ａ、６３ｂを形成し、ドライエッチング法によって、ア
モルファスシリコンのエッチングをおこなった。このと
きのエッチング条件は、以下のようであった。 ＲＦパワー ：５００Ｗ 圧力 ：１００ｍＴｏｒｒ ガス流量 ＣＦ₄ ：５０ｓｃｃｍ Ｏ₂ ；４５ｓｃｃｍ

【００３２】この結果、図６（Ａ）に示すように、島状
のシリコン領域６２ａ、６２ｂが得られたが、そのエッ
ヂ部は図のようにテーパー状になっていた。このテーパ
ーの角度は２０〜６０°であった。エッチングにおい
て、比率ＣＦ₄ ／Ｏ₂ が大きくなると、このようなテー
パー状のエッヂを得ることはできなかった。次に、この
レジストをマスクとしてホウ素を導入した。窒素の導入
にはプラズマドーピング法を用いた。ドーピングガスと
してはジボラン（Ｂ₂ Ｈ₆ ）を用い、加速電圧２０〜６
０ｋＶ、例えば２０ｋＶで加速して、シリコン領域に導
入した。ドーズ量は、１×１０¹⁴〜５×１０¹⁶ｃｍ^-2、
例えば、１×１０¹⁵ｃｍ^-2とした。この結果、レジスト
がなかった、もしくは、薄かったシリコン領域のエッヂ
部６４ａ、６４ｂ、６４ｃ、６４ｄに選択的にホウ素が
ドーピングされた。（図６（Ａ）） さらに、プラズマドーピング法によって、連続的に窒素
をドーピングした。ドーピングガスとしては窒素
（Ｎ₂ ）を用い、加速電圧２０〜６０ｋＶ、例えば２０
ｋＶで加速して、シリコン領域に導入した。ドーズ量
は、１×１０¹⁴〜５×１０¹⁶ｃｍ^-2、例えば、１×１０
¹⁴ｃｍ^-2とした。この結果、シリコン領域のエッヂ部６
４ａ、６４ｂ、６４ｃ、６４ｄに窒素がドーピングされ
た。

【００３３】その後、フォトレジストのマスク材６３
ａ、６３ｂと、その下の保護膜を除去し、島状のシリコ
ン膜を露出させた状態で、ＫｒＦエキシマーレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、アモルファスシリコンの結晶化をおこなった。レー
ザーとしては、ＸｅＣｌエキシマーレーザー（波長３０
８ｎｍ、パルス幅５０ｎｓｅｃ）を用いてもよかった。
その後、スパッタ法もしくはプラズマＣＶＤ法によっ
て、厚さ１０００〜１５００Åの酸化珪素膜６５を形成
し、引き続き、厚さ１０００Å〜３μｍのアルミニウム
（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ％のＳ
ｃ（スカンジウム）を含む）膜を電子ビーム蒸着法もし
くはスパッタ法によって形成した。

【００３４】そして、その表面に公知のスピンコート法
によってフォトレジストを塗布し、公知のフォトリソグ
ラフィー法によって、パターニングをおこなった。そし
て、燐酸によって、アルミニウム膜のエッチングをおこ
なった。このようにして、ゲイト電極・配線６６ａ、６
６ｂを形成した。なお、ゲイト電極・配線上にはフォト
レジストのマスク６７ａ、６７ｂをそのまま残存させて
おいた。また、オーバーエッチのために、ゲイト電極・
配線の側面はフォトレジストの側面よりも内側にある。
（図６（Ｂ））

【００３５】この状態で、プラズマドーピング法によっ
て、ＴＦＴの活性半導体層６２ａ、６２ｂに、フォトレ
ジスト６７ａ、６７ｂをマスクとして不純物（燐）を注
入し、Ｎ型のソース６８ａ、ドレイン６８ｂを形成し
た。ここで、フォトレジスト６７ａに対して、ゲイト電
極６６ａは距離ｘだけ内側にあるため、図に示したよう
に、ゲイト電極とソース／ドレインが重ならないオフセ
ット状態となっている。距離ｘは、アルミニウム配線の
際のエッチング時間を加減することによって増減でき
る。ｘとしては、０．３〜５μｍが好ましかった。（図
６（Ｃ））

【００３６】その後、フォトレジスト６７ａ、６７ｂを
剥離し、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、
パルス幅２０ｎｓｅｃ）を照射して、活性層中に導入さ
れた不純物イオンの活性化をおこなった。（図６
（Ｄ）） 最後に、全面に層間絶縁物６９として、プラズマＣＶＤ
法によって酸化珪素膜を厚さ２０００Å〜１μｍ形成し
た。さらに、ＴＦＴのソース６８ａ、ドレイン６８ｂに
コンタクトホールを形成し、アルミニウム配線７０ａ、
７０ｂを２０００Å〜１μｍ、例えば５０００Åの厚さ
に形成した。このアルミニウム配線の下ににバリヤメタ
ルとして、例えば窒化チタンを形成するとより一層、信
頼性を向上させることができた（図６（Ｅ））

【００３７】〔実施例５〕 以上の実施例１〜３はＴＦ
Ｔ単体素子に関する作製プロセスを述べたものである
が、もちろん、このようにして得られるＴＦＴ素子は集
積化して薄膜半導体回路としてもよい。その際には、以
下の実施例に示すように基板上の特定の回路のみに本発
明を実施することが効果的である。例えば、液晶表示装
置のように基板上にアクティブマトリクス回路と、それ
を駆動する周辺回路が設けられている場合等において、
アクティブマトリクス回路にのみ本発明を実施するよう
な場合である。

【００３８】アクティブマトリクス回路においては、電
荷保持の必要からＴＦＴはソース／ドレイン間、ゲイト
／ドレイン間のリーク電流が極力小さいことが要求され
る。本発明のＴＦＴはこのような目的に適している。こ
のような場合には、最初にアクティブマトリクス回路を
構成するＴＦＴのソース／ドレインの導電型とは逆のド
ーピング不純物をアクティブマトリクス回路のＴＦＴの
島状半導体領域のエッヂ部に導入し、その際には、周辺
回路部をメタルマスク等の簡便なマスクで覆えばよい。
図７にその例を示す。図７（Ａ）は、基板８０１上に、
アクティブマトリクス回路７３とそれを駆動するための
周辺回路７１、７２および周辺回路とアクティブマトリ
クス回路とを接続するための多数の配線７５、７６が設
けられている様子を示している。アクティブマトリクス
回路７３にはＴＦＴを１つ有する画素７４が多数存在す
る。このようなブロック構成の集積回路においては、周
辺回路７１と７２をマスク７７で覆う。

【００３９】一方、周辺回路がアクティブマトリクス回
路の上下左右に存在する場合には、マスク７８は図７
（Ｂ）のようになる。以下にこのような集積回路の作製
プロセスについて図８を用いて記述する。なお、図８に
おいては、ＴＦＴのゲイト電極に垂直な断面（図１のＢ
−Ｂ’断面に相当）のみを示す。基板８０１上に厚さ１
０００〜４０００Å、例えば２０００Åの酸化珪素、窒
化珪素、あるいは窒化アルミニウムの単層、あるいはこ
れらを材料とする多層膜等によって下地膜８０２を形成
した。さらに、厚さ２００〜１５００Å、例えば５００
Åのアモルファスシリコン膜、および保護膜として厚さ
１００〜５００Å、例えば２００Åの酸化珪素膜を堆積
した。アモルファスシリコン膜は５５０〜６５０℃でア
ニールすることによって結晶化させた。そして、実施例
４と同様にレジストのマスク８０５、８０６を形成し、
ドライエッチング法によって、アモルファスシリコンの
エッチングをおこなった。

【００４０】この結果、図８（Ａ）に示すように、島状
のシリコン領域８０３、８０４が得られたが、そのエッ
ヂ部は実施例４と同様テーパー状になっていた。次に、
このレジストをマスクとしてドーピング不純物を導入し
た。本実施例ではアクティブマトリクスのＴＦＴのソー
ス／ドレインはＰ型とするために、Ｎ型の不純物、例え
ば、燐を導入した。燐の導入にはプラズマドーピング法
を用いた。ドーピングガスとしてはフォスフィン（ＰＨ
₃ ）を用い、加速電圧２０〜６０ｋＶ、例えば２０ｋＶ
で加速して、シリコン領域に導入した。ドーズ量は、１
×１０¹⁴〜５×１０¹⁶ｃｍ^-2、例えば、１×１０¹⁵ｃｍ
^-2とした。また、このドーピングの際には、メタルマス
ク８０７によって周辺回路（図の領域８０３に相当）を
覆っておき、アクティブマトリクス領域（図の８０４に
相当）のみを露出させた。この結果、レジストがなかっ
た、もしくは、薄かったシリコン領域８０４のエッヂ部
８０８に燐がドーピングされた。一方、メタルマスク８
０７で覆われていたシリコン領域８０３には実質的に燐
はドーピングされなかった。（図８（Ａ））

【００４１】その後、フォトレジストのマスク材８０
５、８０６と、その下の保護膜を除去し、スパッタ法も
しくはプラズマＣＶＤ法によって、厚さ１０００〜１５
００Åの酸化珪素膜８０９を形成し、引き続き、厚さ１
０００Å〜３μｍのアルミニウム（１ｗｔ％のＳｉ、も
しくは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を
含む）膜を電子ビーム蒸着法もしくはスパッタ法によっ
て形成した。酸化珪素膜８０９の形成の前にレーザー光
等の強光、例えば、ＫｒＦエキシマーレーザー、ＸｅＣ
ｌエキシマーレーザー等のレーザー光を照射することに
よって結晶化を助長せしめてもよかった。

【００４２】その後、アルミニウム膜のエッチングをお
こない、得られたアルミニウム配線の周囲に実施例２と
同様に陽極酸化物層を形成し、ゲイト電極・配線８１
０、８１１、８１２を形成した。（図８（Ｂ）） この状態で、イオンドーピング法によって、ＴＦＴの活
性半導体層８０３、８０４に、Ｐ型不純物としてはホウ
素、Ｎ型不純物としては燐をプラズマドーピング法によ
って注入し、ＫｒＦエキシマーレーザー（波長２４８ｎ
ｍ、パルス幅２０ｎｓｅｃ）を照射して、活性層中に導
入された不純物イオンの活性化をおこなった。この結
果、Ｎ型不純物領域８１３、８１４、Ｐ型不純物領域８
１５〜８１８が形成された。先に燐イオンの注入された
領域８０８は、この工程によってＰ型の領域８１９、８
２０となったが、燐の存在によって、他のソース、ドレ
イン領域よりはＰ型は弱かった。（図８（Ｃ））

【００４３】最後に、全面に層間絶縁物８２１として、
プラズマＣＶＤ法によって酸化珪素膜を厚さ２０００Å
〜１μｍ形成した。そして、スパッタ法によってＩＴＯ
（インジウム錫酸化物）膜を５００〜１０００Å、例え
ば８００Å堆積し、これをパターニング・エッチングし
て、画素電極８２２を形成した。さらに、ＴＦＴのソー
ス、ドレインにコンタクトホールを形成し、アルミニウ
ムと窒化チタンの多層膜によって配線８２３〜８２７を
形成した。以上によって、アクティブマトリクス回路
と、それを駆動するための周辺回路を有する薄膜半導体
集積回路を形成することができた。（図８（Ｄ））

【００４４】

【発明の効果】本発明によって、薄膜半導体装置の歩留
りを向上させ、また、その信頼性を高め、最大限を特性
を引き出すことが可能となった。本発明の薄膜半導体装
置は、特に、ゲイト−ドレイン間、ゲイト−ソース間の
リーク電流が低く、高いゲイト電圧にも耐えられる等の
特徴から液晶ディスプレーのアクティブマトリクス回路
における画素制御用のトランジスタとして好ましい。

【００４５】本発明ではＮチャネル型のＴＦＴを例にと
って説明したが、Ｐチャネル型ＴＦＴや同一基板上にＮ
チャネル型とＰチャネル型の混在した相捕型の回路の場
合も同様に実施できることは言うまでもない。また、実
施例に示したような簡単な構造のものばかりではなく、
例えば、特願平５−２５６５６７に示されるようなソー
ス／ドレインにシリサイドを有するような構造のＴＦＴ
に用いてもよい。本発明はＴＦＴを中心として説明し
た。しかし、他の回路素子、例えば、１つの島状半導体
領域に複数のゲイト電極を有する薄膜集積回路、スタッ
クトゲイト型ＴＦＴ、ダイオード、抵抗、キャパシタに
も適用できることは言うまでもない。さらに、実施例５
において示したように、薄膜集積回路の特定の部分の薄
膜素子に本発明を適用することによって、個々の素子の
特性を生かした回路を作成することができた。このよう
に本発明は工業上、有益な発明である。

【図面の簡単な説明】

【図１】 本発明のＴＦＴの構成例を示す。

【図２】 実施例１のＴＦＴの作製工程断面を示す。

【図３】 実施例２のＴＦＴの作製工程断面を示す。

【図４】 実施例３のＴＦＴの作製工程断面を示す。

【図５】 従来のＴＦＴの構成例を示す。

【図６】 実施例４のＴＦＴの作製工程断面を示す。

【図７】 実施例５の薄膜集積回路のブロック図を示
す。

【図８】 実施例５の薄膜集積回路の作製工程断面を
示す。

【符号の説明】

１０・・・島状半導体領域 １１・・・基板 １２・・・チャネル形成領域（実質的に真性） １３・・・不純物領域（ソース、ドレイン） １４・・・ドーピング領域（不純物領域とは逆の導電型
の不純物を含む） １５・・・ゲイト絶縁膜 １６・・・島状半導体領域の端部 １７・・・ゲイト電極 １８・・・ソース、ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｓ 9056−4Ｍ 29/78 ３１１ Ｓ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 絶縁表面を有する基板上に形成された島
   状の薄膜半導体領域と、前記半導体領域を横断するゲイ
   ト電極とを有する薄膜半導体装置において、前記半導体
   領域の外側周辺部のうち、前記ゲイト電極の下の部分の
   導電型は、前記半導体領域のソース、ドレイン領域の導
   電形と逆の導電形であることを特徴とする薄膜半導体装
   置。
2. 【請求項２】 請求項１において、該島状の薄膜半導体
   領域はテーパー状のエッヂを有していることを特徴とす
   る薄膜半導体装置。
3. 【請求項３】 請求項１において、ソース、ドレイン領
   域の導電型と逆の導電型である領域の幅は、０．０５〜
   ５μｍ、好ましくは、０．１〜１μｍであることを特徴
   とする薄膜半導体装置。
4. 【請求項４】 請求項１において、島状の半導体薄膜の
   うち、ソース、ドレイン領域とは逆の導電形を示す部分
   と実質的に同じ部分に酸素、炭素、窒素のうち、少なく
   とも１つの元素を有していることを特徴とする薄膜半導
   体装置。
5. 【請求項５】 島状の薄膜半導体領域を形成する工程
   と、前記薄膜半導体領域の周辺部のうち少なくともゲイ
   ト電極が横断する部分に、ソース、ドレイン領域とは逆
   の導電形を示す不純物を選択的に導入する工程と、前記
   薄膜半導体領域を横断してゲイト電極を形成する工程
   と、前記ゲイト電極をマスクとして自己整合的に前記薄
   膜半導体領域に不純物を導入してソース、ドレイン領域
   を形成することを特徴とする薄膜半導体装置の作製方
   法。
6. 【請求項６】 島状の薄膜半導体領域を実質的にアモル
   ファス状態の半導体材料を用いて形成する工程と、前記
   薄膜半導体領域の周辺部にソース、ドレイン領域とは逆
   の導電形を示す不純物を導入する工程と、前記薄膜半導
   体領域にレーザーもしくはそれと同等な強光を照射して
   結晶化させる工程と、前記薄膜半導体領域を横断してゲ
   イト電極を形成する工程とを有することを特徴とする薄
   膜半導体装置の作製方法。
7. 【請求項７】 非単結晶半導体薄膜上に直接、もしくは
   間接にマスク材を形成し、フォトリソグラフィー法によ
   って、島状にパターニングをおこなう工程と、ドライエ
   ッチング法もしくはウェットエッチング法によって、前
   記マスク材のパターンにしたがって、前記半導体薄膜を
   島状にエッチングする工程と、前記島状の半導体薄膜上
   にマスク材を残した状態で、Ｎ型もしくはＰ型の不純物
   のイオンを加速して照射する工程と、前記半導体薄膜を
   横断してゲイト電極を形成する工程とを有することを特
   徴とする薄膜半導体装置の作製方法。
8. 【請求項８】 請求項７において、該島状の半導体薄膜
   はテーパー状のエッヂを有していることを特徴とする薄
   膜半導体装置の作製方法。
9. 【請求項９】 請求項８において、Ｎ型もしくはＰ型の
   不純物のイオンを加速して照射する工程の前後、もしく
   は同時に、島状の半導体薄膜のＮ型もしくはＰ型の不純
   物のイオンの照射された領域と実質的に同じ領域に酸
   素、炭素、窒素のうち、少なくとも１つの元素を導入す
   る工程を有していることを特徴とする薄膜半導体装置の
   作製方法。
10. 【請求項１０】 基板上に薄膜半導体装置によって構成
    された、アクティブマトリクス回路と、該アクティブマ
    トリクス回路を駆動するための回路とを有する薄膜半導
    体集積回路において、該アクティブマトリクス回路に使
    用されている薄膜トランジスタの半導体薄膜のエッヂ部
    に選択的に該薄膜トランジスタのソース／ドレインとは
    逆の導電型を呈せしめる不純物が導入され、かつ、該薄
    膜トランジスタのゲイト電極が上記不純物の導入された
    部分を横断していることを特徴とする薄膜半導体集積回
    路。