JPH0627980B2 - 能動マトリクスデイスプレイスクリ−ンの製造方法 - Google Patents
能動マトリクスデイスプレイスクリ−ンの製造方法Info
- Publication number
- JPH0627980B2 JPH0627980B2 JP60504481A JP50448185A JPH0627980B2 JP H0627980 B2 JPH0627980 B2 JP H0627980B2 JP 60504481 A JP60504481 A JP 60504481A JP 50448185 A JP50448185 A JP 50448185A JP H0627980 B2 JPH0627980 B2 JP H0627980B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive material
- rows
- columns
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000011159 matrix material Substances 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、能動マトリクスディスプレイスクリーンの製
造方法に関し、より詳細には薄膜トランジスタおよびコ
ンデンサに基礎を置いた電子回路の製造方法に関するも
のである。
造方法に関し、より詳細には薄膜トランジスタおよびコ
ンデンサに基礎を置いた電子回路の製造方法に関するも
のである。
フランス特許公開第２，５３３，０７２号はコンデンサ
板および薄膜トランジスタを支持する下方壁およびコン
デンサの第２板を形成する対向電極で被覆された上方壁
が製造される能動マトリクスディスプレイスクリーンの
製造方法を記載している。この明細書の要旨である方法
は、下方壁を製造するために、絶縁基板上に第１の透明
な導電性材料層を蒸着し；この第１層を結果として生じ
るコンデンサの板の一方を形成するバッドの行及び列を
構成すべくフォトエッチングし、各バッドが突起に接合
され、この第１のフォトエッチングがまたバッドの列間
に配置された前記第１の導電性材料の列を残し；全体に
わたって水素化したアモルファスシリコン層を蒸着し；
絶縁層を蒸着し；第２の導電性材料層を蒸着し；突起を
越えて延びる第２の導電性材料の行を残すべくシリンコ
層／絶縁層／導電性材料の組合せをフォトエッチング
し、列および突起との行の重複区域がトランジスタのソ
ースおよびドレインを画成し、トランジスタのグリッド
が突起と列間に配置された行の一部からなる工程を実施
することを特徴とする。
板および薄膜トランジスタを支持する下方壁およびコン
デンサの第２板を形成する対向電極で被覆された上方壁
が製造される能動マトリクスディスプレイスクリーンの
製造方法を記載している。この明細書の要旨である方法
は、下方壁を製造するために、絶縁基板上に第１の透明
な導電性材料層を蒸着し；この第１層を結果として生じ
るコンデンサの板の一方を形成するバッドの行及び列を
構成すべくフォトエッチングし、各バッドが突起に接合
され、この第１のフォトエッチングがまたバッドの列間
に配置された前記第１の導電性材料の列を残し；全体に
わたって水素化したアモルファスシリコン層を蒸着し；
絶縁層を蒸着し；第２の導電性材料層を蒸着し；突起を
越えて延びる第２の導電性材料の行を残すべくシリンコ
層／絶縁層／導電性材料の組合せをフォトエッチング
し、列および突起との行の重複区域がトランジスタのソ
ースおよびドレインを画成し、トランジスタのグリッド
が突起と列間に配置された行の一部からなる工程を実施
することを特徴とする。
この方法の変形においてかつ酸化物とａＳｉＨ層との間
の接触を改善するために、ｎが高ドーピングされたアモ
ルファスシリコン層が酸化物の後に蒸着される。第１の
エッチングはさらに同一マスクを使用して行なわれる
が、シリコン層および酸化層双方に影響を及ぼす。第２
のフォトエッチングは変えられない。
の接触を改善するために、ｎが高ドーピングされたアモ
ルファスシリコン層が酸化物の後に蒸着される。第１の
エッチングはさらに同一マスクを使用して行なわれる
が、シリコン層および酸化層双方に影響を及ぼす。第２
のフォトエッチングは変えられない。
従来技術の明細書において、ドーピングされたシリコン
は第２のエッチング中半導体シリコンの後に化学的作用
が及ぼされる。したがって、ドーピングされたシリコン
は酸化物の上方の、グリッドの下にのみ残る。
は第２のエッチング中半導体シリコンの後に化学的作用
が及ぼされる。したがって、ドーピングされたシリコン
は酸化物の上方の、グリッドの下にのみ残る。
従来技術に記載された実施例により得られた結果は、方
法の有効性およびその簡単の利点を示したけれども、結
果として生じるスクリーンは幾らかの場合において列の
破壊を生じる幾つかの欠点を特徴とする。これらの破壊
は初期の基板にインジウム−スズ酸化物の非常に薄い層
で被覆された「バルザース」型のガラスが使用されると
き生じる。これらの標準基板（これらは既に液晶ディス
プレイにおいて使用されているので高価ではない）中の
「自然の」微細なスクラッチは１００％の歩留りでの極
めて細い帯片（約２０μｍの幅）の形成を阻止する。そ
れゆえ透明かつ導電性層を良好な品質の基板に蒸着する
かまたは遮断された列を補償するために冗長性を導入す
る必要がある。
法の有効性およびその簡単の利点を示したけれども、結
果として生じるスクリーンは幾らかの場合において列の
破壊を生じる幾つかの欠点を特徴とする。これらの破壊
は初期の基板にインジウム−スズ酸化物の非常に薄い層
で被覆された「バルザース」型のガラスが使用されると
き生じる。これらの標準基板（これらは既に液晶ディス
プレイにおいて使用されているので高価ではない）中の
「自然の」微細なスクラッチは１００％の歩留りでの極
めて細い帯片（約２０μｍの幅）の形成を阻止する。そ
れゆえ透明かつ導電性層を良好な品質の基板に蒸着する
かまたは遮断された列を補償するために冗長性を導入す
る必要がある。
本発明の目的はドーピングされた追加のシリコン層を使
用ししかも第２のフォトエッチングが僅かに変更される
この方法の変形である。
用ししかも第２のフォトエッチングが僅かに変更される
この方法の変形である。
本発明に係わる能動マトリクスディスプレイスクリーン
の製造方法は、コンデンサ板を支持する下方壁および第
２のコンデンサ板を形成する対向電極で被覆された上方
壁が作られる能動マトリクスディスプレイスクリーンの
製造方法において、前記下方壁を作るために、高ｎドー
ブのアモルファスシリコン層が、第１の透明導電性材料
層で被覆された絶縁基板上に蒸着され、これら２つの層
が行および列に配置されたバッドのモザイクを構成すべ
くフォトエッチングされ、これらのバッドが結果として
生じるコンデンサの板の一方を形成し、各バッドが突起
に接合され、この第１のフォトエッチングはまたｎが高
ドービングされたアモルファスシリコン層によって被覆
された前記第１の導電性材料からなる列を残し、これら
の列が前記バッドの列間に配置され、全てに亘って水素
化したアモルファスシリコン層を蒸着し、絶縁層を蒸着
し、第２の導電性材料層を蒸着し、第２の導電材料層の
行を残して各パッドを露光するように積層をフォトエッ
チングし、この第２のフォトエッチングが連続する行間
のギャップの列上の一部に積層のセグメントを残し、こ
の第２のフォトエッチングがこれらギャップの各至端で
のみ列の透明導電材料を露光して行との絶縁を得、これ
により列の電気的冗長性を確保するようにしたものであ
る。
の製造方法は、コンデンサ板を支持する下方壁および第
２のコンデンサ板を形成する対向電極で被覆された上方
壁が作られる能動マトリクスディスプレイスクリーンの
製造方法において、前記下方壁を作るために、高ｎドー
ブのアモルファスシリコン層が、第１の透明導電性材料
層で被覆された絶縁基板上に蒸着され、これら２つの層
が行および列に配置されたバッドのモザイクを構成すべ
くフォトエッチングされ、これらのバッドが結果として
生じるコンデンサの板の一方を形成し、各バッドが突起
に接合され、この第１のフォトエッチングはまたｎが高
ドービングされたアモルファスシリコン層によって被覆
された前記第１の導電性材料からなる列を残し、これら
の列が前記バッドの列間に配置され、全てに亘って水素
化したアモルファスシリコン層を蒸着し、絶縁層を蒸着
し、第２の導電性材料層を蒸着し、第２の導電材料層の
行を残して各パッドを露光するように積層をフォトエッ
チングし、この第２のフォトエッチングが連続する行間
のギャップの列上の一部に積層のセグメントを残し、こ
の第２のフォトエッチングがこれらギャップの各至端で
のみ列の透明導電材料を露光して行との絶縁を得、これ
により列の電気的冗長性を確保するようにしたものであ
る。
本発明に係わる上記手段によれば、列の冗長性はエッチ
ング後ｎドーピングシリコン層および次の層によって形
成された積層体を列の一部にわたって残すように第２段
階のマスクを僅かに変更することによって得られる。列
が破壊されるならば、その場合積層体はその２つの部分
間の導電性ブリッジとして作用する。２つの導体が並列
に設けられるのでアドレッシング列の設計において電気
的冗長性が生じ、これにより第１の導体の導電性欠陥が
第２の導体により補償される。
ング後ｎドーピングシリコン層および次の層によって形
成された積層体を列の一部にわたって残すように第２段
階のマスクを僅かに変更することによって得られる。列
が破壊されるならば、その場合積層体はその２つの部分
間の導電性ブリッジとして作用する。２つの導体が並列
に設けられるのでアドレッシング列の設計において電気
的冗長性が生じ、これにより第１の導体の導電性欠陥が
第２の導体により補償される。
この解決は他の利点、すなわち残存する積層体が透明な
列の光学的マスキングを結果として生じるという利点を
有する。列がマスクされないならば表示点と同一の方法
で目視することができる。その出現は画像中のビデオ電
圧の平均値に依存する。この作用は、目が白線に対し
て、非常に細かいとしても、非常に感じ易いので、黒表
示モード上の白においてかなり有害である。反対モード
である白表示上の黒において、その作用は白背景上の２
０μｍ幅の黒線は目視不能であるので極めて僅かに目視
できる。それゆえ、透明な列の光学的マスキングは、と
くに第１のモードにおいて必要であり、そして本発明に
よって好ましく実現される。
列の光学的マスキングを結果として生じるという利点を
有する。列がマスクされないならば表示点と同一の方法
で目視することができる。その出現は画像中のビデオ電
圧の平均値に依存する。この作用は、目が白線に対し
て、非常に細かいとしても、非常に感じ易いので、黒表
示モード上の白においてかなり有害である。反対モード
である白表示上の黒において、その作用は白背景上の２
０μｍ幅の黒線は目視不能であるので極めて僅かに目視
できる。それゆえ、透明な列の光学的マスキングは、と
くに第１のモードにおいて必要であり、そして本発明に
よって好ましく実現される。
本発明の特徴は限定されない説明例として付与された以
下の一実施例の説明からより明瞭となる。
下の一実施例の説明からより明瞭となる。
本発明による方法を構成する種々の作業が得られるスク
リーンの種々の中間状態を示す図１に示される。これら
の作業は以下の通りである。すなわち、 透明な導電性材料、例えばスズおよびインジウム酸化物
の層１０２で前もって被覆された商標バルザースにより
市販されるようにガラス基板上にｎが高ドーピングされ
たアモルファスシリコン層１２０を蒸着し、 これら２つの層を行および列に配置されたバッド１０６
のモザイクを作るためにフォトエッチングし、これらの
バッドは結果として生じるコンデンサの板の一方を形成
し、この第１のフォトエッチングはまたｎが高ドーピン
グされたアモルファスシリコン層１２０によって被覆さ
れた第１の導電性材料１０２の列１０４を残し、これら
の列はバッドの列間に横たわり（図１（ｂ））、 水素化したアモルファスシリコン層１１０をすべてにわ
たって蒸着し、 例えばシリカの絶縁層１１２を蒸着し、 第２の導電性材料、例えばアルミニウムからなる層１１
４を蒸着（図１（ｃ））し、 各バッドを露光しかつ第２の導電性材料１１４の行１１
６を残すように層１２０，１１０，１１２および１１４
をフォトエッチングし、積層体のセグレントＳが列の上
方に残り、ギャップの橋絡部が２つの連続する行を分離
し、この第２のフォトエッチングがこれらのギャップの
各端部においてのみ列の透明の導電性材料１０２を露光
（図１（ｄ））し、 この組合せを皮膜保護するようにＳｉＯ２層を蒸着す
る。
リーンの種々の中間状態を示す図１に示される。これら
の作業は以下の通りである。すなわち、 透明な導電性材料、例えばスズおよびインジウム酸化物
の層１０２で前もって被覆された商標バルザースにより
市販されるようにガラス基板上にｎが高ドーピングされ
たアモルファスシリコン層１２０を蒸着し、 これら２つの層を行および列に配置されたバッド１０６
のモザイクを作るためにフォトエッチングし、これらの
バッドは結果として生じるコンデンサの板の一方を形成
し、この第１のフォトエッチングはまたｎが高ドーピン
グされたアモルファスシリコン層１２０によって被覆さ
れた第１の導電性材料１０２の列１０４を残し、これら
の列はバッドの列間に横たわり（図１（ｂ））、 水素化したアモルファスシリコン層１１０をすべてにわ
たって蒸着し、 例えばシリカの絶縁層１１２を蒸着し、 第２の導電性材料、例えばアルミニウムからなる層１１
４を蒸着（図１（ｃ））し、 各バッドを露光しかつ第２の導電性材料１１４の行１１
６を残すように層１２０，１１０，１１２および１１４
をフォトエッチングし、積層体のセグレントＳが列の上
方に残り、ギャップの橋絡部が２つの連続する行を分離
し、この第２のフォトエッチングがこれらのギャップの
各端部においてのみ列の透明の導電性材料１０２を露光
（図１（ｄ））し、 この組合せを皮膜保護するようにＳｉＯ２層を蒸着す
る。
第２のフォトエッチング後列上に残るセグメントＳの位
置および構造は図２および図３により良好に見られる。
置および構造は図２および図３により良好に見られる。
このセグメントの役割を図３および図４を参照して説明
する。図３は破壊１０３を特徴とする列１０２を示す。
セグメントＳによってかつ特に高ドーピングされたアモ
ルファスシリコン層１２０によって形成された導電性ブ
リッジは電気的連続性を再び確立する。破壊１０３が非
常に広いとしても、それにも拘らず、電気的連続性は層
１０２および導電性層１１４の２つの部分によって形成
される２つのコンデンサＣ１およびＣ２によって保証さ
れる（破壊を有するシリコンのセグメントの無視し得な
い抵抗Ｒにも拘らず）。等価電気回路図を図４に示す。
する。図３は破壊１０３を特徴とする列１０２を示す。
セグメントＳによってかつ特に高ドーピングされたアモ
ルファスシリコン層１２０によって形成された導電性ブ
リッジは電気的連続性を再び確立する。破壊１０３が非
常に広いとしても、それにも拘らず、電気的連続性は層
１０２および導電性層１１４の２つの部分によって形成
される２つのコンデンサＣ１およびＣ２によって保証さ
れる（破壊を有するシリコンのセグメントの無視し得な
い抵抗Ｒにも拘らず）。等価電気回路図を図４に示す。
以上説明した本発明による改良は、僅かに変更される第
２段階のマスクの設計のみであるので、如何なる追加の
作業も導入しないことが認められる。
２段階のマスクの設計のみであるので、如何なる追加の
作業も導入しないことが認められる。
また極めて広い破壊の場合においてドーピングされたシ
リコンブリッジの抵抗が高くなることが認められる。
リコンブリッジの抵抗が高くなることが認められる。
図面の簡単な説明 図１（ａ），（ｂ），（ｃ），（ｄ）は本発明による方
法の必須段階を示す断面図、 図２は結果として生じるスクリーンの部分詳細図、 図３は第２のエッチング後列上に残るセグメントを示す
断面図、 図４は本発明によって導かれた電気的冗長性の原理を示
す等価電気回路図である。
法の必須段階を示す断面図、 図２は結果として生じるスクリーンの部分詳細図、 図３は第２のエッチング後列上に残るセグメントを示す
断面図、 図４は本発明によって導かれた電気的冗長性の原理を示
す等価電気回路図である。
図中、１００は絶縁基板、１０２は第１の透明導電性材
料層、１０４は列、１０６はバッド、１０８は突起、１
１０は水素化したアモルファスシリコン層、１１２は絶
縁層、１１４は第２の導電性材料層、１１６は行、１２
０は高ｎドーブのアモルファスシリコン層、Ｓはセグメ
ントを示す。
料層、１０４は列、１０６はバッド、１０８は突起、１
１０は水素化したアモルファスシリコン層、１１２は絶
縁層、１１４は第２の導電性材料層、１１６は行、１２
０は高ｎドーブのアモルファスシリコン層、Ｓはセグメ
ントを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 モラン，フランソワ フランス、エフ−22300ラニオン、ル・カ ルポン・ロームラン（番地なし) (56)参考文献 特開 昭56−132386（ＪＰ，Ａ) 特表 昭59−501562（ＪＰ，Ａ)
Claims (1)
- 【請求項１】コンデンサ板を支持する下方壁および第２
のコンデンサ板を形成する対向電極で被覆された上方壁
が作られる能動マトリクスディスプレイスクリーンの製
造方法において、前記下方壁を作るために、 高ｎドープのアモルファスシリコン層（１２０）が、第
１の透明導電性材料層（１０２）で被覆された絶縁基板
（１００）上に蒸着され、 これら２つの層が行および列に配置されたバッド（１０
６）のモザイクを構成すべくフォトエッチングされ、こ
れらのバッド（１０６）が結果として生じるコンデンサ
の板の一方を形成し、各バッドが突起（１０８）に接合
され、この第１のフォトエッチングはまたｎが高ドービ
ングされたアモルファスシリコン層（１２０）によって
被覆された前記第１の導電性材料からなる列（１０４）
を残し、これらの列が前記バッドの列間に配置され、 全てに亘って水素化したアモルファスシリコン層（１１
０）を蒸着し、 絶縁層（１１２）を蒸着し、 第２の導電性材料層（１１４）を蒸着し、 第２の導電材料層（１１４）の行（１１６）を残して各
パッドを露光するように積層（１２０、１１０、１１
２、１１４）をフォトエッチングし、この第２のフォト
エッチングが連続する行間のギャップの列上の一部に積
層のセグメント（Ｓ）を残し、この第２のフォトエッチ
ングがこれらギャップの各至端でのみ列の透明導電材料
（１０２）を露光して行との絶縁を得、これにより列の
電気的冗長性を確保するようにしたことを特徴とする能
動マトリクスディスプレイスクリーンの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8415898 | 1984-10-17 | ||
| FR8415898A FR2571893B2 (fr) | 1982-09-14 | 1984-10-17 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| PCT/FR1985/000288 WO1986002489A1 (fr) | 1984-10-17 | 1985-10-11 | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62500745A JPS62500745A (ja) | 1987-03-26 |
| JPH0627980B2 true JPH0627980B2 (ja) | 1994-04-13 |
Family
ID=9308736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60504481A Expired - Fee Related JPH0627980B2 (ja) | 1984-10-17 | 1985-10-11 | 能動マトリクスデイスプレイスクリ−ンの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4689116A (ja) |
| EP (1) | EP0197991B1 (ja) |
| JP (1) | JPH0627980B2 (ja) |
| CA (1) | CA1261953A (ja) |
| DE (1) | DE3567770D1 (ja) |
| WO (1) | WO1986002489A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593632B1 (fr) * | 1986-01-27 | 1988-03-18 | Maurice Francois | Ecran d'affichage a matrice active et procedes de realisation de cet ecran |
| FR2593630B1 (fr) * | 1986-01-27 | 1988-03-18 | Maurice Francois | Ecran d'affichage a matrice active a resistance de drain et procedes de fabrication de cet ecran |
| FR2593631B1 (fr) * | 1986-01-27 | 1989-02-17 | Maurice Francois | Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran |
| JPH0766253B2 (ja) * | 1986-06-20 | 1995-07-19 | 松下電器産業株式会社 | マトリクス型画像表示装置 |
| JPS63263743A (ja) * | 1987-04-22 | 1988-10-31 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製法 |
| JPS6429821A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Thin film field effect type transistor element array and its production |
| JPH02157828A (ja) * | 1988-12-12 | 1990-06-18 | Hosiden Electron Co Ltd | 液晶表示素子 |
| FR2641645B1 (fr) * | 1988-12-27 | 1991-04-26 | Paris Chambre Commerce Ind | Procede de realisation d'un composant mim et application a la realisation d'un ecran plat ou d'une ram |
| US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
| US5589847A (en) * | 1991-09-23 | 1996-12-31 | Xerox Corporation | Switched capacitor analog circuits using polysilicon thin film technology |
| US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
| JPH09113931A (ja) * | 1995-10-16 | 1997-05-02 | Sharp Corp | 液晶表示装置 |
| JPH09318975A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法 |
| KR100474002B1 (ko) | 1998-04-28 | 2005-07-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의불량패드수리방법및그구조 |
| JP3617458B2 (ja) * | 2000-02-18 | 2005-02-02 | セイコーエプソン株式会社 | 表示装置用基板、液晶装置及び電子機器 |
| US8169014B2 (en) * | 2006-01-09 | 2012-05-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitive structure for an integrated circuit |
| US20080205010A1 (en) * | 2007-02-26 | 2008-08-28 | 3M Innovative Properties Company | Active matrix backplanes allowing relaxed alignment tolerance |
| US7629206B2 (en) * | 2007-02-26 | 2009-12-08 | 3M Innovative Properties Company | Patterning self-aligned transistors using back surface illumination |
| CN106559525A (zh) * | 2015-09-30 | 2017-04-05 | 深圳市新创力触控技术有限公司 | 一种新型的3d智能保护片的制作工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132386A (en) * | 1980-03-19 | 1981-10-16 | Fujitsu Ltd | Display unit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154289A (en) * | 1978-05-26 | 1979-12-05 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor array |
| US4368523A (en) * | 1979-12-20 | 1983-01-11 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal display device having redundant pairs of address buses |
| US4331758A (en) * | 1980-11-03 | 1982-05-25 | Xerox Corporation | Process for the preparation of large area TFT arrays |
| FR2518810A1 (fr) * | 1981-12-23 | 1983-06-24 | Morin Francois | Procede de fabrication de transistors en couches minces en silicium sur substrat isolant |
| JPS58140781A (ja) * | 1982-02-17 | 1983-08-20 | 株式会社日立製作所 | 画像表示装置 |
| JPS58144888A (ja) * | 1982-02-23 | 1983-08-29 | セイコーインスツルメンツ株式会社 | 行列形液晶表示装置 |
| FR2533072B1 (fr) * | 1982-09-14 | 1986-07-18 | Coissard Pierre | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
-
1985
- 1985-10-11 WO PCT/FR1985/000288 patent/WO1986002489A1/fr active IP Right Grant
- 1985-10-11 JP JP60504481A patent/JPH0627980B2/ja not_active Expired - Fee Related
- 1985-10-11 DE DE8585904985T patent/DE3567770D1/de not_active Expired
- 1985-10-11 EP EP85904985A patent/EP0197991B1/fr not_active Expired
- 1985-10-11 US US06/882,905 patent/US4689116A/en not_active Expired - Lifetime
- 1985-10-16 CA CA000493091A patent/CA1261953A/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132386A (en) * | 1980-03-19 | 1981-10-16 | Fujitsu Ltd | Display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62500745A (ja) | 1987-03-26 |
| DE3567770D1 (en) | 1989-02-23 |
| US4689116A (en) | 1987-08-25 |
| CA1261953A (fr) | 1989-09-26 |
| WO1986002489A1 (fr) | 1986-04-24 |
| EP0197991A1 (fr) | 1986-10-22 |
| EP0197991B1 (fr) | 1989-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0627980B2 (ja) | 能動マトリクスデイスプレイスクリ−ンの製造方法 | |
| JP3126661B2 (ja) | 液晶表示装置 | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100382409B1 (ko) | 높은커패시턴스의화소를가진액정디스플레이 | |
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JP2002277893A (ja) | 液晶表示装置及びその製造方法 | |
| JPH081502B2 (ja) | 液晶表示装置 | |
| KR100348995B1 (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
| JP2940689B2 (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| CN1350326A (zh) | 薄膜晶体管平面显示器 | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| JPH09244055A (ja) | 液晶表示装置 | |
| JPH1090671A (ja) | 液晶表示装置 | |
| KR0169356B1 (ko) | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 | |
| JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
| JPH0580650B2 (ja) | ||
| JP3326832B2 (ja) | 液晶表示装置 | |
| JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| KR100646787B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010037330A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |