JPH06216321A - 電流漏洩の少ない静電的放電保護デバイス - Google Patents
電流漏洩の少ない静電的放電保護デバイスInfo
- Publication number
- JPH06216321A JPH06216321A JP4273713A JP27371392A JPH06216321A JP H06216321 A JPH06216321 A JP H06216321A JP 4273713 A JP4273713 A JP 4273713A JP 27371392 A JP27371392 A JP 27371392A JP H06216321 A JPH06216321 A JP H06216321A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integrated structure
- integrated
- pin
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims 2
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Logic Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 従来の集積回路の保護構造では、電圧スパイ
クによるピン等の損傷を十分回避できず、漏洩電流が許
容範囲を超えてしまうことがある。本発明は、特定のＥ
ＳＤ保護構造の固有の漏洩電流に対して固有のパラシチ
ックなトランジスタの増幅効果を実質的に零にする回路
配置を提供することを目的とする。 【構成】 ピンとグラウンド間に直列接続された互いに
対向する１対の放電素子例えばツェナーダイオード（Ｚ
１及びＺ２）と該放電素子間の相互接続ノードとサプラ
イ電圧ノードＶx 間に接続されたバイアス素子Ｄ１を含
む保護構造。
クによるピン等の損傷を十分回避できず、漏洩電流が許
容範囲を超えてしまうことがある。本発明は、特定のＥ
ＳＤ保護構造の固有の漏洩電流に対して固有のパラシチ
ックなトランジスタの増幅効果を実質的に零にする回路
配置を提供することを目的とする。 【構成】 ピンとグラウンド間に直列接続された互いに
対向する１対の放電素子例えばツェナーダイオード（Ｚ
１及びＺ２）と該放電素子間の相互接続ノードとサプラ
イ電圧ノードＶx 間に接続されたバイアス素子Ｄ１を含
む保護構造。
Description
【０００１】
【産業上の利用分野】本発明は、静電的放電に対する集
積回路の素子の保護構造に関する。
積回路の素子の保護構造に関する。
【０００２】
【従来技術及びその問題点】集積回路にはしばしば該集
積回路の外部ピンを損傷することのある静電的原因の電
気的放電に対する保護集積構造が装着される。静電的放
電（ＥＳＤ）保護デバイスの動作の基本的原理は、それ
ぞれのピンに接続されかつそれらの固有の特性のためあ
る振幅より大きい電圧スパイクにしばしば耐えられない
集積構造のブレークダウンを防止するために、集積回路
のピン上で生ずることのある電圧スパイクを、特定の製
造プロセスにより決定される確立された最大許容電圧に
制限することから成る。静電的原因の電圧スパイクの振
幅は、例えばいわゆる「人体モデル」に従って数ミリジ
ュールのオーダーの最大エネルギーを伴って数ＫＶに容
易に達することがある。これらのスパイクの上昇時間が
典型的には数ナノ秒（ｎｓ）であるという事実から保護
構造の応答時間は極度に迅速でなければならない。ＥＳ
Ｄ保護を実行するために使用される集積構造は一般にツ
ェナーダイオード、ＳＣＲ及びベースとエミッタ間の抵
抗接続を有する横方向のＮＰＮ構造により構成されてい
る。図１に示されるようにこの後者のタイプの従来の集
積構造は、そのベース領域が抵抗経路を通してそのエミ
ッタ領域に接続されている横型のＮＰＮトランジスタの
コンフィギュレーションを有している。該構造は、第１
象限に負の傾斜を示す良好に限定されたゾーンを有する
電圧／電流特性を示すベース／コレクタ接合により構成
されるダイオードと考えることができる。図１の従来の
集積構造以外の等価の電気的スキームが簡略化の目的で
図２の左側及び中央に示され、あるいは図１の集積構造
は図２の右側に示すように星印を有する円中に記入され
たダイオードの符号によりシンボル的に示されることが
できる。従来の文献では一般的に、この従来技術の保護
構造は、ＥＳＤ保護デバイスとして使用するために構成
される場合にはＮＰＮ構造がベース及びエミッタ領域間
の抵抗接続を含むという理解の下で、単に「横型ＮＰ
Ｎ」として参照される。更に、当業者には容易に理解で
きるように、集積回路の幾つかのピン（例えば入力ピ
ン）はグラウンドに対して負の電圧（つまりグラウンド
の電圧未満で）で動作できなければならず及び／又はサ
プライ電圧より高い電圧で動作できなければならない。
ＥＳＤ保護デバイスはこれらのピンに対しても実行さ
れ、従来のこのようなデバイスが図３にシンボル的に示
されている。このような従来のデバイス中では、ＥＳＤ
保護デバイスは２個のツェナーダイオードＺ１及びＺ２
を利用することにより、あるいは直列に接続されベース
とエミッタ間に抵抗を保護されるべき（入力）ピンと接
地された集積回路の基板との間で互いに対向する２個の
横型ＮＰＮを利用することにより実行される。このタイ
プの従来技術の集積保護構造は、集積回路中で該構造を
使用不能にする本来のパラシチックなトランジスタのト
リガリングに関連する幾つかの欠点を有し、例えば演算
増幅器の場合にＥＳＤ保護構造の非常に少量の電流吸収
のみが確保されなければならない。図４及び５は、典型
的な接合分離構造を有しかつｐ−タイプの半導性基板と
ｎ−タイプのエピタキシャル層を含んで成る集積回路中
に実現された従来の集積保護構造を概略的に示し、ここ
では種々のデバイスがｐ+ 分離拡散部により横方向に限
定されたｎ−タイプのエピタキシャル層の領域中に形成
される。図４及び図５の両者中には、集積保護構造Ｚ２
に固有のＰＮＰパラシチックトランジスタ（ＰＮＰ
paras.）が示されている。この場合、パラシチックトラ
ンジスタのベース電流はＺ２ダイオードの固有の漏洩電
流及び保護されるピンを通してＥＳＤ保護構造により引
かれる全電流に加えて２個のツェナーダイオードＺ１及
びＺ２を実現する拡散部の漏洩電流（Ｉleak）により構
成されている。この全電流は次の関係により与えられ、
ここでＧは集積ＥＳＤ保護構造に固有のパラシチックト
ランジスタの電流ゲインである。 Ｉtot ＝ＩLEAKTOT ×Ｇ その結果電流は集積回路の対応ピンを通して引かれ（又
は注入され）、該電流はパラシチックなトランジスタに
より増幅された固有の漏洩電流を示し、従って多くの用
途で許容できないレベルに達することがある。パラシチ
ックＰＮＰトランジスタも横型ＮＰＮの集積構造中にも
存在し、かつ図１にシンボル的に示した通り放電素子と
してのツェナー構造の代わりに使用できるベース及びエ
ミッタ間の抵抗接続を有している。
積回路の外部ピンを損傷することのある静電的原因の電
気的放電に対する保護集積構造が装着される。静電的放
電（ＥＳＤ）保護デバイスの動作の基本的原理は、それ
ぞれのピンに接続されかつそれらの固有の特性のためあ
る振幅より大きい電圧スパイクにしばしば耐えられない
集積構造のブレークダウンを防止するために、集積回路
のピン上で生ずることのある電圧スパイクを、特定の製
造プロセスにより決定される確立された最大許容電圧に
制限することから成る。静電的原因の電圧スパイクの振
幅は、例えばいわゆる「人体モデル」に従って数ミリジ
ュールのオーダーの最大エネルギーを伴って数ＫＶに容
易に達することがある。これらのスパイクの上昇時間が
典型的には数ナノ秒（ｎｓ）であるという事実から保護
構造の応答時間は極度に迅速でなければならない。ＥＳ
Ｄ保護を実行するために使用される集積構造は一般にツ
ェナーダイオード、ＳＣＲ及びベースとエミッタ間の抵
抗接続を有する横方向のＮＰＮ構造により構成されてい
る。図１に示されるようにこの後者のタイプの従来の集
積構造は、そのベース領域が抵抗経路を通してそのエミ
ッタ領域に接続されている横型のＮＰＮトランジスタの
コンフィギュレーションを有している。該構造は、第１
象限に負の傾斜を示す良好に限定されたゾーンを有する
電圧／電流特性を示すベース／コレクタ接合により構成
されるダイオードと考えることができる。図１の従来の
集積構造以外の等価の電気的スキームが簡略化の目的で
図２の左側及び中央に示され、あるいは図１の集積構造
は図２の右側に示すように星印を有する円中に記入され
たダイオードの符号によりシンボル的に示されることが
できる。従来の文献では一般的に、この従来技術の保護
構造は、ＥＳＤ保護デバイスとして使用するために構成
される場合にはＮＰＮ構造がベース及びエミッタ領域間
の抵抗接続を含むという理解の下で、単に「横型ＮＰ
Ｎ」として参照される。更に、当業者には容易に理解で
きるように、集積回路の幾つかのピン（例えば入力ピ
ン）はグラウンドに対して負の電圧（つまりグラウンド
の電圧未満で）で動作できなければならず及び／又はサ
プライ電圧より高い電圧で動作できなければならない。
ＥＳＤ保護デバイスはこれらのピンに対しても実行さ
れ、従来のこのようなデバイスが図３にシンボル的に示
されている。このような従来のデバイス中では、ＥＳＤ
保護デバイスは２個のツェナーダイオードＺ１及びＺ２
を利用することにより、あるいは直列に接続されベース
とエミッタ間に抵抗を保護されるべき（入力）ピンと接
地された集積回路の基板との間で互いに対向する２個の
横型ＮＰＮを利用することにより実行される。このタイ
プの従来技術の集積保護構造は、集積回路中で該構造を
使用不能にする本来のパラシチックなトランジスタのト
リガリングに関連する幾つかの欠点を有し、例えば演算
増幅器の場合にＥＳＤ保護構造の非常に少量の電流吸収
のみが確保されなければならない。図４及び５は、典型
的な接合分離構造を有しかつｐ−タイプの半導性基板と
ｎ−タイプのエピタキシャル層を含んで成る集積回路中
に実現された従来の集積保護構造を概略的に示し、ここ
では種々のデバイスがｐ+ 分離拡散部により横方向に限
定されたｎ−タイプのエピタキシャル層の領域中に形成
される。図４及び図５の両者中には、集積保護構造Ｚ２
に固有のＰＮＰパラシチックトランジスタ（ＰＮＰ
paras.）が示されている。この場合、パラシチックトラ
ンジスタのベース電流はＺ２ダイオードの固有の漏洩電
流及び保護されるピンを通してＥＳＤ保護構造により引
かれる全電流に加えて２個のツェナーダイオードＺ１及
びＺ２を実現する拡散部の漏洩電流（Ｉleak）により構
成されている。この全電流は次の関係により与えられ、
ここでＧは集積ＥＳＤ保護構造に固有のパラシチックト
ランジスタの電流ゲインである。 Ｉtot ＝ＩLEAKTOT ×Ｇ その結果電流は集積回路の対応ピンを通して引かれ（又
は注入され）、該電流はパラシチックなトランジスタに
より増幅された固有の漏洩電流を示し、従って多くの用
途で許容できないレベルに達することがある。パラシチ
ックＰＮＰトランジスタも横型ＮＰＮの集積構造中にも
存在し、かつ図１にシンボル的に示した通り放電素子と
してのツェナー構造の代わりに使用できるベース及びエ
ミッタ間の抵抗接続を有している。
【発明の概要】従って本発明の一般的な目的は、容易に
実現できかつ特定のＥＳＤ保護構造の固有の漏洩電流に
対して固有のパラシチックなトランジスタの増幅効果を
実質的に零にする回路配置を提供することである。本発
明の他の目的は、小さい電流漏洩が確保されなければな
らないときに集積回路の特定のタイプのピンとともに使
用できる保護構造を提供することである。本発明のこれ
らの目的及び他の利点は、ＥＳＤ保護構造の２個の放電
素子（互いに対向しあるいはベース及びエミッタ間の抵
抗接続を有し固有のパラシチックトランジスタのベース
領域と一致する２個の横型ＮＰＮ構造間の２個のツェナ
ーダイオードのような）間の接続ノードと、次の条件を
満足する値を有する電圧Ｖx に維持された回路ノード間
に接続されたバイアス素子を使用することにより達成さ
れる。 Ｖx Ｖfd＞Ｖin（＋）max （１） ここでＶfdは前記バイアス素子を通る電圧降下であり、
Ｖin（＋）max は回路の通常の動作の間に保護されるべ
きピンが達する最大設計電圧（グラウンドに対して正）
であり、パラシチックトランジスタのベース−エミッタ
接合を逆方向にバイアスし、これにより集積された反Ｅ
ＳＤ保護構造の全漏洩電流に対する増幅効果を零にす
る。前記バイアス素子は順方向にバイアスされたダイオ
ード、又はベースとエミッタ間に抵抗接続を有するツェ
ナー接合又は横型ＮＰＮ構造のような機能的に等価な構
造により構成されることができる。上述の通り図１及び
図２の３個の構造は、ベース及びエミッタ間に抵抗接続
を有する横型ＮＰＮトランジスタから成る従来のＥＳＤ
保護を実行するための集積放電構造を示している。図
３、４及び５は集積回路のピンのための従来のＥＳＤ保
護構造を概略的に示している。図６は、本発明の改良さ
れた集積ＥＳＤ保護構造の一態様を示す。図７は、特に
集積回路の２本の入力ピンに適用できる本発明の保護デ
バイスを装着した例えば演算増幅器のような集積回路の
部分図である。図８は、本発明の一態様である反ＥＳＤ
保護デバイスをツェナーダイオードの代わりにベースと
エミッタ間に抵抗接続を有する横型ＮＰＮトランジスタ
を使用することにより実現した図７に示された集積回路
と類似する集積回路の部分図である。
実現できかつ特定のＥＳＤ保護構造の固有の漏洩電流に
対して固有のパラシチックなトランジスタの増幅効果を
実質的に零にする回路配置を提供することである。本発
明の他の目的は、小さい電流漏洩が確保されなければな
らないときに集積回路の特定のタイプのピンとともに使
用できる保護構造を提供することである。本発明のこれ
らの目的及び他の利点は、ＥＳＤ保護構造の２個の放電
素子（互いに対向しあるいはベース及びエミッタ間の抵
抗接続を有し固有のパラシチックトランジスタのベース
領域と一致する２個の横型ＮＰＮ構造間の２個のツェナ
ーダイオードのような）間の接続ノードと、次の条件を
満足する値を有する電圧Ｖx に維持された回路ノード間
に接続されたバイアス素子を使用することにより達成さ
れる。 Ｖx Ｖfd＞Ｖin（＋）max （１） ここでＶfdは前記バイアス素子を通る電圧降下であり、
Ｖin（＋）max は回路の通常の動作の間に保護されるべ
きピンが達する最大設計電圧（グラウンドに対して正）
であり、パラシチックトランジスタのベース−エミッタ
接合を逆方向にバイアスし、これにより集積された反Ｅ
ＳＤ保護構造の全漏洩電流に対する増幅効果を零にす
る。前記バイアス素子は順方向にバイアスされたダイオ
ード、又はベースとエミッタ間に抵抗接続を有するツェ
ナー接合又は横型ＮＰＮ構造のような機能的に等価な構
造により構成されることができる。上述の通り図１及び
図２の３個の構造は、ベース及びエミッタ間に抵抗接続
を有する横型ＮＰＮトランジスタから成る従来のＥＳＤ
保護を実行するための集積放電構造を示している。図
３、４及び５は集積回路のピンのための従来のＥＳＤ保
護構造を概略的に示している。図６は、本発明の改良さ
れた集積ＥＳＤ保護構造の一態様を示す。図７は、特に
集積回路の２本の入力ピンに適用できる本発明の保護デ
バイスを装着した例えば演算増幅器のような集積回路の
部分図である。図８は、本発明の一態様である反ＥＳＤ
保護デバイスをツェナーダイオードの代わりにベースと
エミッタ間に抵抗接続を有する横型ＮＰＮトランジスタ
を使用することにより実現した図７に示された集積回路
と類似する集積回路の部分図である。
【詳細な説明】図６に示された回路には、本発明の一態
様である反ダイオード保護集積デバイスが示され、該デ
バイスはＶx ポテンシャルのノードに機能的に接続され
かつ集積保護構造のパラシチックなＰＮＰトランジスタ
（ＰＮＰparas.、仮想線によりシンボル的に描かれてい
る）のベース−エミッタ接合を逆方向にバイアスできる
順方向にバイアスされたダイオードＤ１を含んで成って
いる。該構造はダイオードＤ１と関連して使用されて固
有のパラシチックＰＮＰトランジスタによる漏洩電流へ
の増幅効果を零にする２個のツェナーダイオードＺ１及
びＺ２を含んでいる。このような零にする効果はバイア
スダイオードＤ１を上述の条件（１）を満足するレベル
を有する電圧Ｖx に接続することにより達成される。基
本的な回路の入力ピンに関連する図６に描かれた特定の
態様では、入力ピンに印加される電圧Ｖinがグラウンド
に対して最大の負の設計値に降下したときに、集積回路
の通常の動作条件下ではツェナーダイオードＺ２はブレ
ークダウンすることが回避されなければならないため、
Ｖx 電圧は次の条件も満足する値を都合良く有すること
ができる。 Ｖbzl ＞｜Ｖin（−）｜＋（Ｖx Ｖfd） ここでＶbzl はツェナーダイオードＺ１を通る電圧降下
である。これらは、ツェナーダイオードの代わりにベー
スとエミッタ間に抵抗接続を有する横型ＮＰＮトランジ
スタを使用した場合にも有効である。本発明の一態様で
あるＥＳＤ保護構造により保護されるピンを通して最終
的に吸収／注入される電流は固有のパラシチックトラン
ジスタのトリガリングのため増幅効果を受けることなく
純粋に固有の漏洩電流のまま残る。集積演算増幅器のピ
ンに適用されることのある反ＥＳＤ保護構造が図７に概
略的に示されている。図示の適用では本発明の改良構造
により保護されるピンは２個の入力ピンＩｎ（−）及び
Ｉｎ（＋）である。図７の例では、バイアス素子は図６
に示された回路のダイオードＤ１と同じ機能を果たすツ
ェナーダイオードＺ８である。図７の態様でバイアスダ
イオードＺ８が接続する電圧ノードＶDDは図６のノード
Ｖx と一致する。この配置は、２個の入力ピン用に意図
する最大設計電圧がＶDD−Ｖfdより低いときはいつでも
可能である。当業者には明らかであるように、ＥＳＤ保
護構造の特定のコンフィギュレーションは広く適用され
る標準仕様により意図されているように、異なったピン
間の放電からだけでなく正及び負の放電から全てのピン
を保護する。勿論図７の保護構造のツェナーダイオード
は、図８にシンボル的に示すようにベースとエミッタ間
の抵抗接続を有する横型ＮＰＮ構造により置換できる。
サプライピン（ＶDD）のみがツェナーダイオードＺ１に
より保護されたままとなる。この態様では、図６のダイ
オードＤ１により果たされるバイアス機能が横型ＮＰＮ
（Ｓ５）により果たされる。これまでの説明は単なる例
示であり限定することを意図しない。保護の範囲は特許
請求の範囲により定義される。
様である反ダイオード保護集積デバイスが示され、該デ
バイスはＶx ポテンシャルのノードに機能的に接続され
かつ集積保護構造のパラシチックなＰＮＰトランジスタ
（ＰＮＰparas.、仮想線によりシンボル的に描かれてい
る）のベース−エミッタ接合を逆方向にバイアスできる
順方向にバイアスされたダイオードＤ１を含んで成って
いる。該構造はダイオードＤ１と関連して使用されて固
有のパラシチックＰＮＰトランジスタによる漏洩電流へ
の増幅効果を零にする２個のツェナーダイオードＺ１及
びＺ２を含んでいる。このような零にする効果はバイア
スダイオードＤ１を上述の条件（１）を満足するレベル
を有する電圧Ｖx に接続することにより達成される。基
本的な回路の入力ピンに関連する図６に描かれた特定の
態様では、入力ピンに印加される電圧Ｖinがグラウンド
に対して最大の負の設計値に降下したときに、集積回路
の通常の動作条件下ではツェナーダイオードＺ２はブレ
ークダウンすることが回避されなければならないため、
Ｖx 電圧は次の条件も満足する値を都合良く有すること
ができる。 Ｖbzl ＞｜Ｖin（−）｜＋（Ｖx Ｖfd） ここでＶbzl はツェナーダイオードＺ１を通る電圧降下
である。これらは、ツェナーダイオードの代わりにベー
スとエミッタ間に抵抗接続を有する横型ＮＰＮトランジ
スタを使用した場合にも有効である。本発明の一態様で
あるＥＳＤ保護構造により保護されるピンを通して最終
的に吸収／注入される電流は固有のパラシチックトラン
ジスタのトリガリングのため増幅効果を受けることなく
純粋に固有の漏洩電流のまま残る。集積演算増幅器のピ
ンに適用されることのある反ＥＳＤ保護構造が図７に概
略的に示されている。図示の適用では本発明の改良構造
により保護されるピンは２個の入力ピンＩｎ（−）及び
Ｉｎ（＋）である。図７の例では、バイアス素子は図６
に示された回路のダイオードＤ１と同じ機能を果たすツ
ェナーダイオードＺ８である。図７の態様でバイアスダ
イオードＺ８が接続する電圧ノードＶDDは図６のノード
Ｖx と一致する。この配置は、２個の入力ピン用に意図
する最大設計電圧がＶDD−Ｖfdより低いときはいつでも
可能である。当業者には明らかであるように、ＥＳＤ保
護構造の特定のコンフィギュレーションは広く適用され
る標準仕様により意図されているように、異なったピン
間の放電からだけでなく正及び負の放電から全てのピン
を保護する。勿論図７の保護構造のツェナーダイオード
は、図８にシンボル的に示すようにベースとエミッタ間
の抵抗接続を有する横型ＮＰＮ構造により置換できる。
サプライピン（ＶDD）のみがツェナーダイオードＺ１に
より保護されたままとなる。この態様では、図６のダイ
オードＤ１により果たされるバイアス機能が横型ＮＰＮ
（Ｓ５）により果たされる。これまでの説明は単なる例
示であり限定することを意図しない。保護の範囲は特許
請求の範囲により定義される。
【図１】従来のＥＳＤ保護を実行するための集積保護構
造の第１の例を示す回路図。
造の第１の例を示す回路図。
【図２】従来のＥＳＤ保護を実行するための他の３種類
の集積保護構造を例示する回路図。
の集積保護構造を例示する回路図。
【図３】集積回路のピンの保護用の従来のＥＳＤ保護構
造を例示する回路図。
造を例示する回路図。
【図４】集積回路のピンの保護用の従来のＥＳＤ保護構
造の他の例を示す概略図。
造の他の例を示す概略図。
【図５】集積回路のピンの保護用の従来のＥＳＤ保護構
造の更に他の例を示す回路図。
造の更に他の例を示す回路図。
【図６】本発明の改良された集積ＥＳＤ保護構造の一態
様を示す回路図。
様を示す回路図。
【図７】集積回路の２本の入力ピンに適用できる本発明
の保護デバイスを装着した例えば演算増幅器のような集
積回路の部分図。
の保護デバイスを装着した例えば演算増幅器のような集
積回路の部分図。
【図８】本発明の一態様である反ＥＳＤ保護デバイスを
ツェナーダイオードの代わりにベースとエミッタ間に抵
抗接続を有する横型ＮＰＮトランジスタを使用すること
により実現した図７に示された集積回路と類似する集積
回路の部分図。
ツェナーダイオードの代わりにベースとエミッタ間に抵
抗接続を有する横型ＮＰＮトランジスタを使用すること
により実現した図７に示された集積回路と類似する集積
回路の部分図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/08 Ａ 9184−5Ｊ 19/003 Ｅ 8941−5Ｊ (72)発明者 マルコ・モレッリ イタリア国 リヴォルノ 57100 ヴィ ア・ティ・グエラッツィ 71 (72)発明者 アトス・カンクリーニ イタリア国 コモ 22100 サリタ・デ イ・カップチーニ ５／ビ
Claims (8)
- 【請求項１】 ピンとグラウンド間に直列接続された互
いに対向する１対の放電素子、及び放電素子間の相互接
続ノードとサプライ電圧ノード間に接続されたバイアス
素子を含んで成り、 サプライ電圧が通常の動作条件下でピンにより到達する
最大設計電圧より大きく前記バイアス素子を通る電圧降
下により増加することを特徴とする静電的放電により損
傷されることのある集積回路のピンに接続された集積素
子を保護するための集積構造。 - 【請求項２】 各放電素子がツェナーダイオードを含む
請求項１に記載の集積構造。 - 【請求項３】 各放電素子が、そのベース領域及びエミ
ッタ領域間に抵抗接続を有する横型ＮＰＮ構造を含む請
求項１に記載の集積構造。 - 【請求項４】 前記バイアス素子がダイオードを含む請
求項１に記載の集積構造。 - 【請求項５】 前記バイアス素子がツェナーダイオード
を含む請求項１に記載の集積構造。 - 【請求項６】 前記バイアス素子がそのベース領域及び
エミッタ領域間に抵抗接続を有する横型ＮＰＮ構造を含
む請求項１に記載の集積構造。 - 【請求項７】 サプライ電圧（Ｖx ）が、 Ｖbzl ＞｜Ｖin（−）｜＋（Ｖx −Ｖfd） を満足し、ここでＶdzl が、前記保護構造の前記放電素
子対の前記ピンに接続された第１の放電素子を構成しか
つそのベース領域及びエミッタ領域間に抵抗接続を有す
る第１のツェナーダイオード又は横型ＮＰＮ構造を通る
電圧降下であり、Ｖin（−）は通常の動作条件下でピン
の電圧が到達することがあるグラウンドに対する最大の
負の設計電圧でありかつＶfdは前記バイアス素子を通る
電圧降下である請求項１に記載の集積構造。 - 【請求項８】 サプライ電圧（Ｖx ）が、 Ｖx −Ｖfd＞Ｖin（＋）max を満足し、ここでＶfdは前記バイアス素子を通る電圧降
下であり、かつＶin（＋）max がピンの電圧が通常の動
作条件で到達することのあるグラウンドに対する最大の
正の設計電圧である請求項１に記載の集積構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITVA910030A IT1253683B (it) | 1991-09-12 | 1991-09-12 | Dispositivo a bassa corrente di perdita per la protezione di un circuito integrato da scariche elettrostatiche. |
| IT91/A/0030 | 1991-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216321A true JPH06216321A (ja) | 1994-08-05 |
Family
ID=11423150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4273713A Pending JPH06216321A (ja) | 1991-09-12 | 1992-09-17 | 電流漏洩の少ない静電的放電保護デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5510947A (ja) |
| EP (1) | EP0533640B1 (ja) |
| JP (1) | JPH06216321A (ja) |
| DE (1) | DE69219975T2 (ja) |
| IT (1) | IT1253683B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075956B2 (en) | 2003-01-31 | 2006-07-11 | Kabushiki Kaisha Toshiba | Optical semiconductor device |
| CN1333465C (zh) * | 2003-04-30 | 2007-08-22 | 罗姆股份有限公司 | 半导体器件 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111734A (en) * | 1996-03-07 | 2000-08-29 | Dallas Semiconductor Corporation | Electrostatic discharge protection circuits and application |
| US6060752A (en) * | 1997-12-31 | 2000-05-09 | Siliconix, Incorporated | Electrostatic discharge protection circuit |
| EP0944151B1 (fr) * | 1998-03-18 | 2003-12-03 | EM Microelectronic-Marin SA | Structure de protection d'un circuit contre des décharges électrostatiques |
| US6549114B2 (en) | 1998-08-20 | 2003-04-15 | Littelfuse, Inc. | Protection of electrical devices with voltage variable materials |
| DE19917155C1 (de) * | 1999-04-16 | 2000-06-21 | Bosch Gmbh Robert | Schutzvorrichtung gegen elektrostatische Entladungen |
| GB2357633A (en) * | 1999-12-21 | 2001-06-27 | Nokia Mobile Phones Ltd | Electrostatic discharge protection for integrated circuits |
| US6772025B1 (en) * | 2000-09-28 | 2004-08-03 | Intel Corporation | Device “ID” encoding with use of protection devices |
| US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
| CN1541437A (zh) * | 2001-07-10 | 2004-10-27 | 力特保险丝有限公司 | 网络设备用静电放电装置 |
| US7183891B2 (en) * | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
| JP4902944B2 (ja) * | 2002-04-08 | 2012-03-21 | リッテルフューズ，インコーポレイティド | 直接塗布するための電圧可変物質、及び電圧可変物質を使用するデバイス |
| US7132922B2 (en) * | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
| US7075763B2 (en) * | 2002-10-31 | 2006-07-11 | Micron Technology, Inc. | Methods, circuits, and applications using a resistor and a Schottky diode |
| US7491584B2 (en) * | 2005-07-22 | 2009-02-17 | Mediatek Inc. | ESD protection device in high voltage and manufacturing method for the same |
| US8199447B2 (en) * | 2010-01-04 | 2012-06-12 | Semiconductor Components Industries, Llc | Monolithic multi-channel ESD protection device |
| EP2579689B1 (en) * | 2010-05-26 | 2019-01-02 | Panasonic Intellectual Property Management Co., Ltd. | Led turn-on circuit, lamp, and illumination apparatus |
| CN104201174A (zh) * | 2011-05-17 | 2014-12-10 | 旺宏电子股份有限公司 | 一种半导体电路 |
| US8576526B2 (en) | 2012-02-16 | 2013-11-05 | International Business Machines Corporation | Reduced current leakage in RC ESD clamps |
| US8643987B2 (en) | 2012-05-04 | 2014-02-04 | International Business Machines Corporation | Current leakage in RC ESD clamps |
| US9240751B2 (en) * | 2013-09-24 | 2016-01-19 | Regal Beloit America, Inc. | Phase current detection system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4158863A (en) * | 1978-03-07 | 1979-06-19 | American Optical Corporation | Input overload protection circuit |
| US4302792A (en) * | 1980-06-26 | 1981-11-24 | Rca Corporation | Transistor protection circuit |
| IT1217298B (it) * | 1985-05-30 | 1990-03-22 | Sgs Thomson Microelectronics | Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari |
| IT1186338B (it) * | 1985-10-29 | 1987-11-26 | Sgs Microelettronica Spa | Dispositivo elettronico a semiconduttore per la protezione di circuiti integrati da scariche elettrostatiche e procedimento per la sua fabbricazione |
| IT1186110B (it) * | 1985-11-27 | 1987-11-18 | Sgs Microelettronica Spa | Dispositivo di protezione contro l'effetto filotante di transitori parassiti in circuiti integrati monolitici |
| US4922371A (en) * | 1988-11-01 | 1990-05-01 | Teledyne Semiconductor | ESD protection circuit for MOS integrated circuits |
-
1991
- 1991-09-12 IT ITVA910030A patent/IT1253683B/it active IP Right Grant
-
1992
- 1992-09-17 DE DE69219975T patent/DE69219975T2/de not_active Expired - Fee Related
- 1992-09-17 JP JP4273713A patent/JPH06216321A/ja active Pending
- 1992-09-17 EP EP92830502A patent/EP0533640B1/en not_active Expired - Lifetime
-
1995
- 1995-01-03 US US08/367,747 patent/US5510947A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075956B2 (en) | 2003-01-31 | 2006-07-11 | Kabushiki Kaisha Toshiba | Optical semiconductor device |
| CN1333465C (zh) * | 2003-04-30 | 2007-08-22 | 罗姆股份有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69219975T2 (de) | 1997-10-16 |
| DE69219975D1 (de) | 1997-07-03 |
| ITVA910030A0 (it) | 1991-09-12 |
| EP0533640A1 (en) | 1993-03-24 |
| ITVA910030A1 (it) | 1993-03-12 |
| IT1253683B (it) | 1995-08-22 |
| EP0533640B1 (en) | 1997-05-28 |
| US5510947A (en) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06216321A (ja) | 電流漏洩の少ない静電的放電保護デバイス | |
| US6426855B2 (en) | ESD protection circuit for different power supplies | |
| US5212618A (en) | Electrostatic discharge clamp using vertical NPN transistor | |
| US6661060B2 (en) | Low capacitance ESD protection device | |
| JP3041364B2 (ja) | 保護回路 | |
| EP1500143B1 (en) | Low input capacitance electrostatic discharge protection circuit utilizing feedback | |
| US4939616A (en) | Circuit structure with enhanced electrostatic discharge protection | |
| KR100260960B1 (ko) | 상보형 금속 산화물 반도체 집적 회로용 정전방전보호 | |
| KR100751104B1 (ko) | 양방향 디바이스 및 다이오드와 보호 회로 장치 | |
| KR100678781B1 (ko) | 회로 보호 장치, 2단자 장치 및 보호된 회로 장치 | |
| US5751525A (en) | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages | |
| JPS6223467B2 (ja) | ||
| JPH05308124A (ja) | 静電的放電に対する保護構造 | |
| JPH02119262A (ja) | 半導体装置 | |
| US5889309A (en) | Electrostatic discharge protection circuit | |
| JPS6248901B2 (ja) | ||
| EP0772237B1 (en) | Semiconductor device including protection means | |
| JPH03139880A (ja) | 半導体装置 | |
| JPH0766958B2 (ja) | 静電保護回路 | |
| JP2815565B2 (ja) | ゲート結合ｓｃｒ構造を有するｅｓｄ保護回路 | |
| JPH07122715A (ja) | 半導体装置 | |
| JP2953026B2 (ja) | 半導体集積回路装置の静電保護装置 | |
| JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
| TW554512B (en) | Low-voltage triggering pseudo bipolar ESD protection device for positive/negative signal input pads | |
| US20060081938A1 (en) | Integrated circuit tolerant to the locking phenomenon |