[go: up one dir, main page]

JPH05275580A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05275580A
JPH05275580A JP4098842A JP9884292A JPH05275580A JP H05275580 A JPH05275580 A JP H05275580A JP 4098842 A JP4098842 A JP 4098842A JP 9884292 A JP9884292 A JP 9884292A JP H05275580 A JPH05275580 A JP H05275580A
Authority
JP
Japan
Prior art keywords
chip
organic substrate
substrate
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4098842A
Other languages
English (en)
Inventor
Yasuhisa Koike
保久 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4098842A priority Critical patent/JPH05275580A/ja
Publication of JPH05275580A publication Critical patent/JPH05275580A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 有機基板にハイパワー系のＩＣチップを搭載
する場合の耐熱性，放熱性の向上を実現する。 【構成】 有機基板５に薄型にするためのザグリ部５ａ
を設け、そこに半田バンプ３を有するＩＣチップ２をフ
リップチップ方式で搭載し、そのＩＣチップ２の裏面に
放熱板１を取付け、ＩＣチップ周辺を樹脂封止したもの
である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】従来、図３に示すようにリードレスチッ
プ（以下、ＩＣチップという）２を有機基板５に実装す
るにあたっては、図３に示すように、有機基板５のザグ
リ部５ａにＩＣチップ２をマウントし、配線パターン６
との電気的接続をボンディングワイヤ８を用いたワイヤ
ボンディング方式で行い、樹脂枠７に囲まれた部分をエ
ポキシ系樹脂４で封止していた。
【０００３】ＩＣチップ２をマウントするためのザグリ
部５ａは、全体の厚みをできるだけ薄くするためのもの
である。また外部との電気的接続は、有機基板５の表面
の配線パターンから側面の端面スルーホールを通り、裏
面の電極ランドに接続されている。
【０００４】
【発明が解決しようとする課題】この従来の有機基板へ
の実装構造では、ハイパワー系のＩＣチップを搭載した
場合、耐熱性に劣るという問題があった。
【０００５】有機基板自体がセラミック基板，金属基板
等に比較して放熱性が悪く、ＩＣチップの周囲をエポキ
シ系樹脂で封止することにより、さらに放熱性が悪くな
るという問題点があった。
【０００６】本発明の目的は、耐熱性及び放熱性を向上
させた半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、ＩＣチップと、基板
と、放熱板とを有する半導体装置であって、ＩＣチップ
は、バンプを用いて基板の配線パターンにフェースダウ
ンでボンディングされて実装され、周囲が樹脂で被覆さ
れたものであり、基板は、有機基板からなるものであ
り、放熱板は、ＩＣチップの裏面に取付けられたもので
ある。
【０００８】
【作用】放熱板による放熱作用を利用することにより、
フリップチップ方式で有機基板に実装する利点を活かし
てＩＣチップのハイパワー化に対処する。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
【００１０】（実施例１）図１は、本発明の実施例１を
示す断面図である。
【００１１】図１において、全体の厚さを薄くするため
に有機基板５のＩＣチップ２を搭載する部分にはザグリ
部５ａを有している。有機基板５には配線パターン６が
形成され、ＩＣチップ２は半田バンプ３を用いて有機基
板５の配線パターン６にフェースダウンでボンディング
されて実装され（フリップチップ方式）、外部との電気
的接続は側面の端面スルーホールを通り裏面のＡｕ電極
ランドにより半田接続される。
【００１２】ＩＣチップ２の裏面に放熱性を向上するた
めの金属性放熱板１を銀ペースト，半田ペースト、ある
いは樹脂ペーストで接着し、ＩＣチップ２０の周囲をエ
ポキシ系の封止樹脂４で封止してある。封止樹脂４は有
機基板５のザグリ部５ａに充填し、特に樹脂流れを防止
するための樹脂枠は不要な構造となっている。
【００１３】（実施例２）図２は、本発明の実施例２を
示す断面図である。
【００１４】構造的には実施例１とほとんど同じで、有
機基板５にザグリ部を有さず、有機基板の製造を容易に
している。また樹脂流れ防止のための樹脂枠７を有して
いる。
【００１５】
【発明の効果】以上説明したように本発明は、ＩＣチッ
プをフリップチップ方式により搭載し、ＩＣチップの裏
面に金属放熱板を取付けたため、ＩＣチップの発熱を金
属放熱板を介して外部に放熱できる。
【００１６】したがって、ハイパワー系のＩＣチップの
搭載が可能になり、薄型の半導体デバイスを実現するこ
とができる。
【００１７】従来の有機基板ＬＣＣの場合、例えば１
２．５ｍｍ□５２ピンパッケージの場合、消費電力とし
て約５００ｍＷＭＡＸであるが、本発明の金属放熱板を
取付けた場合、数倍の性能向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１を示す断面図である。
【図２】本発明の実施例２を示す断面図である。
【図３】従来例を示す断面図である。
【符号の説明】
１ 放熱板 ２ ＩＣチップ ３ 半田バンプ ４ 封止樹脂 ５ 有機基板 ６ 配線パターン ７ 樹脂枠

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップと、基板と、放熱板とを有す
    る半導体装置であって、 ＩＣチップは、バンプを用いて基板の配線パターンにフ
    ェースダウンでボンディングされて実装され、周囲が樹
    脂で被覆されたものであり、 基板は、有機基板からなるものであり、 放熱板は、ＩＣチップの裏面に取付けられたものである
    ことを特徴とする半導体装置。
JP4098842A 1992-03-25 1992-03-25 半導体装置 Pending JPH05275580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4098842A JPH05275580A (ja) 1992-03-25 1992-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4098842A JPH05275580A (ja) 1992-03-25 1992-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH05275580A true JPH05275580A (ja) 1993-10-22

Family

ID=14230513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4098842A Pending JPH05275580A (ja) 1992-03-25 1992-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH05275580A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230920B1 (ko) * 1996-10-18 1999-11-15 황인길 반도체 패키지
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6803653B1 (en) * 2001-12-07 2004-10-12 Advanced Micro Devices, Inc. Apparatus for suppressing packaged semiconductor chip curvature while minimizing thermal impedance and maximizing speed/reliability
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
DE10160872B3 (de) * 2001-12-12 2005-05-19 Robert Bosch Gmbh Vorrichtung mit einem Leistungshalbleiterbauelement
WO2006122505A1 (fr) * 2005-05-18 2006-11-23 Jen-Shyan Chen Conditionnement de circuit intégré et procédé de fabrication idoine
JP2008078201A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 半導体装置及びその製造方法
WO2009049036A3 (en) * 2007-10-11 2009-07-23 Honeywell Int Inc Sensor geometry for improved package stress isolation
US7948767B2 (en) 2005-05-06 2011-05-24 Neobulb Technologies, LLP. Integrated circuit packaging structure and method of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281434A (ja) * 1986-05-30 1987-12-07 Hitachi Ltd チツプキヤリアパツケ−ジ
JPS63169749A (ja) * 1987-01-08 1988-07-13 Fujitsu Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281434A (ja) * 1986-05-30 1987-12-07 Hitachi Ltd チツプキヤリアパツケ−ジ
JPS63169749A (ja) * 1987-01-08 1988-07-13 Fujitsu Ltd 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230920B1 (ko) * 1996-10-18 1999-11-15 황인길 반도체 패키지
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US7192810B2 (en) 1999-09-30 2007-03-20 Skyworks Solutions, Inc. Semiconductor packaging
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
US6803653B1 (en) * 2001-12-07 2004-10-12 Advanced Micro Devices, Inc. Apparatus for suppressing packaged semiconductor chip curvature while minimizing thermal impedance and maximizing speed/reliability
DE10160872B3 (de) * 2001-12-12 2005-05-19 Robert Bosch Gmbh Vorrichtung mit einem Leistungshalbleiterbauelement
US7948767B2 (en) 2005-05-06 2011-05-24 Neobulb Technologies, LLP. Integrated circuit packaging structure and method of making the same
WO2006122505A1 (fr) * 2005-05-18 2006-11-23 Jen-Shyan Chen Conditionnement de circuit intégré et procédé de fabrication idoine
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ，インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
JP2008078201A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 半導体装置及びその製造方法
US8513800B2 (en) 2006-09-19 2013-08-20 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
WO2009049036A3 (en) * 2007-10-11 2009-07-23 Honeywell Int Inc Sensor geometry for improved package stress isolation
US7798010B2 (en) 2007-10-11 2010-09-21 Honeywell International Inc. Sensor geometry for improved package stress isolation

Similar Documents

Publication Publication Date Title
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US6876069B2 (en) Ground plane for exposed package
US6518660B2 (en) Semiconductor package with ground projections
JPH0964099A (ja) 半導体装置及びその実装構造
JPH09260552A (ja) 半導体チップの実装構造
JPS6376444A (ja) チツプキヤリア
JPH05275580A (ja) 半導体装置
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP3922809B2 (ja) 半導体装置
JPH09199629A (ja) 半導体装置
JPH04114455A (ja) 半導体装置及びその実装構造
JPH0922970A (ja) 電子部品
JPH05206320A (ja) マルチチップモジュール
JPS5891646A (ja) 半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JPH08255868A (ja) 半導体装置およびその製造方法
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JPH0897336A (ja) 半導体装置
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JPH04144162A (ja) 半導体装置
KR20050061646A (ko) 이. 엠. 아이 차폐 및 열 방출 기능을 갖는 집적회로 패키지
JP2746248B2 (ja) チップキャリア及びチップキャリアの半田付け方法
JPH0555409A (ja) 樹脂封止型半導体装置
JPH09162233A (ja) 半導体装置