[go: up one dir, main page]

JPH05121670A - 半導体入力保護装置 - Google Patents

半導体入力保護装置

Info

Publication number
JPH05121670A
JPH05121670A JP3279522A JP27952291A JPH05121670A JP H05121670 A JPH05121670 A JP H05121670A JP 3279522 A JP3279522 A JP 3279522A JP 27952291 A JP27952291 A JP 27952291A JP H05121670 A JPH05121670 A JP H05121670A
Authority
JP
Japan
Prior art keywords
signal line
power supply
line
transistor
input protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3279522A
Other languages
English (en)
Inventor
Motoaki Murayama
元章 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3279522A priority Critical patent/JPH05121670A/ja
Priority to US07/961,863 priority patent/US5349227A/en
Priority to EP92117752A priority patent/EP0538752B1/en
Priority to DE69218543T priority patent/DE69218543T2/de
Publication of JPH05121670A publication Critical patent/JPH05121670A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】本発明の半導体入力保護装置は、コレクタが信
号線８に、エミッタ及びベースがそれぞれ接地線６に接
続されたＮＰＮ型バイポーラトランジスタＱと、ドレイ
ンもしくはソースの一方が信号線８に、他方が接地線６
に接続され、ゲート電極５が信号線８もしくは電源線７
に接続された電源電圧より高い閾値電圧も持つＮチャネ
ル型ＭＯＳトランジスタＭ１とから構成される。 【効果】入力保護素子としてＮＰＮ型バイポーラトラン
ジスタＱと厚膜ゲート酸化膜を有するＮチャネル型ＭＯ
ＳトランジスタＭ１を用いために、高電圧インターフェ
ースを行なっても、保護用ＭＯＳトランジスタが機能し
なくなるという不具合を防止できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体入力保護装置に関
し、特に信号線に印加される外部異常電圧（以下サージ
と呼ぶ）に対して内部回路を保護する半導体入力保護装
置に関する。
【０００２】
【従来の技術】従来の半導体入力保護装置は、ＣＭＯＳ
半導体装置を例にとると図２に示すように、ドレイン
（Ｎ型拡散層１０３−１）が信号線８に接続され、ソー
ス（Ｎ型拡散層１０３−２）及びゲートが電極５Ｎが接
地線６に接続されたＮチャネル型ＭＯＳトランジスタＭ
２とドレイン（Ｐ型拡散層１０２）が信号線７に接続さ
れ、ソース（Ｐ型拡散層１０２−１）及びゲート電極５
Ｐが電源線７に接続されたＰチャネル型ＭＯＳトランジ
スタＭ３から構成されている。
【０００３】この入力保護装置においては、接地線６に
対して信号線８に正のサージが印加された時は、Ｎチャ
ネル型ＭＯＳトランジスタＭ２のラテラルＮＰＮバイポ
ーラ作用によりサージを接地線６へ逃がし、負のサージ
が印加された時は、ドレインとＰ型シリコン基板１の寄
生ＰＮダイオードＤ１が順方向にバイアスされるためサ
ージを接地線６へ逃がすことができる。
【０００４】同様に、電源線７に対して正のサージが印
加された時は、Ｐチャネル型ＭＯＳトランジスタＭ３の
ドレインとＮウェル１０の寄生ＰＮダイオードＤ２が順
方向にバイアスされるため、サージを電源線７へ逃がす
ことができ、負のサージが印加されたときは、Ｐチャネ
ル型ＭＯＳトランジスタＭ３のドレイン・ブレークダウ
ンにより、サージを電源線７へ逃がすことができる。
【０００５】
【発明が解決しようとする課題】従来の半導体入力保護
装置に用いられる保護用ＭＯＳ半導体装置は、一般に内
部回路のＭＯＳ半導体装置と同じ膜厚のゲート酸化膜を
有する。したがって例えばゲート酸化膜厚が１０ｎｍ
で、動作電圧が３．３Ｖで、入力信号が５ＶのＴＴＬレ
ベルの場合、保護用ＭＯＳ半導体装置のゲート酸化膜に
は、常時、最大５．５ＭＶ／ｃｍの電解が加わる事にな
り、トンネル電流（ファウラ・ノルドハイム（Ｆｏｗｌ
ｅｒ−Ｎｏｒｄｈｅｉｍ）電流）が流れる。半導体装置
の動作時には、常時この状態となるため、ゲート酸化膜
は徐々に劣化し、最後には絶縁破壊に至って、保護用Ｍ
ＯＳ半導体装置が機能しなくなるという問題点があっ
た。
【０００６】
【課題を解決するための手段】本発明の半導体入力保護
装置は、コレクタがパッドにつながる信号線に、エミッ
タ及びベースがそれぞれ接地線に接続されたＮＰＮ型バ
イポーラトランジスタと、ドレインもしくはソースの一
方が前記信号線に他方が電源線に接続され、ゲート電極
が前記信号線もしくは電源線に接続された電源電圧より
高い閾値電圧を持ち、ゲート絶縁膜が内部回路を構成す
るＭＩＳトランジスタのゲート絶縁膜より厚いＮチャネ
ル型ＭＩＳトランジスタとを有する。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
【０００８】図１（ａ）および（ｂ）はそれぞれ本発明
の一実施例を示す断面図および回路図である。
【０００９】Ｐ型シリコン基板１の表面部にラテラルＮ
ＰＮ型バイポーラトランジスタＱと膜厚０．６μｍのフ
ィールド酸化膜４をゲート酸化膜とするＮチャネル型Ｍ
ＯＳトランジスタＭ１を形成する。
【００１０】ラテラルＮＰＮ型トランジスタＱのエミッ
タ（Ｎ型拡散層３−４）及びベース（Ｐ型シリコン基板
１）を接地線６にコレクタ（Ｎ型拡散層３−３）を信号
線８に接続する。次にＮチャネル型ＭＯＳトランジスタ
Ｍ１のソース（Ｎ型拡散層３−１）及びゲート電極５を
電源線７に接続し、ドレイン（Ｎ型拡散層３−２）を信
号線８に接続する。
【００１１】なお、図１（ａ）において、パッド９は半
導体チップに形成されるボンディング用の端子であり、
パッケージの信号端子（図示しない）に接続される。接
地端子ＧＮＤ，電源端子Ｖccに対応して同様のパッドが
半導体チップに設けられている。また接地線６，電源線
７，信号線８等は例えばアルミニウム配線層であって半
導体チップに設けられている。ゲート電極５は図示しな
い内部回路を構成するＭＯＳトランジスタと同じ材質か
らできている。さらにＮ型拡散層３−１〜３−４は、内
部回路のＮチャネル型ＭＯＳトランジスタのソース、ド
レインと同時に形成される。
【００１２】接地線６に対してパッド９を介して信号線
８に正のサージが印加された時はラテラルＮＰＮ型バイ
ポーラトランジスタＱが動作してサージを接地線６へ逃
がし、負のサージが印加された時は、コレクタとＰ型シ
リコン基板１（ベース）のＰＮダイオードが順方向にバ
イアスされるため、サージを接地線６へ逃がすことがで
きる。
【００１３】同様に電源線７に対して正のサージが印加
された時は、Ｎチャネル型ＭＯＳトランジスタＭ１のパ
ンチスルーによりサージを電源線７に逃がすことがで
き、負のサージが印加されたときはＮチャネル型ＭＯＳ
トランジスタＭ１が導通して、サージを電源線７へ逃が
す事ができる。
【００１４】本実施例においては、Ｎチャネル型ＭＯＳ
トランジスタＭ１のゲート電極を電源線７接続したが、
これを信号線８に接続してもよい。
【００１５】また、電源線７と信号線８間にＮチャネル
型ＭＯＳトランジスタを２つ並列に接続し、一方のゲー
ト電極を電源線９に、他方のゲート電極を信号線８に接
続すれば、入力保護効果をより一層高める事が可能とな
る。
【００１６】
【発明の効果】以上説明したように本発明は、入力保護
素子としてラテラルＮＰＮ型バイポーラトランジスタと
厚膜ゲート絶縁膜を有するＮチャネル型ＭＯＳトランジ
スタを用いるために、高電圧インターフェースを行って
も、保護用ＭＯＳトランジスタが機能しなくなるという
不具合を防止でき、半導体装置の信頼性を改善できると
いう効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す断面図（図１（ａ））
および回路図（図１（ｂ））である。
【図２】従来例を示す断面図（図２（ａ））および回路
図（図２（ｂ））である。
【符号の説明】
１ Ｐ型シリコン基板 ２，１０２−，１０２−２ Ｐ型拡散層 ３−１〜３−４，１０３，１０３−１，１０３−２
Ｎ型拡散層 ４ フィールド酸化膜 ５，５Ｎ，５Ｐ ゲート電極 ６ 接地線 ７ 電源線 ８ 信号線 ９ パッド １０ Ｎウェル Ｄ１，Ｄ２ 寄生ＰＮダイオード ＧＮＤ 接地端子 Ｍ１，Ｍ２，Ｍ３ Ｎチャネル型ＭＯＳトランジスタ Ｑ ＮＰＮ型バイポーラトランジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 コレクタがパッドにつながる信号線に、
    エミッタ及びベースが、それぞれ接地線に接続されたＮ
    ＰＮ型バイポーラトランジスタと、ドレインもしくはソ
    ースの一方が前記信号線に、他方が電源線に接続され、
    ゲート電極が前記信号線もしくは電源線に接続された電
    源電圧より高い閾値電圧を持ち、ゲート絶縁膜が内部回
    路を構成するＭＩＳトランジスタのゲート絶縁膜より厚
    いＮチャネル型ＭＩＳトランジスタとを有することを特
    徴とする半導体入力保護装置。
  2. 【請求項２】 Ｎチャネル型ＭＩＳトランジスタのゲー
    ト絶縁膜はフィールド酸化膜と同時に形成される請求項
    １記載の半導体入力保護装置。
JP3279522A 1991-10-25 1991-10-25 半導体入力保護装置 Pending JPH05121670A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3279522A JPH05121670A (ja) 1991-10-25 1991-10-25 半導体入力保護装置
US07/961,863 US5349227A (en) 1991-10-25 1992-10-15 Semiconductor input protective device against external surge voltage
EP92117752A EP0538752B1 (en) 1991-10-25 1992-10-16 Semiconductor input protective device against external surge voltage
DE69218543T DE69218543T2 (de) 1991-10-25 1992-10-16 Eingangsschutzschaltung für Halbleiter gegen externe Überspannungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3279522A JPH05121670A (ja) 1991-10-25 1991-10-25 半導体入力保護装置

Publications (1)

Publication Number Publication Date
JPH05121670A true JPH05121670A (ja) 1993-05-18

Family

ID=17612200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3279522A Pending JPH05121670A (ja) 1991-10-25 1991-10-25 半導体入力保護装置

Country Status (4)

Country Link
US (1) US5349227A (ja)
EP (1) EP0538752B1 (ja)
JP (1) JPH05121670A (ja)
DE (1) DE69218543T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330605A (ja) * 1995-05-31 1996-12-13 Nec Yamagata Ltd 半導体装置
US6653884B2 (en) 2000-07-28 2003-11-25 Denso Corporation Input interface circuit for semiconductor integrated circuit device
JP2008205271A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体保護回路およびその製造方法、半導体保護回路の動作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620598B1 (en) * 1992-10-29 1999-03-24 Oki Electric Industry Company, Limited Input/output protective circuit
JPH06332011A (ja) * 1993-05-18 1994-12-02 Sony Corp 半導体集合基板及び半導体装置
US5607867A (en) * 1994-07-15 1997-03-04 Texas Instruments Incorporated Method of forming a controlled low collector breakdown voltage transistor for ESD protection circuits
JPH0951078A (ja) * 1995-05-29 1997-02-18 Mitsubishi Electric Corp 半導体記憶装置および半導体装置
KR100194669B1 (ko) * 1995-12-20 1999-06-15 윤종용 입력 보호 회로 및 보호 소자
TW320772B (en) * 1996-09-23 1997-11-21 United Microelectronics Corp Protection component and production method for low voltage static discharge
JP4330183B2 (ja) * 1997-09-30 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
KR100482370B1 (ko) * 2002-09-27 2005-04-13 삼성전자주식회사 게이트 산화막의 두께가 다른 반도체장치
US9331097B2 (en) * 2014-03-03 2016-05-03 International Business Machines Corporation High speed bipolar junction transistor for high voltage applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053070A (ja) * 1983-09-02 1985-03-26 Nec Corp Ｍｏｓ−ｆｅｔ集積回路装置
JPS6269678A (ja) * 1985-09-24 1987-03-30 Toshiba Corp 入力保護回路
JPH0360066A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd 半導体集積回路の入出力保護装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598867A (en) * 1979-01-19 1980-07-28 Mitsubishi Electric Corp Protecting device
JPS5755552A (en) * 1980-09-19 1982-04-02 Matsushita Electric Ind Co Ltd Electromagnetic actuating device of tape recorder
JPS57109375A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Mis type transistor protection circuit
JPS59231847A (ja) * 1983-06-15 1984-12-26 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
US4692781B2 (en) * 1984-06-06 1998-01-20 Texas Instruments Inc Semiconductor device with electrostatic discharge protection
JPS6115373A (ja) * 1984-07-02 1986-01-23 Rohm Co Ltd 半導体装置
JPS63305545A (ja) * 1987-06-05 1988-12-13 Hitachi Ltd 半導体集積回路装置
US4930037A (en) * 1989-02-16 1990-05-29 Advaced Micro Devices, Inc. Input voltage protection system
JPH03196677A (ja) * 1989-12-26 1991-08-28 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053070A (ja) * 1983-09-02 1985-03-26 Nec Corp Ｍｏｓ−ｆｅｔ集積回路装置
JPS6269678A (ja) * 1985-09-24 1987-03-30 Toshiba Corp 入力保護回路
JPH0360066A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd 半導体集積回路の入出力保護装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330605A (ja) * 1995-05-31 1996-12-13 Nec Yamagata Ltd 半導体装置
US6653884B2 (en) 2000-07-28 2003-11-25 Denso Corporation Input interface circuit for semiconductor integrated circuit device
JP2008205271A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体保護回路およびその製造方法、半導体保護回路の動作方法

Also Published As

Publication number Publication date
DE69218543D1 (de) 1997-04-30
US5349227A (en) 1994-09-20
DE69218543T2 (de) 1997-10-23
EP0538752A1 (en) 1993-04-28
EP0538752B1 (en) 1997-03-26

Similar Documents

Publication Publication Date Title
JP3926975B2 (ja) スタック型ｍｏｓトランジスタ保護回路
JP4856803B2 (ja) 基板トリガ静電破壊保護又は電気的オーバストレス保護を行うラテラル・バイポーラ・デバイス
JP2959528B2 (ja) 保護回路
TW495952B (en) Electrostatic discharge protection device
JPH08293583A (ja) 集積回路の入出力静電放電保護回路
JP2000174133A (ja) 静電放電における寄生バイポ―ラ効果を低減する半導体装置および方法
CN113540070B (zh) 静电保护电路
JPH02119262A (ja) 半導体装置
US6215135B1 (en) Integrated circuit provided with ESD protection means
TW469622B (en) Semiconductor device with ESD protection
JPH06177331A (ja) 出力バッファのｅｓｄ保護
JPS62158357A (ja) 過剰エネルギから半導体デイバイスを保護する保護デイバイス
JPH05121670A (ja) 半導体入力保護装置
JP2003303899A (ja) 半導体装置の静電破壊防止回路
TWI221662B (en) Semiconductor device having a protective circuit
US7511932B1 (en) ESD protection structure
JP3404036B2 (ja) Ｐｉｓｏ静電的放電保護デバイス
US6707653B2 (en) Semiconductor controlled rectifier for use in electrostatic discharge protection circuit
KR100504203B1 (ko) 반도체장치의 보호소자
JP2884946B2 (ja) 半導体集積回路装置
JPH0478018B2 (ja)
JPH05267586A (ja) 出力保護回路
KR20050071023A (ko) 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터
JP2571434B2 (ja) Ｃｍｏｓ型半導体装置
JP2000307070A (ja) 保護回路を有する半導体装置