[go: up one dir, main page]

JPH0434951A - プリント配線板の検査方法 - Google Patents

プリント配線板の検査方法

Info

Publication number
JPH0434951A
JPH0434951A JP2141929A JP14192990A JPH0434951A JP H0434951 A JPH0434951 A JP H0434951A JP 2141929 A JP2141929 A JP 2141929A JP 14192990 A JP14192990 A JP 14192990A JP H0434951 A JPH0434951 A JP H0434951A
Authority
JP
Japan
Prior art keywords
line
allowable
interval
value
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2141929A
Other languages
English (en)
Other versions
JPH0756878B2 (ja
Inventor
Hajime Yoshikawa
吉川 一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2141929A priority Critical patent/JPH0756878B2/ja
Priority to US07/707,020 priority patent/US5247455A/en
Priority to GB9111636A priority patent/GB2245728A/en
Publication of JPH0434951A publication Critical patent/JPH0434951A/ja
Publication of JPH0756878B2 publication Critical patent/JPH0756878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は、コンピュータ援用設計(ComputerA
 1ded  Design:以下、CADという)に
よるプリント配線板の検査方法に関し、特に、高密度配
線のプリント配線板の歩留り向上に貢献し得るプリント
配線板の検査方法に係る。
〈従来技術〉 一般に、人手による配線を行なった場合には、配線誤り
やデジタイズ誤りなどが不可避であり、厳重な検査(チ
エツク)が必要である。また、自動配線を行なった場合
にも、未配線の処理や設計変更の処理といった人手によ
る導体パターンの修正が入るためチエツクは必要である
人手によるチエツクは原理的には可能であるが最近のプ
リント配線板は、配線密度が高くなっており、プロッタ
で作画された導体パターンからは、導体間隙などの物理
的条件のミスを発見することが極めて難しくなってきて
いる。
また、部品ごとに定められた配線禁止領域等のチエツク
も、人手では見逃がしやすい。したがって、現在ではコ
ンピュータによる自動チエツクがプリント配線板を設計
する上で不可欠となっている。
自動チエツクを実施するもう一つの理由は、アートワー
ク工程において、もし導体パターンが基本格子上にない
などといった配線仕様違反があると、実際寸法への変換
が不可能となってしまうためである。
CADによるプリント配線板の近接データの許容間隔チ
エツクは、古くは全データを同種とし1つの基準となる
許容間隔距離値と全データを比較して行なう方法であっ
たが、最近ではデータの種類により許容間隔距離値を個
別に設け、それに対応したデータのみを比較する方法が
用いられている。
例えば、データ種類がライン、ランド、スルーホールの
場合は、第5図(、)〜(f)の如く、6種類の間隔距
離をチエツクする。
第5図(、)はラインーライン間隔距離を検査する状態
を示す図、同図(b)はラインーランド間隔距離を検査
す・る状態を示す図、同図(c)はラインースルーホー
ル間隔距離を検査する状態を示す図、同図(d)はラン
ド−ランド間隔距離を検査する状態を示す図、同図(e
)はランド−スルーホール間隔距離を検査する状態を示
す図、同図(f)はスルーホール−スルーホール間隔距
離をチエツクする状態を示す図である。
そして、図中、1は導体パターン、2はランド、3はス
ルーホール、Aはラインーライン間隔距離、Bはライン
ーランド間隔距離、Cはラインースルーホール間隔距離
、Dはランド−ランド開隔距離、E バランドースルー
ホール間隔距離、F ハX ルーホール−スルーホール
間隔距離である。
このように、データ種類ごとにチエツクの間隔距離を設
定することにより、プリント配線板の製造工程のエツチ
ング、ドリリングなど各工程の適合したCADデータの
間隔チエツクを行なっている。
く 発明が解決しようとする課題 〉 従来のチエツク方法では、データ種類ごとに許容間隔距
離値を設定しチエツクを行なっているが、データを種類
ごとに分けることは無意味で重大な欠陥がある。
それは、ラインーライン間隔距離のチエツクにおいて、
第6図に示すICの電源接続ピンパターンや大電流供給
パターンのような、ランド(またはスルーホール)径と
同幅のラインに対する通常のラインの近接チエツクの場
合である。
このとき、ラインーライン間隔距離がラインーランド(
またはスルーホール)間隔距離と同じになり、異なる許
容チエツク間隔値を持つ意味がなくなる。
同様に、第7図に示すテーパ処理と呼ばれるスルーホー
ルの補強パターンの間隔チエツクも、ラインーライン間
隔距離とラインースルーホール間隔距離が同じになる。
もし、同じ許容間隔距離値をラインーライン間に適用す
る値で設定しチエツクを行なった場合、ラインーランド
(*たはスルーホール)間隔距離がラインーライン間隔
距離よりせまい仕様のプリント配線板のと・きには、ラ
インーランド(またはスルーホール)間隔距離の近接エ
ラーとなる。また、同じ許容間隔距離値をラインーラン
ド(スルーホール)間に適用する値でチエツクを行った
場合、ラインーライン間隔距離がラインーランド(スル
ーホール)間隔距離よりせまい仕様のプリント配線板の
ときには、ラインーライン間隔距離の近接エラーとなる
反対に、許容間隔距離の広い方に設定を行なえば、他方
の許容間隔距離が広くなり正確なチエツクが行なわれな
い。
すなわち、従来の導体パターン間隔のチエツク方法では
、導体パターン中にランド径と同幅のライン接続部分や
、テーパ処理部分が含まれていると、ラインーライン間
隔距離の許容間隔チエツクがそれらの部分で全て近接エ
ラーとなり、それ以外の通常の平行したラインーライン
間隔距離のチエツクにまで及ばない。
本発明は、上記に鑑み、正確な導体パターンの許容間隔
についての検査が可能となるプリント配線板の検査方法
の提供を目的とする。
〈 課題を解決するための手段 〉 本発明による課題解決手段は、第1,2図の如く、CA
Dによりプリント配線板の導体パターン間隔の検査をす
る際に、検査の判定基準として、2本のライン間の最接
近部分が1点である場合と、そうでない場合に分け、2
種類の許容間隔距離値により検査するものである。
く作用〉 上記課題解決手段において、導体パターン間隔の近接検
査をする際に、ラインーライン間隔距離とラインーラン
ド(またはスルーホール)間隔距離の許容間隔距離値が
同じになるのは、2本のラインの最接近部分が1点、す
なわち2本のラインが平行でない状態のときだけである
よって、2本のラインの間隔を検査するとき、平行な場
合と、平行でない場合とに区別し、平行な場合は、通常
のラインーライン間隔距離の許容間隔値を適用し、平行
でない場合は、別に設定した許容間隔値を適用すれば、
導体パターン中にランド径と同幅のライン接続部分や、
テーパ処理部分が含まれていても、従来の検査法のよう
に、ラインーライン間隔距離の許容間隔検査がそれらの
部分で全てエラーとなることはない。
したがって、正確な導体パターンの許容間隔についての
検査が可能となる。
〈実施例〉 以下、本発明の一実施例を第1図ないし第3図に基づい
て説明する。
第1図(a)は本発明に基づき導体パターン中にランド
径と同幅のライン接続部分がある場合の検査の状態を示
す図、同図(b)は同じく導体パターン中にテーパ処理
部分が含まれている場合の検査の状態を示す図、第2図
はラインが高密度配線された場合の検査の状態を示す図
、第3図はプリント配線板の設計プロセスを示す図、第
4図はプリント配線板の検査装置の機能ブロック図であ
る。
なお、第5〜7図に示した従来技術と同一機能部品につ
いては同一符号を付している。
近年、プリント配線板の設計においては、フンピユータ
の支援を最大限にとり入れ、しかも部品配置や配線設計
には人手が介入するといった設計システムが多用されて
いる。
ここで、上記設計システムの標準的なプロセスを第3図
に示した工程番号にしたがって各工程を詳述する。
■回路図を基にして、デジタイザおよびグラフィックデ
イスプレィを用いて図形データを入力し、回路図のデー
タベースを作成する。
■大型コンビエータの内部で、回路図の図形データを自
動的にキャラクタデータに変換する。
■回路図データを用いて、搭載部品の人手による強制配
置(フネクタ等)およびフンピユータによる初期配置を
行なう。
■初期配置の結果をグラフィックデイスプレィに表示さ
せ、論理接続をラフラネストで表示する。
■ラフラネストを見て評価する。すなわち、未搭載部品
があれば、人手によってその部品を配置し、また配線表
が長い部分とラフラネストが集中しすぎている部分に対
しては、その改善を図って部品配置を変更し、その情報
を基に、改善後のラフラネストを再度表示させる。これ
を数回繰り返すことにより、最適な部品配置が得られる
■部品の配置が確定すると、パターン接続に有利なピン
割り付けが自動的に行なわれる。
■配置およびピン割り付けの結果を回路図の図形データ
へフィードバックし、部品記号、配置ロケーション位置
、ピン番号等の確定した回路図が自動的に完成する。
0次に、導体パターンの設計に入る。まず、「IC実装
率」、「配線収容率」を算出し、その結果から会話型自
動配線、バッチ型自動配線、人手による配線のうち、ど
の方式で導体パターンを設計するかを判断する。
0インチサイズの方眼紙上に、部品の端子位置、すなわ
ちスルーホール位置をペンプロッタで作画させる。
[相]布線リスト(from  to  1ist)を
出力し、これを見ながら導体パターンの設計を人手で行
なっていく。
■パイ7ホールおよび導体パターンのデジタイズ作業を
行ない、パターンデータを作成する。
■デジタイズされたパターンデータ、回路図および部品
実装データを大型コンピュータに入力し、ここでCAD
により導体パターンの接続チエツクおよび導体間隙チエ
ツクを行なう。
■チエツクの結果、必要ならば修正作業を行なつ。
■製造管理用に、パターン図および部品組立図を作画し
発行処理を行なう。
■製造部門で必要とするプリント配線板製造データ(フ
ォトプロッタ用データ、NC用データ、レジストデータ
、シルクプリントデータ)、CAMインター7エイスデ
ータ(自動組立機用データ、インサーキットテスタ用デ
ータ、ファンクションテスタ用データ)およびEPDイ
ンターフェイスデータ(構成品表)を出力し、それぞれ
プリント配線板の製造部門および装置製造部門へ発送す
る。
次に、第3図の工程@の導体間隙チエツクについて説明
する。
一般に、導体間隔チエツクは、デイスプレィ上に表示さ
れたパターン図から回路網ごとに分はネット付けした後
、導体間隔距離が既に検査装置(コンピュータ)に入力
された許容間隔距離値を満足しているか否か検査する。
このとき、許容間隔距離値を満足していない導体間隔は
、デイスプレィ上に表示され、同時にこの導体間隔距離
が表示される。
なぜならば、パターン図はデイスプレィ上に設けられた
X、Y座標から成る複数の格子点上を通過するよう設計
されているため、格子点間の距離が決まっており、2点
間の距離は自動的に演算できるからである。
また、より正確な導体間隔距離を知るために、マウス等
により格子点を複数箇所指定して、この領域をデイスプ
レィ上にズーム拡大し、スケール等により計測すること
もできる。
そして、本実施例のプリント配線板のチエツク方法は、
CADによりプリント配線板の導体パターン間隔のチエ
ツクをする際に、チエツクの判定基準として、2本のラ
イン間の最接近部分が1点である場合と、そうでない場
合に分け、2種類の許容間隔値によりチエツクするもの
である。
すなわち、ラインーライン間隔距離と、ラインーランド
(*たはスルーホール)間隔距離との許容間隔距離値が
同じになるのは、2本のラインの最接近部分が1点、す
なわち2本のラインが平行でない状態のときだけである
ので、ラインが平行である場合と、平行でない場合とに
区別し、平行な場合は、通常の許容間隔距離値(近接チ
エツク基準値)を適用し、平行でない場合は、別に設定
した許容間隔距離値(近接チエツク基準値)を適用して
チエツクする。
ここで、検査装置の構成を説明すると、これは、第4図
の如く、予め2本ラインが平行である場合に適用される
通常の許容間隔距離値と、ラインが平行でない場合に適
用される別に設定した許容間隔距離値とを記憶するため
の記憶手段10と、2本のラインが平行であるか否かを
判別するためのライン判別手段11と、該ライン判別手
段11の判別結果が平行な場合に、前記記憶手段10か
ら通常の許容間隔距離値を呼び出すための通常許容間隔
距離値呼出手段12と、判別結果が平行でない場合に、
前記記憶手段10から別に設定した許容間隔距離値を呼
び出すための別許容間隔距離値呼出手段13とを有せし
めている。
次に、チエツク方法を具体的事例に基づき詳述すると、
例えば、第1図(、)のように導体パターン中にランド
径と同幅のライン接続部分がある、あるいは同図(b)
のように導体パターン中にテーパ処理部分が含まれてい
る場合には、ラインーライン間隔距離Aについては、判
別手段11の判別結果が、2本のラインが平行であれば
、これに基づき通常許容開隔距離呼出手段12が記憶手
段10から予め設定したラインチよ・ンクの許容間隔距
離値を呼び出し、これを用いてチエツクする。
一方、判別手段11の判別結果が2本のラインが平行で
なければ、すなわちラインーランド(またはスルーホー
ル)間隔距離B、Cについては、これに基づき別設定許
容間隔距離値呼出手段13が記憶手段10にラインーラ
イン間隔距離Aとは別に設定した1ラインチエツクの許
容間隔距離値を呼び出し、これを用いてチエツクする。
この1ラインチエツクの許容間隔値は、通常、ラインー
ランド間隔距離の許容間隔値と一致することが多い。
また、1ラインチエツクは、第1図(、)(b)のよう
なランド2(またはスルーホール3)に接続される導体
パターン1にのみ適用されるわけでなく、第2図のよう
な平行でないラインーライン間隔距離Aでも同様にチエ
ツクできる。この場合、従来より高密度な配線が可能と
なる。
このように、2本のラインが平行である場合には、通常
のラインチエツクの許容間隔距離値を用い、平行でない
場合には、エラインチエツクの許容間隔距離値を用いる
ことにより、導体パターン中にランド径と同幅のライン
接続部分や、テーパ処理部分が含まれていても、従来の
チエツク法のように、ラインーライン間隔距離の許容間
隔チエツクがその部分で全てエラーとなることはない。
したがって、正確な導体パターンの許容間隔についての
チエツクが可能となる。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
〈発明の効果〉 以上の説明から明らかな通り、本発明によると、導体パ
ターン間隔の検査をする際に、検査の判定基準として、
2本のライン間の最接近部分が1点である場合と、そう
でない場合に分け、2種類の許容間隔距離値により検査
するので、導体パターン中にランド径と同幅のライン接
続部分や、テーパ処理部分が含まれていても、従来の検
査法のように、ラインーライン間隔距離の許容間隔検査
が全てエラーとなることはない。
したがって、正確な導体パターンの許容間隔についての
検査が可能となるといった優れた効果がある。
【図面の簡単な説明】
第1図(a)は本発明に基づき導体パターン中にランド
径とライン接続部分がある場合の検査の状態を示す図、
同図(b)は同じく導体パターン中にテーパ処理部分が
含まれている場合の検査の状態を示す図、第2図はライ
ンが高密度配線された場合の検査の状態を示す図、第3
図はプリント配線板の設計プロセスを示す図、第4図は
プリント配線板の検査装置の機能ブロック図、第5図(
、)〜(f)は従来のプリント配線板の検査方法に基づ
き導体パターンの間隔検査の状態を示す図、第6図は同
じく導体パターン中にランド径と同幅のライン接続部分
が含まれている場合の検査の状態を示す図、第7図は同
じく導体パターン中にテーパ処理部分が含まれている場
合の検査の状態を示す図である。 1:導体パターン、2:ランド、3ニスルーホール、1
0:記憶手段、11:判別手段、12:通常許容間隔距
離値呼出手段、13:別設定許容間隔距離値呼出手段、
Aニライン−ライン間隔距離、Bニライン−ランド間隔
距離、Cニライン−スルーホール間隔距離。 畠 願 人  シャープ株式会社

Claims (1)

    【特許請求の範囲】
  1.  コンピュータ援用設計によりプリント配線板の導体パ
    ターン間隔の検査をする際に、検査の判定基準として、
    2本のライン間の最接近部分が1点である場合と、そう
    でない場合に分け、2種類の許容間隔距離値により検査
    することを特徴とするプリント配線板の検査方法。
JP2141929A 1990-05-30 1990-05-30 プリント配線板の検査方法 Expired - Fee Related JPH0756878B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2141929A JPH0756878B2 (ja) 1990-05-30 1990-05-30 プリント配線板の検査方法
US07/707,020 US5247455A (en) 1990-05-30 1991-05-29 Method of verifying wiring layout
GB9111636A GB2245728A (en) 1990-05-30 1991-05-30 Verifying PCB layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2141929A JPH0756878B2 (ja) 1990-05-30 1990-05-30 プリント配線板の検査方法

Publications (2)

Publication Number Publication Date
JPH0434951A true JPH0434951A (ja) 1992-02-05
JPH0756878B2 JPH0756878B2 (ja) 1995-06-14

Family

ID=15303437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2141929A Expired - Fee Related JPH0756878B2 (ja) 1990-05-30 1990-05-30 プリント配線板の検査方法

Country Status (3)

Country Link
US (1) US5247455A (ja)
JP (1) JPH0756878B2 (ja)
GB (1) GB2245728A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439779A (ja) * 1990-06-05 1992-02-10 Hitachi Software Eng Co Ltd 図形処理装置
JP2005260019A (ja) * 2004-03-12 2005-09-22 Zuken Inc プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体
US7251801B2 (en) 2004-08-18 2007-07-31 Fujitsu Limited Method of designing circuit board

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2942022B2 (ja) * 1991-08-22 1999-08-30 三菱電機株式会社 論理シミュレーション装置
JP2824361B2 (ja) * 1992-06-09 1998-11-11 三菱電機株式会社 クロストーク検証装置
US5510999A (en) * 1993-10-06 1996-04-23 Nsoft Systems, Inc. Multiple source equalization design for gate arrays and embedded arrays
US5500805A (en) * 1993-10-06 1996-03-19 Nsoft Systems, Inc. Multiple source equalization design utilizing metal interconnects for gate arrays and embedded arrays
US5563801A (en) * 1993-10-06 1996-10-08 Nsoft Systems, Inc. Process independent design for gate array devices
JP3139896B2 (ja) * 1993-11-05 2001-03-05 株式会社東芝 半導体レイアウト方法
US5751597A (en) * 1994-08-15 1998-05-12 Fujitsu Limited CAD apparatus for LSI or printed circuit board
JPH08137927A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 部品配置配線表示方法
JP3320226B2 (ja) * 1994-11-30 2002-09-03 富士通株式会社 配線cad装置
US5867810A (en) * 1996-05-31 1999-02-02 Fujitsu Limited Wiring device and wiring method
US6083269A (en) * 1997-08-19 2000-07-04 Lsi Logic Corporation Digital integrated circuit design system and methodology with hardware
JPH11110434A (ja) * 1997-10-07 1999-04-23 Fujitsu Ltd プリント板パターン設計装置
US6301689B1 (en) * 1998-09-28 2001-10-09 International Business Machines Corporation Spacing violation checker
JP4341152B2 (ja) * 2000-06-02 2009-10-07 ソニー株式会社 プリント基板の配線構造チェックシステム
JP2002108960A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 配置・配線処理システム
GB2371640B (en) * 2001-01-26 2004-09-01 Advanced Risc Mach Ltd Validating integrated circuits
JP2003249591A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp エリアio型半導体装置の配線基板の設計方法
GB0209626D0 (en) * 2002-04-26 2002-06-05 Univ Court Of The Univeresity Integrated circuit layout modification
US6807657B2 (en) * 2002-07-19 2004-10-19 Hewlett-Packard Development Company, L.P. Inter-signal proximity verification in an integrated circuit
EP1693772A4 (en) * 2004-02-05 2006-11-02 Matsushita Electric Ind Co Ltd Printed circuit board design method, program thereof, recording medium containing the program, printed circuit board design device using them, and cad system
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US6981239B2 (en) * 2004-04-29 2005-12-27 Dell Products L.P. Method, system and apparatus for constructing resistive vias
TW200538001A (en) * 2004-05-14 2005-11-16 Hon Hai Prec Ind Co Ltd System and method for verifying space of the pcb layout nets
CN1696939B (zh) * 2004-05-15 2010-04-14 鸿富锦精密工业(深圳)有限公司 印刷电路板的布线距离验证系统及方法
US7689962B2 (en) * 2006-02-08 2010-03-30 Roberto Suaya Extracting high frequency impedance in a circuit design using an electronic design automation tool
US7886240B2 (en) * 2008-01-29 2011-02-08 International Business Machines Corporation Modifying layout of IC based on function of interconnect and related circuit and design structure
JP2015230696A (ja) * 2014-06-06 2015-12-21 富士通株式会社 回路画像出力プログラム、情報処理装置、回路画像出力方法
US9898571B2 (en) * 2016-02-05 2018-02-20 International Business Machines Corporation Layout of interconnect lines in integrated circuits
US10078723B1 (en) * 2016-09-30 2018-09-18 Cadence Design Systems, Inc. Method and apparatus for design rules driven interactive violation display
KR20240142121A (ko) * 2023-03-21 2024-09-30 삼성에스디아이 주식회사 인쇄회로기판의 칩 부품 배치를 검증하는 방법 및 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681782A (en) * 1970-12-02 1972-08-01 Honeywell Inf Systems Machine process for positioning interconnected components to minimize interconnecting line length
US4541114A (en) * 1983-05-05 1985-09-10 Research Environmental/Institute of Michigan Routing techniques using serial neighborhood image analyzing system
US4858143A (en) * 1986-09-25 1989-08-15 Bell-Northern Research, Ltd. Work ordering routine for use in a method of routing
JPS63278249A (ja) * 1986-12-26 1988-11-15 Toshiba Corp 半導体集積回路装置の配線方法
US4852015A (en) * 1987-06-24 1989-07-25 Eta Systems, Inc. Automatic circuit layout router

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439779A (ja) * 1990-06-05 1992-02-10 Hitachi Software Eng Co Ltd 図形処理装置
JP2005260019A (ja) * 2004-03-12 2005-09-22 Zuken Inc プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体
US7251801B2 (en) 2004-08-18 2007-07-31 Fujitsu Limited Method of designing circuit board

Also Published As

Publication number Publication date
JPH0756878B2 (ja) 1995-06-14
GB9111636D0 (en) 1991-07-24
US5247455A (en) 1993-09-21
GB2245728A (en) 1992-01-08

Similar Documents

Publication Publication Date Title
JPH0434951A (ja) プリント配線板の検査方法
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
JP3191467B2 (ja) プリント基板検査データ作成方法
US6795186B2 (en) Adaptive tolerance reference inspection system
JPH06149912A (ja) Cad/camデータ変換装置及び変換方法
CN115081389B (zh) 一种印刷电路板走线检查方法、装置、设备、存储介质
CN113012097A (zh) 图像复检方法、计算机装置及存储介质
US4734980A (en) Printed circuit board wiring method
CN1610485A (zh) 印刷电路板布局图出图前的测试点的检查方法
CN114254583B (zh) 一种检查器件引脚连接的方法、装置、设备、存储介质
US20240289528A1 (en) Method and system for automatically checking circuit layout of printed circuit board
JPH0636008B2 (ja) プリント基板試験方法
Zhang Computer-aided visual inspection for integrated quality control
CN110489802B (zh) 一种检查零件布局正确性的方法及系统
JPS63201575A (ja) プリント基板搭載回路試験方法
JP2863336B2 (ja) プリント板ユニットの検査支援システム
JP3236312B2 (ja) 部品供給管理方法および部品供給管理装置
CN115828487A (zh) 排查硬盘布线设计的方法、装置、电子设备及存储介质
JP2001067390A (ja) プリント基板設計装置
JP3961621B2 (ja) 高周波アナログ回路用プリント配線基板設計cad装置
JP3630242B2 (ja) 基板cadシステムにおけるクリアランスチェック処理方法
JPH03118665A (ja) デザインルールチェック方式
JP2851078B2 (ja) 半導体集積回路の製造方法
CN118883597A (zh) 一种电路板元件布局设计缺陷检测方法、装置及存储介质
JPH0515251B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees