JP4341152B2

JP4341152B2 - プリント基板の配線構造チェックシステム

Info

Publication number: JP4341152B2
Application number: JP2000238188A
Authority: JP
Inventors: 健次荒木; 礼夫横山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-06-02
Filing date: 2000-08-07
Publication date: 2009-10-07
Anticipated expiration: 2020-08-07
Also published as: US20020019970A1; EP1160696A2; DE60126183D1; EP1160696B1; JP2002056043A; EP1160696A3; DE60126183T2; US6799306B2

Description

【０００１】
【発明の属する技術分野】
本発明は、プリント基板の配線構造チェックシステムに関し、特に、電源プレーン上に配線される高速信号線が、他の信号線層へ及ぼす電磁的な影響をチェックする機能を有するプリント基板の配線構造チェックシステムに関する。
【０００２】
【従来の技術】
従来、近年の電子機器に使用されているプリント基板には、電源プレーン上に高速の信号系配線（以下、「高速信号配線」と呼称する）が配備されており、かつ、一般的に、このような高速信号配線が、リファレンスとなるグランドプレーン層端、または、電源プレーン層端近辺に配線されている場合には、該信号配線から発生する電磁界が、上記のリファレンスとなるグランドプレーン層、または、電源プレーン層を越えて、他の信号線層、若しくは、他のグランド（電源）プレーン層へ回り込み、電磁界結合を発生させるといった問題点を有していた。
【０００３】
上記の高速信号配線から発生する電磁界は、条件次第によっては、誤動作を発生させる原因となることもあり、さらに、外部への放射ノイズの原因ともなることもあった。
【０００４】
さらに、上記の現象は、被誘導ラインヘの結合による影響だけでなく、グランドプレーン層間、或いは、電源プレーン層間で発生する共振現象の原因にもなりえる場合もあった。
【０００５】
しかし、従来、低速なデジタル信号においては、低速なデジタル信号が持っている電磁エネルギーはそれ程大きくはないので、他の信号配線への飛び込みや、外部への放射はそれ程顕著に現れてはいなかった。また、配線密度がそれ程高くない場合には、問題となる高速信号配線を、上記プレーン層端からは遠い基板中央部付近に容易に配置することができたので、他の信号配線への影響が生じなかった。
【０００６】
【発明が解決しようとする課題】
ところで、近年の高速化に伴い、高速信号配線の数が増加したことと、軽薄短小化並びに多機能化の進展により、基板内の配線密度が高くなる傾向が一層顕著となり、高速信号配線をどうしても基板端（グランドプレーン層端、または、電源プレーン層端）寄りに配置しなければならない状況（後述する図１に示すｄｉｓｔを短くしなければならない状況）が生じてきており、その結果として、実際に、高速信号配線を、グランドプレーン層端（基板端とほぼ同じ）、または、電源プレーン層端寄りに配置せざるをえないケースも発生し、このことが、基板端からの放射ノイズを増大させる要因となっていた。
【０００７】
また、上記の基板端から、問題となる高速信号配線を、どの程度基板内側に入り込ませて配線すれば良いのかが判らないといった問題点をも有していた。
本発明は、以上のような従来の、プリント基板の設計時点における問題点に鑑みてなされたものであり、チェック対象とする電源プレーン上に配線される高速信号配線の配置を、他配線層への電磁的な悪影響を及ぼさない位置に指定することができるプリント基板の配線構造チェックシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明では、プリント基板上に仮設計された配線の配線構造をチェックするためのプリント基板の配線構造チェックシステムであって、前記配線上に存在する部品群からドライバとレシーバの組み合わせを順次に抽出すると共に、前記組み合わせの一つに対応するドライバの回路情報を抽出した後、該回路情報の少なくとも一部を変数に含む所定の判定式の評価結果に応じて、高速信号配線が存在するか否かを判定する対象判定手段と、前記配線の配線構成の最小単位の集合であるセグメント群の中から、最も基板端に近いセグメントを抽出するセグメント抽出手段と、前記セグメント抽出手段により抽出されたセグメントの配線構成を調査して、該セグメントのドライバからレシーバに向かう配線との前記プリント基板の平面方向の距離が最も近いプレーン層端を特定するプレーン層端特定手段と、前記セグメントのドライバからレシーバに向かう配線と、前記プレーン層端特定手段が特定したプレーン層端との前記プリント基板の平面方向の距離を測定する平面方向距離測定手段と、測定された前記プリント基板の平面方向の距離が閾値以上であるか否かを判定する距離判定手段と、前記距離判定手段による判定結果により、前記配線に対応した所定の指示を含むメッセージを表示するメッセージ表示手段と、を有することを特徴とするプリント基板の配線構造チェックシステムが提供される。
【０００９】
即ち、本発明では、チェック対象となる基板上の信号配線に関し、電源プレーン上に、高速信号配線が存在するか否かを検証する手段と、上記の高速信号配線が存在する場合に、上記電源プレーン上に仮設計された上記高速信号配線の配置（即ち、グランドプレーン層端または電源プレーン層端からのプリント基板の平面方向の距離（垂直距離（ｄｉｓｔ）））を測定すると共に、上記高速信号配線に係る回路仕様に基づいて、（上記高速信号配線の配置に関する上記説明の垂直距離に関して）上記測定した垂直距離（ｄｉｓｔ）と、閾値とを比較する手段と、上記測定した垂直距離（ｄｉｓｔ）が、上記閾値を超えていない場合には、上記信号配線名に対応する適切な指示メッセージを表示する手段を設け、これにより、配線設計の支援を可能としている。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のグランド（電源）プレーン層端と高速信号線との関係を示す配線図である。
【００１１】
図１に示す配線図は、電源プレーン１と、電源プレーン１上に設置されたドライバ１１と、レシーバ１２と、ドライバ１１とレシーバ１２とを結ぶ高速信号配線１３とを備える。
【００１２】
図２〜４は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線構造を示す配線構造図である。
図２は、マイクロストリップラインと呼ばれる配線構造を示し、図３は、シングルストリップラインと呼ばれる配線構造を示し、図４は、ダブルストリップラインと呼ばれる配線構造を示す。
【００１３】
図２に示す配線構造は、電源ベタ層２１（プレーン層）と、電源ベタ層２１上の配線２２を備え、図３に示す配線構造は、電源ベタ層３１と、電源ベタ層３１間の配線３２を備え、図４に示す配線構造は、電源ベタ層４１と、電源ベタ層４１間の２系統の配線４２を備える。
【００１４】
なお、図２は、一般的な配線基板上の配線構造を示しているが、図１に示す高速信号配線も、図２に示す配線の範疇に含まれるものとする。
また、図２〜４に示す配線構造において、符号ｗで示す長さは、配線の配線幅（μｍ）を示し、符号ｔで示す長さは、配線の配線厚を示し、符号ｈで示す長さは、マイクロストリップライン構造における配線とプレーン層間の距離（μｍ）を示し、符号ｂで示す長さは、シングルストリップライン構造におけるプレーン層間の距離（μｍ）を示し、符号ａで示す長さは、シングルストリップライン又はダブルストリップライン構造における配線と該配線に垂直距離が最も近いプレーン層間の距離（μｍ）を示し、符号ｄで示す長さは、ダブルストリップライン構造における２系統の配線の配線間距離（μｍ）を示し、符号（ε_r）は、シングルストリップライン構造における電源ベタ層３１間及びダブルストリップライン構造における電源ベタ層４１間の比誘電率を示し、符号（ε_reff）は、マイクロストリップライン構造における電源ベタ層２１と高速信号配線２２間の実効比誘電率を示し、符号（ｄｉｓｔ）は、高速信号配線と電源層端との垂直距離（ｍｍ）を示す。
【００１５】
以下、本発明に係るプリント基板の配線構造チェックシステムの機能を説明する。
但し、本発明に係るプリント基板の配線構造チェックシステムの構成については、通常のコンピュータシステムとなるので、図示は省略する。
【００１６】
本発明に係るプリント基板の配線構造チェックシステムでは、チェック対象とするグランド（電源）プレーン上に存在する仮設計の高速信号配線に対して、該高速信号配線に最も近いプレーン層端または電源プレーン層端までの垂直距離（プリント基板の平面方向の距離：平面方向距離）を測定すると共に、上記高速信号配線と上記プレーン層端とが最低限確保すべき距離を、（１）〜（６）式で計算し、上記測定した垂直距離が上記計算した最低限確保すべき距離よりも短いか否かの検証、即ち、上記高速信号配線が、グランドプレーン層端または電源プレーン層端に近づき過ぎているか否かのチェックを実施し、上記測定した距離が、上記最低限確保すべき距離よりも短い場合には、エラーメッセージを出力表示すると共に、上記高速信号配線を、上記計算で与えられる必要距離だけ基板中心方向に移動させるように指示することにより、従来の設計工程を変えることなく、更に、設計コストを上げることも無く、高速信号配線から発生する放射ノイズを大幅に抑える設計を可能としている。
【００１７】
図５，６は、本発明の実施の形態に係るプリント基板の配線設計支援方法の配線構造チェックシステムの動作を示すフローチャートである。
以下、図１乃至４を参照しつつ、図５，６に示すフローチャートを使用して、本実施の形態に係るシステムの動作を説明する。
【００１８】
以下、上記ドライバとレシーバ間の上記高速信号配線を流れる電流のパルス幅（Sec）を符号τで示し、該パルスの立ち上がり時間（Sec）を符号τｒで示し、上記信号配線を流れる電流の最大適用周波数（MHz）を符号ｆｘで示し、上記信号配線を流れる電流の最大適用周波数ｆｘにおける電圧レベルをＬｅｖｅｌ_fxで示す。
【００１９】
また、符号Ｋ１〜Ｋ４を所与の定数とし、特に、符号Ｋ１は、上記信号配線を流れる電流の所与の最大適用周波数（MHz)とし、符号Ｋ２は、上記最大適用周波数ｆｘにおける電圧レベルの所与の基準レベルとする。
【００２０】
但し、図５に示すフローチャート及び下記の説明中で使用する（１）〜（７）式については、纏めて後述する。
まず、ステップＳ１では、（１）式の代入を実行することで、チェックに必要な初期条件を設定する。
【００２１】
ステップＳ２では、基板情報を格納する基板データベース（図示は省略）から全ての配線名を抽出する。
ステップＳ３では、一つの配線名上に存在する全ての部品を抽出し、それらをドライバのリストとレシーバのリストに分類する。
【００２２】
ステップＳ４では、上記ドライバのリスト、及びレシーバのリストから、ドライバとレシーバの組み合わせリストを作成する。
ステップＳ５では、上記作成したドライバとレシーバの組み合わせリストから、一組を取り出し、該組に関するドライバの回路情報を抽出する。
【００２３】
ステップＳ６では、条件式として１／（πτｒ）＜ｆｘを判定し、該条件式が満たされていれば、ステップＳ８にて、後述する（２）式によりＬｅｖｅｌ_fxを算出し、該条件式が満たされていなければ、ステップＳ７に移る。
【００２４】
ステップＳ７では、条件式として１／（πτｒ）≧ｆｘかつ１／（πτ）＜ｆｘを判定し、該条件式が満たされていれば、ステップＳ９にて、後述する（３）式によりＬｅｖｅｌ_fxを算出し、該条件式が満たされていなければ、ステップＳ１０にて、後述する（４）式によりＬｅｖｅｌ_fxを算出し、ステップＳ１１に移る。
【００２５】
ステップＳ１１では、上記ドライバとレシーバ間の上記高速信号配線を流れる電流の基準レベルをＫ２とする時、定数Ｋ２を含む条件式としてＬｅｖｅｌ_fx≧Ｋ２（即ち、（５）式）を判定し、該条件式が満たされていなければ、上記のステップＳ５に戻り、該条件式が満たされていれば、下記のステップＳ１２に移る。
【００２６】
ステップＳ１２では、下記の一連のステップにより、上記ドライバとレシーバ間の配線構成を順次に一つずつに、ドライバ端からレシーバ端に向かって調査するための準備をする。
【００２７】
ステップＳ１３では、配線の最小構成単位（セグメント）群の中から、最も基板端に近いセグメント（ここでは、セグメントＡとする）を抽出する。
ステップＳ１４では、セグメントＡの配線構成を調査し、プレーン層端を特定する（以下、図６に示すフローチャートの説明に移る）。
【００２８】
ステップＳ１５では、セグメントＡと最も近い上記特定されたプレーン層端との距離を測定する。
ステップＳ１６では、セグメントＡに係る配線構造がマイクロストリップラインであるか否かを検証し、マイクロストリップラインでなければ、ステップＳ１７に移り、マイクロストリップラインであれば、ステップＳ１８に移る。
【００２９】
ステップＳ１７では、セグメントＡに係る配線構造がシングルストリップライン又はダブルストリップラインであるか否かを検証し、シングルストリップライン又はダブルストリップラインでなければ、後述するステップＳ２６に移り、シングルストリップライン又はダブルストリップラインであれば、後述するステップＳ１９に移る。
【００３０】
ステップＳ１８では、配線層とプレーン層との間の距離（ｈ）を測定し、後述するステップＳ２０に移る。
ステップＳ１９では、配線層とプレーン層との間の距離（ａ）を測定し、後述するステップＳ２１に移る。
【００３１】
ステップＳ２０では、（６）式の評価、即ち、符号（ｄｉｓｔ）で示される垂直距離が定数Ｋ３×ｈを超えるか否かを判定し、超える場合は、後述するステップＳ２６に移り、超えない場合は、後述するステップＳ２２に移る。
【００３２】
ステップＳ２１では、（７）式の評価、即ち、符号（ｄｉｓｔ）で示される垂直距離が定数Ｋ４×ａを超えるか否かを判定し、超える場合は、後述するステップＳ２６に移り、超えない場合は、ステップＳ２２に移る。
【００３３】
ステップＳ２２では、上記特定したプレーン端と、該プレーン端に最も垂直距離が近い基板端との間に、同電位／異電位の別のプレーンが存在するか否かを調査する。
【００３４】
ステップＳ２３では、上記別のプレーンが存在する場合は、制御の流れを後述するステップＳ２６に移し、存在しない場合は、ステップＳ２４に移る。
ステップＳ２４では、上記配線名に対応する対策指示（１）を出力表示する。該対策指示（１）としては、例えば、「配線（セグメントＡ）をプレーン端から距離（２０ａまたは２０ｈ）以上離しなさい」といった内容が可能である。
【００３５】
ステップＳ２５では、引き続き、上記配線名に対応する対策指示（２）を出力表示する。該対策指示（２）としては、例えば、「配線（セグメントＡ）と基板端との間にガード配線を追加しなさい」といった内容が可能である。
【００３６】
ステップＳ２６では、次のドライバとレシーバの組み合わせリストをチェックする。
ステップＳ２７では、全てのドライバとレシーバの組み合わせリストをチェックし終えたならば、次の配線名をチェックする。
【００３７】
ステップＳ２８では、全ての配線名をチェックしたならば、上記全ての対策指示、即ち、対策指示（１），（２）を表示出力して処理を終了する。
図７は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
【００３８】
図７に示す配線基板上の配線（基板配線）は、電源プレーン７と、電源プレーン７上のドライバ７１及びレシーバ７２と、ドライバ７１とレシーバ７２とを結ぶ高速信号配線７３を備える。
【００３９】
上記基板配線の仕様は、下記のとおりとする。
即ち、信号配線名をＥ１とし、配線全長を１００．０（ｍｍ）とし、ドライバ（Ｄ）をＩＣ１００，１pinとし、レシーバ（Ｒ）をＩＣ２００，１pinとし、動作周波数を５０．０（MHz）とし、パルス幅（τ）を１０．０（ｎｓ）とし、立ち上がり時間（τｒ）を１．０（ｎｓ）とし、振幅（Ａ）を３．３（Ｖ）とし、配線とプレーン層端との垂直距離（ｄｉｓｔ）を０．１６（ｍｍ）とする。
【００４０】
図８は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。
図８に示す配線基板上の配線構造の仕様は、下記のとおりとする。
【００４１】
即ち、配線構造の型はマイクロストリップラインとし、配線幅（Ｗ）を０．１６（ｍｍ）＝１６０（μｍ）とし、配線厚（ｔ）を０．０４（ｍｍ）＝４０（μｍ）とし、配線高（ｈ）を０．１０（ｍｍ）＝１００（μｍ）とし、実効比誘電率（ε_reff）を４．３とし、配線とプレーン層端との垂直距離（ｄｉｓｔ）を０．１６（ｍｍ）とする。
【００４２】
図９〜１０は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図６に示す基板配線を備え、かつ図７に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャートである。
【００４３】
図９〜１０に示すフローチャートにおいて、太い実線で示す経路は、上記実行時において実際に実行された処理の経路を示し、破線で示す経路は、上記実行時において実行されなかった処理の経路を示す。
【００４４】
ここでは、ステップＳ１〜Ｓ６，Ｓ８，Ｓ１１〜Ｓ１６，Ｓ１８，Ｓ２０，Ｓ２２〜Ｓ２８の経路で示す間の処理が実行され、他の処理は実行されなかったことを示している。
【００４５】
以下、上記処理過程を、実際に実行された処理をトレースして説明する。
但し、ここでは、定数Ｋ１＝１２００、即ち、所与の最大適用周波数ｆｘ＝１２００（MHz）とし、また、定数Ｋ２＝７２．０、即ち、所与の基準レベルを７２．０（ｄＢμＶ）とし、さらに、定数Ｋ３，Ｋ４をいずれも２０と設定する。
【００４６】
まずステップＳ１では、初期条件として、最大適用周波数ｆｘ（MHz）＝１２００（MHz）、基準レベル＝７２．０（ｄＢμＶ）を設定する。
ステップＳ２では、図７，８に示す基板配線の配線名Ｅｌを抽出する。
【００４７】
ステップＳ３，Ｓ４では、ドライバのリスト（ＩＣ１００）と、レシーバのリスト（ＩＣ２００）から、組み合わせリスト（ＩＣ１００，１Ｃ２００）を作成する。
【００４８】
ステップＳ５，Ｓ６，Ｓ８では、上記ドライバの回路情報から符号τ，τｒで示される回路変数を抽出し、（２）式を用いて、Ｌｅｖｅｌ_fx＝８７．３（ｄＢμＶ）を算出する。
【００４９】
ステップＳ１１では、上記のＬｅｖｅｌ_fx＝８７．３（ｄＢμＶ）と、上記の基準レベル、即ち、７２．０（ｄＢμＶ）とを比較する。
ステップＳ１２〜Ｓ１４では、上記の配線名Ｅｌなる基板配線の配線構成を調査した結果、基板端に最も近いセグメントであるセグメントＡの存在を確認してプレーン端を特定する。
【００５０】
ステップＳ１５では、上記セグメントＡに最も近いプレーン層端との垂直距離（ｄｉｓｔ）として、０．１６（ｍｍ）を測定する。
Ｓ１６，Ｓ１８では、上記セグメントＡに係る配線構造がマイクロストリップラインであることを確認して、その配置、即ち、配線層とプレーン層との間の距離（ｈ）として、０．１０（ｍｍ）を測定する。
【００５１】
ステップＳ２０では、上記セグメントＡに最も近いプレーン層端との垂直距離（ｄｉｓｔ）＝０．１６（ｍｍ）と、定数Ｋ３×上記の距離（ｈ）＝２．０（ｍｍ）とを比較し、その結果として、ステップＳ２２に移る。
【００５２】
ステップＳ２２，Ｓ２３では、上記特定したプレーン層端と最も近い基板端との間に、別のプレーンが存在しないことを確認する。
ステップＳ２４では、上記配線名Ｅ１に対応する対策指示（１）を表示出力する。
【００５３】
ステップＳ２５では、同様に、上記配線名Ｅ１に対応する対策指示（２）を表示出力する。
ステップＳ２６〜Ｓ２８では、他の配線名が存在しないことを確認して、上記の対策指示（１），（２）を表示してチェックを終了する。
【００５４】
なお、高速信号配線とグランドプレーン端からの垂直距離（ｄｉｓｔ）が、０．１６（ｍｍ）の場合と、１２．５（ｍｍ）の場合とで磁界測定を行なった結果について説明する。
【００５５】
トラッキングジェネレーターから０（ｄＢｍ）（但し、周波数範囲は、１００（MHz）〜１（GHz））を入力し、磁界プローブ（ループアンテナ）にて被測定面から７ｍｍ上部をＸ（横）方向と、Ｙ（縦）方向に測定（近傍磁界測定）した結果、グランドプレーン層端からの垂直距離が０．１６（ｍｍ）のケースと、グランドプレーン層端からの垂直距離が１２．５（ｍｍ）のケースとの、両ケースにおいて、広範囲に磁界レベルが下がっている（最大１２（ｄＢ）となる）事実を確認した。
【００５６】
これにより、本発明に係るプリント基板の配線構造チェックシステムは、プリント基板配線に生じる不要な電磁波放射ノイズを大幅に抑えるような設計を可能にすることが明らかとなった。
【００５７】
（数式に係る説明）
以下、上記説明で参照した数式を説明する。
但し、以下では、符号Ａは、高速信号配線を流れるパルス電流の振幅（Ｖ）とし、他の符号については既述のとおりである。
【００５８】
以下、上記フローチャート中の処理の説明で参照した数式を説明する。
まず、ステップＳ１に係る数式として、下記の（１）式がある。
【００５９】
【数１】
ｆｘ＝Ｋ１ …………………………………………………………………（１）
次に、図５，９に示すフローチャートのステップＳ６，Ｓ８に係る条件式として、下記の（２）式がある。
【００６０】
【数２】
ＩＦ１／（π×τｒ）＜ｆｘＴＨＥＮ
Ｌｅｖｅｌ_fx＝１２０＋２０ｌｏｇ₁₀（Ａ×τｒ／τ）−４０ｌｏｇ₁₀（ｆｘ×π×τｒ） ……………………………………………………………………（２）
また、図５，９に示すフローチャートのステップＳ７，Ｓ９に係る条件式として、下記の（３）式がある。
【００６１】
【数３】
ＩＦ１／（π×τｒ）≧ｆｘＡＮＤ１／（π×τ）＜ｆｘＴＨＥＮ
Ｌｅｖｅｌ_fx＝１２０＋２０ｌｏｇ₁₀（Ａ／｛ｆｘ×π×τ｝） ………（３）
さらに、図５，９に示すフローチャートのステップＳ７，Ｓ１０に係る条件式として、下記の（４）式がある。
【００６２】
【数４】
ＩＦ１／（π×τ）≧ｆｘＴＨＥＮ
Ｌｅｖｅｌ_fx＝１２０＋２０ｌｏｇ₁₀Ａ …………………………………（４）
次に、図５，９に示すフローチャートのステップＳ１１に係る判定式として、下記の（５）式がある。
【００６３】
【数５】
Ｌｅｖｅｌ_fx≧Ｋ２ …………………………………………………………（５）
次に、図６，１０に示すフローチャートのステップＳ２０に係る判定式として、下記の（６）式がある。
【００６４】
【数６】
ｄｉｓｔ≦Ｋ３×ｈ …………………………………………………………（６）
最後に、図６，１０に示すフローチャートのステップＳ２１に係る判定式として、下記の（７）式がある。
【００６５】
【数７】
ｄｉｓｔ≦Ｋ４×ａ …………………………………………………………（７）
なお、図５，６のフローチャートで示した処理を実行するプログラムなど、本発明の実施の形態に係るプリント基板の配線構造チェックシステムに上記の処理を行わせるためのプログラムは、ＣＤ−ＲＯＭや磁気テープなどのコンピュータ読み取り可能な記録媒体に格納して配付してもよい。そして、少なくともマイクロコンピュータ，パーソナルコンピュータ，汎用コンピュータを範疇に含むコンピュータが、上記の記録媒体から上記プログラムを読み出して、実行するものとしてもよい。
【００６６】
【発明の効果】
以上に説明したとおり、本発明では、電源プレーン上に仮設計された高速信号配線の配置（即ち、グランドプレーン層端または電源プレーン層端からの垂直距離）を、閾値と比較する手段を設け、上記の配置が正しくないと認められた時には、信号配線名に対応した適切な指示を表示出力することができるので、プリント基板上の配線設計の支援が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のグランド（電源）プレーン層端と高速信号線との関係を示す配線図である。
【図２】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線構造を示す配線構造図である。
【図３】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる他の配線構造を示す配線構造図である。
【図４】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる他の配線構造を示す配線構造図である。
【図５】本発明の実施の形態に係るプリント基板の配線設計支援方法の配線構造チェックシステムの動作を示すフローチャート（前半）である。
【図６】本発明の実施の形態に係るプリント基板の配線設計支援方法の配線構造チェックシステムの動作を示すフローチャート（後半）である。
【図７】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
【図８】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。
【図９】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図６に示す基板配線を備え、かつ図７に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャート（前半）である。
【図１０】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図６に示す基板配線を備え、かつ図７に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャート（後半）である。
【符号の説明】
１……電源プレーン、１１……ドライバ、１２……レシーバ、１３……高速信号配線、２１，３１，４１……電源ベタ層、２２，３２，４２……配線

Claims

プリント基板上に仮設計された配線の配線構造をチェックするためのプリント基板の配線構造チェックシステムであって、
前記配線上に存在する部品群からドライバとレシーバの組み合わせを順次に抽出すると共に、前記組み合わせの一つに対応するドライバの回路情報を抽出した後、該回路情報の少なくとも一部を変数に含む所定の判定式の評価結果に応じて、高速信号配線が存在するか否かを判定する対象判定手段と、
前記配線の配線構成の最小単位の集合であるセグメント群の中から、最も基板端に近いセグメントを抽出するセグメント抽出手段と、
前記セグメント抽出手段により抽出されたセグメントの配線構成を調査して、該セグメントのドライバからレシーバに向かう配線との前記プリント基板の平面方向の距離が最も近いプレーン層端を特定するプレーン層端特定手段と、
前記セグメントのドライバからレシーバに向かう配線と、前記プレーン層端特定手段が特定したプレーン層端との前記プリント基板の平面方向の距離を測定する平面方向距離測定手段と、
測定された前記プリント基板の平面方向の距離が閾値以上であるか否かを判定する距離判定手段と、
前記距離判定手段による判定結果により、前記配線に対応した所定の指示を含むメッセージを表示するメッセージ表示手段と、
を有することを特徴とするプリント基板の配線構造チェックシステム。
前記プリント基板の配線構造チェックシステムは、前記回路情報に応じて前記配線に流されるパルス電流の電圧レベルを算出する電圧レベル算出手段を備え、
前記対象判定手段は、前記電圧レベル算出手段により算出された前記電圧レベルが所与の基準電圧よりも低くない時に、高速信号配線が存在するものと判定することを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
前記電圧レベル算出手段は、前記回路情報に含まれる最大適用周波数と、立ち上がり時間と、パルス幅と、振幅とを変数に含む所定の条件式の判定結果に応じて、前記電圧レベルを算出することを特徴とする請求項２記載のプリント基板の配線構造チェックシステム。
前記距離判定手段が判定に用いる前記閾値は、前記セグメントのドライバからレシーバに向かう配線の配線層と、前記プレーン層端を有するプレーン層との層間距離に所定の係数を乗じた値とすることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
前記プリント基板の配線構造チェックシステムは、前記回路情報の少なくとも一部を変数に含む所定の算式による計算結果を含めたメッセージを表示するメッセージ表示手段を備えたことを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。