CN1610485A - 印刷电路板布局图出图前的测试点的检查方法 - Google Patents
印刷电路板布局图出图前的测试点的检查方法 Download PDFInfo
- Publication number
- CN1610485A CN1610485A CN 200310104323 CN200310104323A CN1610485A CN 1610485 A CN1610485 A CN 1610485A CN 200310104323 CN200310104323 CN 200310104323 CN 200310104323 A CN200310104323 A CN 200310104323A CN 1610485 A CN1610485 A CN 1610485A
- Authority
- CN
- China
- Prior art keywords
- test points
- layout
- available
- data
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 222
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000007689 inspection Methods 0.000 title description 6
- 239000000523 sample Substances 0.000 claims description 20
- 238000010586 diagram Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种印刷电路板布局图出图前的测试点的检查方法。首先，提供一布局文字数据，布局文字数据可出图为一印刷电路板布局图。接着，搜集布局文字数据中的数个节点的名称数据。然后，搜集布局文字数据中的数个可用测试点的布局数据。接着，分析这些可用测试点的有效性，以选出数个有效测试点。然后，从这些有效测试点中选出各节点的一实际测试点。接着，分析这些节点及这些实际测试点的分布数据。
Description
技术领域
本发明涉及一种印刷电路板(printed circuit board，PCB)的测试点的检查方法，特别是涉及一种印刷电路板布局(layout)图出图前的测试点的检查方法。
背景技术
印刷电路板是电子装置中相当关键的构成要件，其主要功能在于固定零件及连通零件间的电路，以提供安稳的电路环境。依照电路配置的方式，印刷电路板又可区分为单面板、双面板及多层板。其中，单面板是以绝缘基板为零件安装时的支撑体，并将连接零件的金属线路布局在绝缘基板上。随着电子装置的功能日趋多元化，零件数目也将增多，且线路设计也更复杂，单面板将会不敷使用，而双面板即可在此时派上用场。双面板是将电路布局于绝缘基板的正背面，并在绝缘基板上布局电路贯孔(via)，以连接正背面的电路。此外，多层板则应用在较复杂的电路环境，其将电路布置成多层结构且压合在一起，在各层间布局电路贯孔，以连接各层电路。
请参照图1，其示出了传统的印刷电路板的形成方法的流程图。首先，在步骤10中，电路设计者设计一零件线路图。接着，进入步骤11，布局人员利用印刷电路板布局软件工具进行零件线路图的布局操作。一开始时，显示在计算机屏幕上的布局图像会有点杂乱，布局人员即可将零件及线路排列整齐。然后，进入步骤12，布局人员目视计算机屏幕中所显示的布局图像，并利用印刷电路板布局软件工具进行布局图中的节点的测试点的配置操作。节点定义为连接任意两零件之间的线路接点，且一个节点必须搭配一个测试点。接着，进入步骤13，布局人员直接在计算机屏幕上目检布局图像中测试点的分布状况，并检查每一个节点是否都有搭配到一个测试点。然后，进入步骤14，布局人员将布局图像的最后结果转成一布局文字数据并输出。其中，布局文字数据是至少包括此块印刷电路板上的所有节点的名称数据、所有测试点的布局数据及所有零件的布局数据等等。
接着，进入步骤15，以特定出图软件将布局文字数据出图为一印刷电路板布局图，如哥伯文件(Gerber file)，并送至印刷电路板制造厂商。然后，进入步骤16，印刷电路板厂商将依照印刷电路板布局图入料制造印刷电路板。接着，进入步骤17，以设备检测印刷电路板的电性品质。其中，设备将依照布局文字数据来制作，且设备上具有许多探针(probe)，这些探针用以与印刷电路板的正背面的测试点接触，以进行印刷电路板的电性测试。
需要注意的是，在印刷电路板布局图出图前以人工目检测试点的分布状况的方式，导致布局人员必须花费很多作业时间。一旦布局人员分心、不注意或分神时，布局人员很容易忽略掉有些测试点的检查操作，无形当中增加了印刷电路板的生产风险。当有些测试点的距离小于探针的直径或有些测试点被零件盖住而没有被布局人员检查出来时，将会影响印刷电路板的电性品质及可测率，而增加不合格印刷电路板的报废率、设备的制作时间及设备的制作成本，相当不符合经济效益。
发明内容
有鉴于此，本发明的目的就是在提供一种印刷电路板布局图出图前的测试点的检查方法，可以在印刷电路板布局图给印刷电路板制造厂商前先作测试点的检查，以得知所有测试点的分布状况。一方面可以早一点发现测试点的问题而解决，另一方面可以提高印刷电路板的电性品质及可测率，而降低不合格印刷电路板的报废率、设备的制作时间及设备的制作成本，相当符合经济效益。
根据本发明的目的，提出一种印刷电路板布局图出图前的测试点的检查方法。首先，提供一布局文字数据，布局文字数据可出图为一印刷电路板布局图。接着，搜集布局文字数据中的数个节点的名称数据。然后，搜集布局文字数据中的数个可用测试点的布局数据。接着，分析这些可用测试点的有效性，以选出数个有效测试点。然后，从这些有效测试点中选出各节点的一实际测试点。接着，分析这些节点及这些实际测试点的分布数据。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1示出了传统的印刷电路板的形成方法的流程图。
图2示出了依照本发明的实施例一的印刷电路板布局图出图前的测试点的检查方法的流程图。
图3示出了依照本发明的实施例二的印刷电路板布局图出图前的测试点的检查方法的流程图。
具体实施方式
实施例一
请参照图2，其示出了依照本发明的实施例一的印刷电路板布局图出图前的测试点的检查方法的流程图。首先，在步骤20中，提供一布局文字数据，布局文字数据可出图为一印刷电路板布局图。接着，进入步骤21中，搜集此布局文字数据中的数个节点的名称数据。然后，进入步骤22中，搜集布局文字数据中的数个可用测试点的布局数据。其中，这些可用测试点的布局数据包括各可用测试点位于一印刷电路板上的位置坐标、各可用测试点所连接的节点的名称及各可用测试点的测试点型式，可用测试点的测试点型式例如是平面测试点、贯孔及零件脚。
接着，进入步骤23中，分析这些可用测试点的有效性，以选出数个有效测试点。例如，根据这些可用测试点的布局数据，以判断任意两可用测试点之间的距离是否小于一默认值来决定可用测试点的有效性。当两可用测试点之间的距离小于默认值时，选出两可用测试点中的一可用测试点为一有效测试点；当两可用测试点之间的距离大于或等于默认值时，定义两可用测试点为两有效测试点。其中，默认值可以是本领域的技术人员所使用的设备的探针的直径值，如50、75或100密耳(mil)。
然后，进入步骤24中，从这些有效测试点中选出各节点的一实际测试点。例如，依平面测试点、贯穿孔及零件脚的测试点型式的顺序，从这些有效测试点中选出各节点的一实际测试点。接着，进入步骤25中，分析这些节点及这些实际测试点的分布数据，如表一所示。如表一的第(A)项所示为可测率，其是由具有实际测试点的节点的数目除以这些节点的数目后所得。其中，可测率例如为96％。如表一的第(B)项所示，这些节点及这些实际测试点的分布数据还包括这些实际测试点在一印刷电路板的正背面上的分布数目及分布比率。其中，正面实际测试点的数目为74，而背面实际测试点的数目为278，则正面测试点的比率为20％，且背面测试点的比率为80％。当然，还有正背面平面测点的数目和贯孔的数目数据。如表一的第(C)项所示，这些节点及这些实际测试点的分布数据还包括所连接的零件数目小于2的节点的数目，即NC(not connect)点的数目。其中，NC点的数目例如为18。
如表一的第(D)项所示，这些节点及这些实际测试点的分布数据还包括这些实际测试点之间的距离的分布数据及所适用的探针规格。其中，间隔距离介于50(mil)～75(mil)之间的两实际测试点可以个别适用于直径大小为50(mil)的探针，而适用于直径大小为50(mil)的探针的正面实际测试点的数目例如为14。间隔距离介于75(mil)～100(mil)之间的两实际测试点可以个别适用于直径大小为75(mil)的探针，而适用于直径大小为75(mil)的探针的正面实际测试点的数目例如为9。间隔距离介于100(mil)以上的两实际测试点可以个别适用于直径大小为100(mil)的探针，而适用于直径大小为100(mil)的探针的正面实际测试点的数目例如为51。由于探针的直径越小，其价格越昂贵，本发明可以藉此实际测试点之间的距离的分布数据及所适用的探针规格来减少所使用的探针成本。
另外，这些节点及这些实际测试点的分布数据还包括缺乏一实际测试点的节点的名称数据，即无实际测试点的节点的名称数据，在此省略并未显示于表一中。
表一
| (A)可测率：352/366＝96％ | ||||
| (B)正面实际测试点的数目：74 | 正面比率：20％ | |||
| 正面平面测试点的数目：74 | 正面贯孔的数目：0 | |||
| 背面实际测试点的数目：278 | 背面比率：80％ | |||
| 背面平面测试点的数目：263 | 背面贯孔的数目：15 | |||
| (C)所连接的零件数目小于2的节点(NC点)的数目：18 | ||||
| (D) | 所适用的探针规格 | |||
| 50(mil) | 75(mil) | 100(mil) | ||
| 正面实际测试点的数目 | 14 | 9 | 51 |
| 背面实际测试点的数目 | 96 | 50 | 132 |
| 所需探针的数目 | 110 | 59 | 183 |
| 所需探针的比率(％) | 30 | 16 | 50 |
当布局人员拿到上述的这些节点及这些实际测试点的分布数据时，布局人员可以进行布局文字数据的修改操作。待修改后，可以再执行本检查方法一次。如此一来，在反复的检查操作下，本发明可以减少测试点被遗漏检查的程度，并且提高印刷电路板的可测率。
实施例二
请参照图3，其示出了依照本发明的实施例二的印刷电路板布局图出图前的测试点的检查方法的流程图。首先，在步骤30中，提供一布局文字数据，布局文字数据可出图为一印刷电路板布局图。接着，进入步骤31中，搜集此布局文字数据中的数个节点的名称数据。然后，进入步骤32中，搜集布局文字数据中的数个可用测试点的布局数据。其中，这些可用测试点的布局数据包括各可用测试点位于一印刷电路板上的位置坐标、各可用测试点所连接的节点的名称及各可用测试点的测试点型式，可用测试点的测试点型式例如是平面测试点、贯孔及零件脚。接着，进入步骤33中，搜集此布局文字数据中的数个零件的布局数据。其中，这些零件的布局数据包括各零件于印刷电路板上的位置坐标、各零件的大小、各零件所连接的节点的名称及各零件的型式，如表面黏着型(surface mount technology，SMT)组件或引脚插入型(pin through hole，PTH)组件。
然后，进入步骤34中，分析这些可用测试点的有效性，以选出数个有效测试点。例如，根据这些可用测试点的布局数据及这些零件的布局数据，以判断这些可用测试点是否被这些零件压到来决定可用测试点的有效性。当一可用测试点被这些零件压到时，定义此可用测试点为一无效测试点；当一可用测试点没有被这些零件压到时，定义此可用测试点为一有效测试点。
或者是，以判断任意两可用测试点之间的距离是否小于一默认值来决定可用测试点的有效性。当两可用测试点之间的距离小于默认值时，选出两可用测试点中的一可用测试点为一有效测试点；当两可用测试点之间的距离大于或等于默认值时，定义两可用测试点为两有效测试点。其中，默认值可以是本领域的技术人员所使用的设备的探针的直径值，如50、75或100密耳(mil)。
此外，本发明亦可先判断这些可用测试点是否被这些零件压到，再判断任意两没被这些零件压到的可用测试点之间的距离是否小于一默认值来决定可用测试点的有效性。例如，首先，判断这些可用测试点是否被这些零件压到；当一可用测试点被这些零件压到时，定义可用测试点为一无效测试点；当一可用测试点没有被这些零件压到时，定义该可用测试点为一零件外的测试点。接着，判断任意两零件外的测试点之间的距离是否小于一默认值；当两零件外的测试点之间的距离小于默认值时，选出两零件外的测试点中的一零件外的测试点为一有效测试点；当两零件外的测试点之间的距离大于或等于默认值时，定义两零件外的测试点为两有效测试点。
另外，本发明亦可先判断两可用测试点之间的距离是否小于一默认值，再判断此两可用测试点是否被这些零件压到来决定可用测试点的有效性。首先，判断任意两可用测试点之间的距离是否小于一默认值；当两可用测试点之间的距离小于默认值时，选出两可用测试点中的一可用测试点为一预设测试点；当两可用测试点之间的距离大于或等于默认值时，定义两可用测试点为两预设测试点。接着，判断这些预设测试点是否被这些零件压到；当一预设测试点被这些零件压到时，定义此预设测试点为一无效测试点；当一预设测试点没有被这些零件压到时，定义此预设测试点为一有效测试点。
待这些可用测试点的有效性被分析完后，便进入步骤35中，从这些有效测试点中选出各节点的一实际测试点。例如，依平面测试点、贯穿孔及零件脚的测试点型式的顺序，从这些有效测试点中选出各节点的一实际测试点。然后，进入步骤36中，分析这些节点及这些实际测试点的分布数据。
其中，这些节点及这些实际测试点的分布数据包括一由具有实际测试点的节点的数目/这些节点的数目后所得到的可测率、这些实际测试点在一印刷电路板的正背面上的分布数目及分布比率、所连接的零件数目小于2的节点的数目、这些实际测试点之间的距离的分布数据及所适用的探针规格和缺乏一实际测试点的节点的名称数据，其结果如表一所述，在此不再赘述。
本发明上述实施例所披露的印刷电路板布局图出图前的测试点的检查方法，可以在印刷电路板布局图给印刷电路板制造厂商前先作测试点的检查，以得知所有测试点的分布状况。一方面可以早一点发现测试点的问题而解决，另一方面可以提高印刷电路板的电性品质及可测率，而降低不合格印刷电路板的报废率、设备的制作时间及设备的制作成本，相当符合经济效益
综上所述，虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求为准。
Claims (10)
1.一种印刷电路板布局图出图前的测试点的检查方法，包括：
提供一布局文字数据，该布局文字数据可出图为一印刷电路板布局图；
搜集该布局文字数据中的多个节点的名称数据；
搜集该布局文字数据中的多个可用测试点的布局数据；
分析所述可用测试点的有效性，以选出多个有效测试点；
从所述有效测试点中选出各该节点的一实际测试点；以及
分析所述节点及所述实际测试点的分布数据。
2.如权利要求1所述的方法，其中所述可用测试点的布局数据包括各该可用测试点位于一印刷电路板上的位置坐标、各该可用测试点所连接的节点的名称及各该可用测试点的测试点型式，且该方法在该分析所述可用测试点的有效性的步骤中还包括：
判断任意两该可用测试点之间的距离是否小于一默认值；
当两该可用测试点之间的距离小于该默认值时，选出两该可用测试点中的一可用测试点为一有效测试点；以及
当两该可用测试点之间的距离大于或等于该默认值时，定义两该可用测试点为两有效测试点。
3.如权利要求1所述的方法，该方法在搜集该布局文字数据中的多个可用测试点的布局数据的步骤及该分析所述可用测试点的有效性的步骤之间还包括：
搜集该布局文字数据中的多个零件的布局数据。
4.如权利要求3所述的方法，其中所述可用测试点的布局数据包括各该可用测试点在一印刷电路板上的位置坐标、各该可用测试点所连接的节点的名称及各该可用测试点的测试点型式，而所述零件的布局数据包括各该零件于该印刷电路板上的位置坐标、各该零件的大小、各该零件的型式及各该零件所连接的节点的名称，且该方法在该分析所述可用测试点的有效性的步骤中还包括：
判断所述可用测试点是否被所述零件压到；
当一可用测试点被所述零件压到时，定义该可用测试点为一无效测试点；以及
当一可用测试点没有被所述零件压到时，定义该可用测试点为一有效测试点。
5.如权利要求4所述的方法，其中所述节点及所述实际测试点的分布数据包括所连接的零件数目小于2的该节点的数目。
6.如权利要求1所述的方法，其中该方法在该从所述有效测试点中选出各该节点的一实际测试点的步骤中还包括：
依平面测试点、贯穿孔及零件脚的测试点型式的顺序，从所述有效测试点中选出各该节点的一实际测试点。
7.如权利要求1所述的方法，其中所述节点及所述实际测试点的分布数据包括一由具有该实际测试点的该节点的数目/所述节点的数目后所得到的可测率。
8.如权利要求1所述的方法，其中所述节点及所述实际测试点的分布数据包括所述实际测试点在一印刷电路板的正背面上的分布数目及分布比率。
9.如权利要求1所述的方法，其中所述节点及所述实际测试点的分布数据包括所述实际测试点之间的距离的分布数据。
10.如权利要求1所述的方法，其中所述节点及所述实际测试点的分布数据包括缺乏一实际测试点的该节点的名称数据及所适用的探针规格。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310104323 CN1610485A (zh) | 2003-10-24 | 2003-10-24 | 印刷电路板布局图出图前的测试点的检查方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310104323 CN1610485A (zh) | 2003-10-24 | 2003-10-24 | 印刷电路板布局图出图前的测试点的检查方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1610485A true CN1610485A (zh) | 2005-04-27 |
Family
ID=34756968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200310104323 Pending CN1610485A (zh) | 2003-10-24 | 2003-10-24 | 印刷电路板布局图出图前的测试点的检查方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1610485A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100541500C (zh) * | 2006-08-01 | 2009-09-16 | 英业达股份有限公司 | 电路布局图测试点需求数量计算方法及系统 |
| CN101751482B (zh) * | 2008-12-01 | 2011-11-09 | 英业达股份有限公司 | 电路布局的线迹检查方法 |
| CN102567554A (zh) * | 2010-12-27 | 2012-07-11 | 佛山市顺德区顺达电脑厂有限公司 | 电源点和信号点分离系统及方法 |
| TWI566114B (zh) * | 2015-12-03 | 2017-01-11 | 英業達股份有限公司 | 印刷電路板佈局方法及系統 |
| US9721053B2 (en) | 2015-11-26 | 2017-08-01 | Inventec (Pudong) Technology Corporation | Method and system for printed circuit board layout |
| CN109270084A (zh) * | 2018-11-02 | 2019-01-25 | 郑州云海信息技术有限公司 | 基于检测ict测点确定pcb质量的方法、装置及介质 |
| CN110501626A (zh) * | 2018-05-17 | 2019-11-26 | 瑞昱半导体股份有限公司 | 电子装置测试数据库产生方法 |
-
2003
- 2003-10-24 CN CN 200310104323 patent/CN1610485A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100541500C (zh) * | 2006-08-01 | 2009-09-16 | 英业达股份有限公司 | 电路布局图测试点需求数量计算方法及系统 |
| CN101751482B (zh) * | 2008-12-01 | 2011-11-09 | 英业达股份有限公司 | 电路布局的线迹检查方法 |
| CN102567554A (zh) * | 2010-12-27 | 2012-07-11 | 佛山市顺德区顺达电脑厂有限公司 | 电源点和信号点分离系统及方法 |
| US9721053B2 (en) | 2015-11-26 | 2017-08-01 | Inventec (Pudong) Technology Corporation | Method and system for printed circuit board layout |
| TWI566114B (zh) * | 2015-12-03 | 2017-01-11 | 英業達股份有限公司 | 印刷電路板佈局方法及系統 |
| CN110501626A (zh) * | 2018-05-17 | 2019-11-26 | 瑞昱半导体股份有限公司 | 电子装置测试数据库产生方法 |
| CN110501626B (zh) * | 2018-05-17 | 2022-09-23 | 瑞昱半导体股份有限公司 | 电子装置测试数据库产生方法 |
| CN109270084A (zh) * | 2018-11-02 | 2019-01-25 | 郑州云海信息技术有限公司 | 基于检测ict测点确定pcb质量的方法、装置及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7621190B2 (en) | Method and apparatus for strain monitoring of printed circuit board assemblies | |
| CN111278227B (zh) | 一种SMT32系统主板PCB Layout布局布线的方法 | |
| JP4758957B2 (ja) | 接触式シングルサイドプローブ及び、これを用いた導線の断線・短絡検査装置及びその方法 | |
| JPH0434951A (ja) | プリント配線板の検査方法 | |
| CN106487462A (zh) | 一种插入损耗测试方法与系统 | |
| CN1610485A (zh) | 印刷电路板布局图出图前的测试点的检查方法 | |
| CN101592620A (zh) | 电路基板检测装置及方法 | |
| US7630536B2 (en) | Printing inspection apparatus, printing inspection method, printing inspection data generating apparatus, and printing inspection data generating method | |
| CN111814421A (zh) | 一种表贴连接器引脚检查工具、方法、设备及介质 | |
| CN101303703B (zh) | 穿引通孔的开设系统及方法 | |
| US20050075820A1 (en) | Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map | |
| CN111208409B (zh) | 一种自动检测差分信号过孔附近回流地孔的方法和装置 | |
| TW200538919A (en) | System and method for checking split plane of motherboard layout | |
| CN1238728C (zh) | 检测电路板的方法 | |
| CN100516848C (zh) | 检测系统 | |
| CN1180270C (zh) | 检查多层印刷电路板内层短路的方法 | |
| TWI409654B (zh) | 電容到過孔導線長度檢查系統及方法 | |
| TW201041462A (en) | System and method for examining size and distributing of a via | |
| JP2001067390A (ja) | プリント基板設計装置 | |
| JPH04566A (ja) | 導通ランド位置決定方式 | |
| CN1847858A (zh) | 测试转接卡及其测试设备 | |
| JP2001092874A (ja) | プリント基板設計装置 | |
| CN116783563A (zh) | 检查管理系统、检查管理装置、检查管理方法和程序 | |
| TW202201028A (zh) | 電路板的電性測試方法 | |
| CN101192249A (zh) | 冗余信号线删除系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |