[go: up one dir, main page]

JP2015230696A - 回路画像出力プログラム、情報処理装置、回路画像出力方法 - Google Patents

回路画像出力プログラム、情報処理装置、回路画像出力方法 Download PDF

Info

Publication number
JP2015230696A
JP2015230696A JP2014117918A JP2014117918A JP2015230696A JP 2015230696 A JP2015230696 A JP 2015230696A JP 2014117918 A JP2014117918 A JP 2014117918A JP 2014117918 A JP2014117918 A JP 2014117918A JP 2015230696 A JP2015230696 A JP 2015230696A
Authority
JP
Japan
Prior art keywords
image
circuit
connection point
wiring
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014117918A
Other languages
English (en)
Inventor
修一郎 山田
Shuichiro Yamada
修一郎 山田
基行 谷所
Motoyuki Yadokoro
基行 谷所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014117918A priority Critical patent/JP2015230696A/ja
Priority to US14/725,294 priority patent/US9626469B2/en
Publication of JP2015230696A publication Critical patent/JP2015230696A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24Querying
    • G06F16/248Presentation of query results
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/12Symbolic schematics
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/34Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • User Interface Of Digital Computer (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】信号結合子に対応した接続先の回路の確認を容易に行なえる回路画像出力プログラム等を提供する。【解決手段】複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路を特定する。特定された回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルより読み出す。読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む範囲を算出する。算出した範囲に係る部分画像を前記他の画像から切り出して出力する。【選択図】図9

Description

本発明は、回路画像を出力する回路画像出力プログラム等に関する。
近年、設計を支援するツールとしてCAD(Computer Aided Design)プログラムが使われている。CADプログラムの中で、電気回路又は電子回路の設計を支援するものは、コンピュータを使用して回路設計や回路図の作成を行なえる。
近年、回路の大規模化が進み、回路図は複数枚のシートに亘るようになっている。そのため、回路図を確認する場合は、複数のシートを相互に参照するなど作業が煩雑になる。
回路の図面を参照するシステムにおいて、対応するシート間のリンク情報を生成し、生成したリンク情報を用いて、リンク先のシートを表示するシステムが提案されている(特許文献1)。
一方、回路図の論理を確認する場合は、あるシートの回路要素の出力が他のシートの回路要素の入力となるような、シート間での信号線の接続関係を参照する。このような接続関係を示すものとして、信号結合子が用いられている。
特開2005−276159号公報
信号結合子を用いることにより、確認しているシートの信号結合子と接続する信号結合子を含むシートを確認することが可能となる。しかし、接続する信号結合子が多数であり、かつ、接続する信号結合子を含む全ての回路を詳細に確認する必要がない場合、すべての関連するシートを参照するのは無駄が多くなる。
本発明はこのような事情に鑑みてなされたものであり、信号結合子に対応した接続先の回路の確認を容易に行なえる回路画像出力プログラム等を提供することを目的とする。
プログラムの一観点によれば、複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路が特定され、特定された回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルより読み出し、読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む範囲を算出し、算出した範囲に係る部分画像を前記他の画像から切り出して出力する処理をコンピュータに行わせる。
本願に開示する回路画像出力プログラムは、信号結合子に対応した接続先の回路の確認を容易に行なえる。
回路画像出力装置のハードウェア構成の一例を示すブロック図である。 回路図の一例を示す説明図である。 部品管理テーブルのレコードレイアウトの一例を示す説明図である。 ネット管理テーブルのレコードレイアウトの一例を示す説明図である。 クロスリファレンスデータの一例を示す説明図である。 表示領域設定テーブルのレコードレイアウトの一例を示す説明図である。 回路画像出力処理の処理手順の一例を示すフローチャートである。 回路図データロード処理の処理手順の一例を示すフローチャートである。 回路図参照処理の処理手順の一例を示すフローチャートである。 接続先SGCとライン情報とを対応付けたデータの一例を示す説明図である。 表示領域の設定例を示すための説明図である。 表示領域設定テーブルのレコードレイアウトの一例を示す説明図である。 クロスリファレンス画像の一例を示す説明図である。 回路画像出力装置の出力画像の一例を示す説明図である。 実施の形態2における回路図参照処理の処理手順の一例を示すフローチャートである。 ズーム表示の一例を示す説明図である。 画像拡大に伴う表示領域設定テーブルの書き換えについての説明図である。 回路編集処理の処理手順の一例を示すフローチャートである。 回路画像出力装置の機能構成の一例を示すブロック図である。
以下、本明細書に開示する回路画像出力装置(情報処理装置)を、図面を参照しつつ、詳細に説明する。以下の説明において、信号結合子は、シート間で信号線の接続関係を示すものである。信号結合子は信号線の端部に配置し、当該信号線が他のシートの信号線と接続することを表す。クロスリファレンスは、信号結合子及び当該信号結合子と接続する他のシートの信号結合子の対応関係を示す情報である。
(実施の形態1)
図1は回路画像出力装置1のハードウェア構成の一例を示すブロック図である。回路画像出力装置1は、CPU(Central Processing Unit)11、RAM(Random Access Memory)12、ROM(Read Only Memory)13、画像出力部14、入力部15、読取部16、通信部17を含む。各構成はバスで接続されている。
CPU11はROM13に記憶された制御プログラム1Pに従いハードウェア各部を制御する。RAM12は例えばSRAM(Static RAM)、DRAM(Dynamic RAM)、フラッシュメモリである。RAM12はCPU11によるプログラムの実行時に発生するデータを一時的に記憶する。画像出力部14は表示装置(図示しない)に回路画像を出力する。入力部15は、ユーザが図示しないキーボード、マウスなどの入力装置を操作したことによる操作信号が入力される。
読取部16はCD(Compact Disk)−ROM、DVD(Digital Versatile Disc)−ROMを含む可搬型記憶媒体1aを読み取る。通信部17はネットワークNを介して、他のコンピュータと通信を行う。制御プログラム1Pを、CPU11が読取部16を介して、可搬型記憶媒体1aより読み取り、RAM12に記憶しても良い。また、CPU11がネットワークNを介して他のコンピュータから制御プログラム1Pをダウンロードし、RAM12に記憶しても良い。さらにまた、半導体メモリ1bから、CPU11が制御プログラム1Pを読み込んでも良い。
回路図DB(DataBase)2は、回路に関する種々のデータを記憶するデータベースである。例えば、配置データ、ネットリスト、クロスリファレンスなどを回路図DB2は記憶している。
なお、回路画像出力装置1は、専用の装置として構成することは必須ではなくパーソナルコンピュータ、サーバコンピュータなどの汎用のコンピュータで構成することが可能である。
次に、回路画像出力装置1が回路画像の出力処理において用いるデータについて説明する。図2は回路図の一例を示す説明図である。図2に示す例では、3つのIC(IC1からIC3)、オシレータ(OSC1)、2つの抵抗(R1、R3)、1つのコンデンサ(C1)が示されている。IC1の端子のうち4つの端子に繋がる信号線はそれぞれ、他のシートの信号線と接続される。回路図データは例えば、JPEG(Joint Photographic Experts Group)、TIFF(Tagged Image File Format)、PNGなどのビットマップ形式のデータである。また、回路図データは、ストローク形式、SVG(Scalable Vector Graphics)、WMF(Windows(登録商標) Metafile)などのベクター形式のデータでもよい。なお、ストローク形式とは、図形外形を直線で表現するデータ形式である。具体的には、起点座標、終点座標の組で表現される。回路図データは回路図DB2に記憶する。なお、座標値は表示単位となるシートごとに設定され、シートの左右方向の軸をX軸、上下方向の軸をY軸とし、原点は左下とする。
図3は部品管理テーブルのレコードレイアウトの一例を示す説明図である。部品管理テーブルは、回路図に含まれる部品についてのデータを記憶するテーブルである。部品管理テーブルは、部品欄、左下欄、右上欄を含む。部品欄には部品名が記憶される。左下欄、右上欄は当該部品が回路図上のどの位置に位置するかを示す座標が記憶される。部品名は1つの回路図内では一意である。部品管理テーブルは、回路図データがロードされる際に生成され、RAM12または回路図DB2に記憶される。
図4はネット管理テーブルのレコードレイアウトの一例を示す説明図である。ネット管理テーブル信号線、電源線、GND(GROUND)線などの接続関係を示すネットのデータを記憶するテーブルである。ネット管理テーブルは、ネット欄、From欄、To欄を含む。ネット欄にはネット名が記憶される。From欄はネットを構成するライン(配線)の開始座標が記憶される。To欄はラインの終了座標が記憶される。ネット名は1つの回路図内では一意である。しかし、ネット管理テーブルでの主キーではない。1つのネットが複数のラインを含む場合、ネット管理テーブルには同一のネット名を持つレコードが複数記憶されるからである。ネット管理テーブルは、回路図データがロードされる際に生成され、RAM12または回路図DB2に記憶される。
図5はクロスリファレンスデータの一例を示す説明図である。図5に示すのは、ある信号結合子のクロスリファレンスデータである。クロスリファレンスデータは、ページ欄、座標欄を含む。ページ欄は参照先のシートのページ番号が記憶されている。座標欄は参照先のシート内での位置を示す座標が記憶されている。図5に示す例は数値の組であるが、格子座標名でも良い。格子座標名とは、シートを方眼紙のようにマス目に分割し、各マス目に付与された名称のことである。クロスリファレンスデータは回路図DB2に記憶されている。
図6は表示領域設定テーブルのレコードレイアウトの一例を示す説明図である。表示領域設定テーブルはクロスリファレンスについての表示領域の設定を記憶するものである。表示領域設定テーブルは、ページ欄、表示領域欄と回路図表示領域欄とを含む。ページ欄は切り出して表示する接続先シートのページ番号を記憶する。表示領域欄は、信号結合子の接続先の回路を表示する領域の定義を記憶する。図6に示す例では、左下及び右上の座標を記憶することで、領域の大きさを定義している。表示する位置は規定していないため、左下の座標は一律(0,0)としてある。しかし、それに限らず左下の座標により、表示位置を規定してもよい。また、各領域の大きさはすべて同一としてあるが、必ずしも同一である必要はなく、表示する回路によって異なっていても良い。回路図表示領域欄は、切り出して表示する接続先シートの領域を記憶している。図6に示す例では、切り出すべき領域の左下及び右上の座標を記憶している。表示領域テーブルは、回路図の参照・編集の際に生成され、RAM12または回路図DB2に記憶される。
次に、回路画像出力装置1が行う表示処理について説明する。図7は回路画像出力処理の処理手順の一例を示すフローチャートである。回路画像出力装置1のCPU11は、ユーザの指示に従い、指定した回路図のデータをロードする(ステップS1)。ユーザの指示に従い、CPU11は回路図の参照処理を行う(ステップS2)。ユーザより終了指示がされたら、CPU11は回路図データをクローズし、処理を終了する(ステップS3)。
図8は回路図データロード処理の処理手順の一例を示すフローチャートである。図8に示す回路図データロード処理は、図7のステップS1に対応する。回路画像出力装置1のCPU11は共通情報を、回路図DB2よりロードする(ステップS11)。ここで、共通情報とは、配置情報、その物の種類(シンボル、ネット、コメント図形)などである。CPU11はロードした共通情報より、処理対象とするシートを選択し、選択したシートの表示画像を生成する(ステップS12)。CPU11は、ロードした共通情報より、処理対象としているシートの部品管理テーブル及びネット管理テーブルを作成し、RAM12又は回路図DB2に記憶する(ステップS13)。部品管理テーブル及びネット管理テーブルは、上述したとおりである。CPU11は全シートについて処理したか否かを判定する(ステップS14)。CPU11は、全シートについて処理をしていると判定した場合(ステップS14でYES)、処理を呼び出し元に戻す。CPU11は、未処理のシートが有り全シートを処理していないと判定した場合(ステップS14でNO)、処理をステップS12に戻す。
図9は回路図参照処理の処理手順の一例を示すフローチャートである。図9に示す回路図の参照・編集処理は、図7のステップS2に対応する。回路画像出力装置1のCPU11は、ユーザが指定したシートに含まれる回路要素を表示出力する(ステップS21)。回路図が複数のシートを含む場合、CPU11はユーザが指定したシートに含まれる回路要素を画像として出力する。CPU11は表示対象となっているシートに含まれる信号結合子(接続元SGC、接続元)を取得する(ステップS22)。CPU11は接続元SGCと接続する他のシートに含まれる信号結合子(接続先SGC、接続点)を取得する(ステップS23)。具体的には、CPU11は、表示対象となっているシートに含まれる信号結合子と同一名称の信号結合子を、回路図全体の信号結合子データ(共通情報に含まれる)から検索する。検索にヒットしたもののうち、表示対象シート以外に含まれる信号結合子が接続先SGCとなる。
CPU11はさらに、接続先SGCに接続するラインを取得する(ステップS24)。信号結合子とそれに接続するラインの情報については、通常、回路図データとして保持しているので、それを用いる。CPU11は取得した接続先SGCとラインとを含む矩形領域を生成する(ステップS25)。具体的には、接続先SGCの座標と、ライン両端の座標値の3組の座標から、X座標値の最大値及び最小値、並びにY座標値の最大値及び最小値を求める。求めた座標値から、接続先SGC及びラインが含まれる領域の左下座標及び右上座標を求める。左下座標は(X座標の最小値,Y座標の最小値)である。右上座標は(X座標の最大値,Y座標の最大値)である。CPU11は左下座標及び右上座標から、接続先SGC及びラインを含む所定の矩形領域を生成する。CPU11は求めた矩形領域の左下座標及び右下座標をRAM12又は回路図DB2に一時記憶する。CPU11は接続元SGC全てについてステップS23からS25までの処理を行ったかを判定する(ステップS26)。CPU11は、全て処理していると判定した場合(ステップS26でYES)、一時保存している矩形領域の左下座標及び右上座標、接続先SGCが含まれるシートのページ番号、並びに表示領域の左下座標及び右上座標を表示領域設定テーブルに記憶する(ステップS27)。CPU11は、処理していない接続元SGCがあると判定した場合(ステップS26でNO)、処理をステップS23に戻す。
CPU11は、表示領域設定テーブルに従い、クロスリファレンス画像(部分画像)を出力する(ステップS28)。CPU11は、ユーザからの指示がされた否か判定する(ステップS29)。具体的にはユーザの操作により操作信号が入力部15に入力されたか否かを判定する。CPU11はユーザからの指示がされていないと判定した場合(ステップS29でNO)、ステップS29を繰り返す。CPU11はユーザからの指示がされたと判定した場合(ステップS29でYES)、当該指示が終了であるか否かを判定する(ステップS30)。CPU11はユーザからの指示が終了であると判定した場合(ステップS30でYES)、処理を呼び出し元に戻す。CPU11はユーザからの指示が終了ではないと判定した場合(ステップS30でNO)、指示内容に応じて表示内容を変更した回路画像を画像出力部から出力し(ステップS31)、処理をステップS29に戻す。ここで、指示内容とは、表示しているシート画像について、表示位置の変更、表示倍率の変更などの指示である。
次に回路画像出力処理の具体例について図を用いて説明する。図2に示すIC1の端子ATTROE_Nに繋がる信号線は、他のシートに繋がる信号線であるから、信号結合子が配置されている。この接続元信号結合子(接続元SGC)と接続される他のシートに含まれる同一名称の信号結合子、すなわち接続先信号結合子(接続先SGC)は3つあるとする。その3つの接続先SGCに対応するリファレンス情報を図5に示されたものとする。CPU11は、図5に示すリファレンス情報を上述のステップS23で取得する。そして、CPU11は、各接続先SGCに接続されるライン情報を取得する。図10は接続先SGCとライン情報とを対応付けたデータ(テーブル)の一例を示す説明図である。図5に示した各レコードにライン情報が付加されている。ライン情報は両端の座標値が含まれている。
図11は表示領域の設定例を示すための説明図である。図10で示した接続先SGCとそれに接続するラインの情報を元に表示領域を設定している。図11Aでは、接続先SGC21aの座標は(110,2220)、ライン22aは(110,2220)−(320,2220)である。ライン22aは回路要素23aに接続されている。接続先SGC21a及びライン22aの座標より、表示領域24aの左下座標は(75,2185)、右上座標は(355,2255)と設定されている。X座標値、Y座標値のそれぞれの最大値より35大きく、それぞれの最小値より35小さい値により、矩形領域の表示領域24aが設定されている。
図11B、図11Cについても、図11Aと同様である。図11Bには接続先SGC21b、それに接続するライン22b、ライン22bに接続する回路要素23bが示されるとともに、表示領域24bが示されている。図11Cは接続先SGC21c、それに接続するライン22c、ライン22cに接続する回路要素23cが示されるとともに、表示領域24cが示されている。
図12は表示領域設定テーブルのレコードレイアウトの一例を示す説明図である。図11で示した表示領域設定を表示領域設定テーブルとして表現したものである。表示領域設定テーブルはページ欄、表示領域欄、回路図表示領域欄を含む。ページ欄は接続先SGC21cを含んでいるシートのページ番号を記憶している。表示領域欄はクロスリファレンス画像を表示する領域を規定する座標を記憶している。表示領域欄に記憶する座標は、領域の左下座標及び右上座標である。回路図表示領域欄は接続先SGC21cを含んでいるシートのどの領域をクロスリファレンス画像として切り出して表示するかを規定する座標を記憶する。記憶する座標は、切り出して表示する部分の左下座標、右上座標である。左下座標と右下座標を定義することにより、表示する領域の大きさを規定している。図12に示す例では表示する領域の大きさは一定としてあるが、回路図表示領域の大きさに併せて変動させても良い。また、表示領域の座標は全て同一の値としてあるため、表示位置を座標に従うものとすると、すべて重なって表示される。これを防ぐためには、表示の際には、X座標値及びY座標値の一方又は両方に所定の値を加減算することにより、互いの表示が重ならないようにすれば良い。
図13はクロスリファレンス画像の一例を示す説明図である。図11Aに示した表示領域24a、図11Bに示した表示領域24b、図11Cに示した表示領域24cそれぞれに含まれている画像が、表示領域設定テーブルの定義に従い、それぞれ図13A、13B、13Cに示されている。図14は回路画像出力装置1の出力画像の一例を示す説明図である。図14に示す例では、第1ウィンドウ31、第2ウィンドウ32の2つのウィンドウが表示されている。第1ウィンドウ31には図2に示した回路図が表示されている。第2ウィンドウ32には図13に示したクロスリファレンス画像32a、32b、32cが表示されている。上述したようにクロスリファレンス画像32a、32b、32cは互いに重ならないように、表示されている。
以上のように、実施の形態1においては、回路図を構成するシートを表示する際に、当該シート含まれる信号結合子に関するクロスリファレンス画像を表示する。それにより、信号結合子の接続先の回路を容易に確認することが可能となる。
(実施の形態2)
実施の形態2における回路画像出力装置1では、クロスリファレンス画像のズーム機能を備える。実施の形態1と実施の形態2との相違は、クロスリファレンス画像のズーム機能であるので、以下の説明においては、当該相違を主として説明し、その他の実施の形態1と同様な点については、説明を省略する。
図15は実施の形態2における回路図参照処理の処理手順の一例を示すフローチャートである。実施の形態2における回路図参照処理の一部は、実施の形態1と同様である。図15では、図9に示したステップS21からS27は記載を省略し、ステップS28以降を示している。図15に示されているステップ番号のうち、図9と同じステップ番号が付されたものは、実施の形態1と同様な処理をすることを示す。
CPU11はクロスリファレンス画像を出力した(ステップS28)後、ユーザからの指示を受け付けた否かを判定する(ステップS29)。CPU11はユーザからの指示がされていないと判定した場合(ステップS29でNO)、ステップS29を繰り返す。CPU11はユーザからの指示がされたと判定した場合(ステップS29でYES)、当該指示が終了であるか否かを判定する(ステップS30)。CPU11はユーザからの指示が終了であると判定した場合(ステップS30でYES)、処理を呼び出し元に戻す。
CPU11はユーザからの指示が終了ではないと判定した場合(ステップS30でNO)、指示対象がクロスリファレンス画像であるか否かを判定する(ステップS32)。CPU11は、指示対象がクロスリファレンス画像でないと判定した場合(ステップS32でNO)、指示内容に応じて回路画像の表示内容を変更し、回路画像を画像出力部14から出力し(ステップS31)、処理をステップS29に戻す。CPU11は、指示対象がクロスリファレンス画像であると判定した場合(ステップS32でYES)、クロスリファレンス画像の選択領域を取得する(ステップS33)。CPU11は、選択領域を回路図の矩形領域へ変換する(ステップS34)。図12で示した表示領域設定テーブルにより、クロスリファレンス画像と回路図表示領域との対応付けがされているので、この対応付けデータを用いて変換する。CPU11は、変換して得た回路図表示領域で、表示領域設定テーブルを更新する(ステップS35)。CPU11は更新した表示領域テーブルを用いて、クロスリファレンス画像を再作成する(ステップS36)。CPU11は処理をステップS28に戻し、再作成したクロスリファレンス画像を出力する(ステップS28)。ステップS28以降は、上述したとおりである。
図16はズーム表示の一例を示す説明図である。図16Aに示すのは、ズーム表示前のクロスリファレンス画像である。図16Bに示すのは、ズーム表示後のクロスリファレンス画像である。図16Aに示す点線の矩形内の画像が拡大されて、図16Bに示されている。図17は画像拡大に伴う表示領域設定テーブルの書き換えについての説明図である。図17Aは、書き換え前の表示領域設定テーブルの一例を示している。図17Bは、書き換え後の表示領域設定テーブルの一例を示している。ページ番号071についてのレコードが変更されている。図17Aに示すように変更前の回路図表示領域の設定は、(900,400)−(1400,700)であるから、回路図表示領域のサイズはX軸方向が500、Y軸方向が300である。図17Bに示すように変更後の回路図表示領域の設定は、(950,420)−(1100,500)であるから、回路図表示領域のサイズはX軸方向が150、Y軸方向80である。変更前よりサイズが小さい領域を変更前と同じサイズで表示するから、変更後のクロスリファレンス画像は変更前のクロスリファレンス画像の一部分を拡大したものとなる。
以上のように実施の形態2においては、クロスリファレンス画像のズーム機能を備えたので、クロスリファレンス画像の一部をより詳細に確認することが可能となる。
(実施の形態3)
実施の形態3における回路画像出力装置1では、回路編集機能を備える。より具体的にはクロスリファレンス画像として表示されている回路要素について、属性を編集する機能である。実施の形態1と実施の形態2との相違は、回路編集機能であるので、以下の説明においては、当該相違を主として説明し、その他の実施の形態1と同様な点については、説明を省略する。
図18は回路編集処理の処理手順の一例を示すフローチャートである。回路画像出力装置1のCPU11は、クロスリファレンス画像内でユーザが指示した位置の座標(指示座標)を取得する(ステップS41)。CPU11は、表示座標設定テーブルの設定を用いて、取得した座標をクロスリファレンス画像の元となるシートでの実座標に変換する(ステップS42)。CPU11は実座標を用いて、ユーザが指示した回路要素を回路図DB2で検索する(ステップS43)。CPU11は検索にヒットした回路要素についての属性情報を回路図DB2より読み出し、ユーザの指示に従い編集処理を行う(ステップS44)。CPU11は、ユーザより編集終了の指示がされたか否かを判定する(ステップS45)。CPU11は編集終了が指示されていないと判定した場合(ステップS45でNO)、処理をステップS44に戻し、編集処理を継続する。CPU11は編集終了が指示されたと判定した場合(ステップS45でYES)、編集内容を保存するか否かを判定する(ステップS46)。CPU11は編集内容の保存が必要ないと判定した場合(ステップS46でNO)、処理を呼び出し元に戻す。保存が必要ないと判定される場合は、例えば、ユーザが内容を編集していない場合、ユーザが内容を編集したが、終了指示する前にユーザの指示に従い編集内容を保存している場合である。また、内容変更を保存するかをユーザに問い合わせたが、変更内容を保存しないとユーザが指示した場合などである。CPU11は編集内容の保存が必要であると判定した場合(ステップS46でYES)、編集内容を保存し(ステップS47)、処理を呼び出し元に戻す。
上述の回路編集処理は、例えば、図9に示した回路図参照処理から呼び出すようにする。ステップS30でユーザからの指示内容を判定する際、編集処理が指示された場合は、図18に示した回路編集処理を行うようにする。なお、属性情報の以外の回路編集を行う場合は、編集対象となるシートを呼び出して編集を行えば良い。
上述のように、実施の形態3においては、回路編集処理を設けたことにより、リファレンス画像に表示されている回路素子の軽微な編集が行えるので、処理対象となるシートを読み込むという手間を省くことが可能となる。
実施の形態1から3において、ユーザが以下の設定を行えるようにしても良い。クロスリファレンス画像として切り出す接続器先シートの表示領域は、接続先SGCと接続先SGCに接続されたライン1本を含む領域としたが、接続先SGCに接続されたラインと接続されるラインを含む領域を表示領域としても良い。表示領域に含まれるラインの本数を1本から2本にすることにより、接続器先SGCが2本のラインにより、回路素子と接続している場合であっても、クロスリファレンス画像を用いる画像を切り出すときに回路素子の一部を含めることが可能となる。
ユーザが、表示領域設定テーブルのクロスリファレンス用表示領域欄の設定を行えるようにしても良い。一部のクロスリファレンス画像が小さくて見づらい場合には、ズーム機能により拡大して参照すれば良いが、多くのクロスリファレンス画像が小さくて見づらい場合は、表示するクロスリファレンス画像を大きくしたほうが簡便である。そこで、ユーザに、クロスリファレンス用表示領域欄の設定変更を許可し、ユーザが表示領域のサイズを変更可能とする。上述のように、ユーザによる設定変更を許すことにより、回路図の特性に合わせた見やすい表示設定を行うことが可能となる。
実施の形態4
図19は回路画像出力装置1の機能構成の一例を示すブロック図である。図19は実施の形態1から実施の形態3に係る回路画像出力装置1の機能ブロックを示している。回路画像出力装置1は、特定部11a、読み出し部11b、拡大/縮小部11c、出力部11d、編集部11e、設定変更部11fを含む。CPU11が制御プログラム1Pを実行することにより、回路画像出力装置1は以下のように動作する。特定部11aは複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路を特定する。読み出し部11bは、特定した回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルより読み出す。拡大/縮小部11cは、切り出した部分画像を所定の表示サイズに縮小又は拡大する。出力部11dは、表示対象とする回路の画像(一の画像)と切り出した画像とを出力する。編集部11eは、特定した回路要素に対応付けられた属性情報を読み出し、読みだした属性情報を変更する。設定変更部11fは、画像の表示設定を変更する。表示設定は例えば、表示する各リファレンス画像のサイズ、リファレンス画像に含めるラインの数などを設定する。
各実施例で記載されている技術的特徴(構成要件)はお互いに組合せ可能であり、組み合わせすることにより、新しい技術的特徴を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
以上の実施の形態1乃至3を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路が特定され、
特定された回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルより読み出し、
読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む範囲を算出し、
算出した範囲に係る部分画像を前記他の画像から切り出して出力する処理をコンピュータに行わせる
回路画像出力プログラム。
(付記2)
前記他の画像から切り出した画像に加えて、さらに前記一の画像を出力する
付記1に記載の回路画像出力プログラム。
(付記3)
前記一の画像で表されている回路と接続する他の回路の接続点が複数である場合、各接続点について、接続点及び該接続点の画像上の位置に一端部が位置する配線を含む部分画像を切り出して出力する処理を行わせる
付記1又は2に記載の回路画像出力プログラム。
(付記4)
前記一の画像で表されている回路に、他の回路と接続する接続元が複数含まれている場合、各接続元について、接続元と接続する他の回路の接続点を特定し、
特定した接続点及び該接続点の画像上の位置に一端部が位置する配線を含む部分画像を切り出して出力する処理を行わせる
付記1から3のいずれか1つに記載の回路画像出力プログラム。
(付記5)
前記他の回路の接続点及び前記配線を含む矩形状の範囲を、前記他の画像から切り出す部分画像の範囲とする
付記1から4のいずれか1つに記載の回路画像出力プログラム。
(付記6)
前記他の画像から切り出した部分画像を所定の表示サイズに縮小又は拡大して出力する
付記1から5のいずれか1つに記載の回路画像出力プログラム。
(付記7)
前記切り出した部分画像の範囲と、前記表示サイズとの対応関係により、前記切り出した部分画像を縮小又は拡大する
付記6に記載の回路画像出力プログラム。
(付記8)
前記切り出した部分画像の一部を、前記所定の表示サイズの画像として出力する
付記6又は7に記載の回路画像出力プログラム。
(付記9)
前記他の画像から切り出した部分画像は、さらに前記配線の他端部と接続する他の配線を含む
付記1から8のいずれか1つに記載の回路画像出力プログラム。
(付記10)
前記切り出した部分画像に含まれる回路要素を特定し、
特定した回路要素に対応付けられた属性情報を取得し、
取得した属性情報を変更し、
変更した内容を属性情報の取得元へ出力する
付記1から付記9のいずれか1つに記載の回路画像出力プログラム。
(付記11)
複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路を特定する特定部と、
特定した回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルにより読み出す読み出し部と、
読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む画像の範囲を算出する算出部と、
算出した範囲に係る部分画像を前記他の画像から切り出して出力する出力部とを備える
情報処理装置。
(付記12)
回路の画像を出力する情報処理装置による回路画像表示方法であって、
複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路を特定し、
特定した回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルにより読み出し、
読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む画像の範囲を算出し、
算出した範囲に係る部分画像を前記他の画像から切り出して出力する
回路画像出力方法。
1 回路画像表示装置
11 CPU
12 RAM
13 ROM
14 画像出力部
15 入力部
16 読取部
17 通信部
1a 可搬型記憶媒体
1b 半導体メモリ
2 回路図DB
N ネットワーク

Claims (6)

  1. 複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路が特定され、
    特定された回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルより読み出し、
    読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む範囲を算出し、
    算出した範囲に係る部分画像を前記他の画像から切り出して出力する処理をコンピュータに行わせる
    回路画像出力プログラム。
  2. 前記他の画像から切り出した画像に加えて、さらに前記一の画像を出力する
    請求項1に記載の回路画像出力プログラム。
  3. 前記一の画像で表されている回路と接続する他の回路の接続点が複数である場合、各接続点について、接続点及び該接続点の画像上の位置に一端部が位置する配線を含む部分画像を切り出して出力する処理を行わせる
    請求項1又は2に記載の回路画像出力プログラム。
  4. 前記一の画像で表されている回路に、他の回路と接続する接続元が複数含まれている場合、各接続元について、接続元と接続する他の回路の接続点を特定し、
    特定した接続点及び該接続点の画像上の位置に一端部が位置する配線を含む部分画像を切り出して出力する処理を行わせる
    請求項1から3のいずれか1項に記載の回路画像出力プログラム。
  5. 複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路を特定する特定部と、
    特定した回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルにより読み出す読み出し部と、
    読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む画像の範囲を算出する算出部と、
    算出した範囲に係る部分画像を前記他の画像から切り出して出力する出力部とを備える
    情報処理装置。
  6. 回路の画像を出力する情報処理装置による回路画像表示方法であって、
    複数の画像からなり、該複数の画像により回路全体を表す画像群から一の画像で表されている回路を特定し、
    特定した回路と接続する他の画像で表される他の回路の接続点の画像上の位置及び該位置に一端部が位置する配線の情報を、接続点の位置及び該位置に一端部が位置する配線の情報との対応関係を規定するテーブルにより読み出し、
    読み出した接続点の位置及び配線の情報を用いて、前記接続点及び配線を含む画像の範囲を算出し、
    算出した範囲に係る部分画像を前記他の画像から切り出して出力する
    回路画像出力方法。
JP2014117918A 2014-06-06 2014-06-06 回路画像出力プログラム、情報処理装置、回路画像出力方法 Withdrawn JP2015230696A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014117918A JP2015230696A (ja) 2014-06-06 2014-06-06 回路画像出力プログラム、情報処理装置、回路画像出力方法
US14/725,294 US9626469B2 (en) 2014-06-06 2015-05-29 Information processing apparatus, method of outputting circuit image, and storage medium storing circuit image output program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014117918A JP2015230696A (ja) 2014-06-06 2014-06-06 回路画像出力プログラム、情報処理装置、回路画像出力方法

Publications (1)

Publication Number Publication Date
JP2015230696A true JP2015230696A (ja) 2015-12-21

Family

ID=54769993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014117918A Withdrawn JP2015230696A (ja) 2014-06-06 2014-06-06 回路画像出力プログラム、情報処理装置、回路画像出力方法

Country Status (2)

Country Link
US (1) US9626469B2 (ja)
JP (1) JP2015230696A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10719642B2 (en) * 2018-10-17 2020-07-21 Caterpillar Inc. Automated generation of electronics schematics with single wire tracing
CN110413829A (zh) * 2019-07-31 2019-11-05 北京明略软件系统有限公司 标注图片实体关系方法及装置
CN113094068B (zh) * 2021-04-14 2023-09-26 珠海优特电力科技股份有限公司 配电图纸更新方法和装置、存储介质及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659764B2 (ja) 1988-08-15 1997-09-30 株式会社東芝 接点指示表付展開接続図の作成装置
JP2954223B2 (ja) * 1988-11-08 1999-09-27 富士通株式会社 半導体装置の製造方法
JPH0756878B2 (ja) * 1990-05-30 1995-06-14 シャープ株式会社 プリント配線板の検査方法
JP2824361B2 (ja) * 1992-06-09 1998-11-11 三菱電機株式会社 クロストーク検証装置
US6173433B1 (en) * 1996-09-30 2001-01-09 Nippon Telegraph And Telephone Corporation Circuit design system, image processing method and medium of the circuit design system
JP3422645B2 (ja) * 1997-02-14 2003-06-30 富士通株式会社 回路素子配置装置
JP3215351B2 (ja) * 1997-04-30 2001-10-02 富士通株式会社 配置方式
US6859916B1 (en) * 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
JP4035354B2 (ja) * 2001-07-11 2008-01-23 富士通株式会社 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体
JP4156274B2 (ja) * 2002-05-29 2008-09-24 富士通株式会社 対話型フロアプランナ装置
US20050144575A1 (en) * 2003-03-04 2005-06-30 Fujitsu Limited Circuit arrangement design method and circuit arrangement design program
WO2005024777A1 (ja) * 2003-09-03 2005-03-17 Olympus Corporation 画像表示装置、画像表示プログラム、画像表示方法、画像表示プログラムを記録する記録媒体
JP2005276159A (ja) 2004-02-27 2005-10-06 Denso Corp 回路図面表示データ生成装置およびそのプログラム並びに回路図面表示データ生成方法
JP2008009964A (ja) * 2006-05-31 2008-01-17 Toshiba Corp 半導体集積回路のレイアウト作成装置及び作成方法
US7765444B2 (en) * 2006-11-06 2010-07-27 Nec Electronics Corporation Failure diagnosis for logic circuits
CN101196953A (zh) * 2006-12-07 2008-06-11 富士通株式会社 用于设计印刷电路板的cad装置、方法和计算机产品
US9047039B2 (en) * 2007-05-14 2015-06-02 Christie Digital Systems Usa, Inc. Configurable imaging system
TWI423057B (zh) * 2007-09-04 2014-01-11 Cadence Design Systems Inc 佈局對原理圖錯誤系統及方法
JP5121435B2 (ja) * 2007-12-19 2013-01-16 東芝マイクロエレクトロニクス株式会社 半導体集積回路の設計装置及び方法
JP2011022831A (ja) * 2009-07-16 2011-02-03 Renesas Electronics Corp レイアウト設計システム、及びレイアウト設計方法
US8161451B2 (en) * 2009-11-12 2012-04-17 Echostar Technologies L.L.C. PWB voltage and/or current calculation and verification
US8316342B1 (en) * 2010-06-02 2012-11-20 Cadence Design Systems, Inc. Method and apparatus for concurrent design of modules across different design entry tools targeted to a single layout
US8990751B2 (en) * 2010-10-28 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Computer system and method of preparing a layout
JP2013054567A (ja) * 2011-09-05 2013-03-21 Renesas Electronics Corp 半導体集積回路のレイアウト方法、レイアウト装置およびプログラム
US9977855B2 (en) * 2011-09-14 2018-05-22 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device
US8732640B1 (en) * 2011-10-26 2014-05-20 Cadence Design Systems, Inc. Methods, systems, and articles for multi-scenario physically-aware design methodology for layout-dependent effects
CN103208271B (zh) * 2013-02-22 2015-12-23 京东方科技集团股份有限公司 一种显示装置和显示系统及控制方法
JP6365264B2 (ja) * 2014-11-25 2018-08-01 富士通株式会社 配線のトポロジ表示プログラム、配線のトポロジ表示方法、および情報処理装置
JP2016110205A (ja) * 2014-12-02 2016-06-20 株式会社ソシオネクスト 半導体装置の設計方法及びプログラム

Also Published As

Publication number Publication date
US20150356724A1 (en) 2015-12-10
US9626469B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
JP5154533B2 (ja) プログラム生成装置およびプログラム
JP6212074B2 (ja) 最寄りのネットコメントを表示可能なラダープログラム編集装置
JP2007305044A (ja) パーツカタログ作成方法およびパーツカタログ作成装置およびプログラムおよびパーツカタログ表示装置
JP4769687B2 (ja) タイミング検証方法、タイミング検証装置及びタイミング検証プログラム
JP4574467B2 (ja) データ処理装置、データ処理方法およびコンピュータプログラム
CN110532497B (zh) 生成全景图的方法、生成三维页面的方法以及计算设备
JP5629509B2 (ja) 情報処理装置、情報閲覧装置、情報処理方法、およびプログラム
JP2015230696A (ja) 回路画像出力プログラム、情報処理装置、回路画像出力方法
JP5491774B2 (ja) データエントリシステムおよびデータエントリ方法
KR20170135703A (ko) 표시 제어 방법, 표시 제어 장치 및 기록 매체
CN105320662B (zh) 网页生成方法及装置
JP2011086050A (ja) 情報処理端末及びコンピュータプログラム
KR20120075626A (ko) 웹 기반 서비스에서의 전자해도 처리 장치 및 방법
WO2018062465A1 (ja) プログラム開発支援装置、プログラム開発支援方法、および、プログラム開発支援プログラム
CN115098163B (zh) 一种基于组态可视化产品的多端适配方法
JP4960188B2 (ja) 画面遷移図の表示方法およびシステム
JP5539070B2 (ja) 情報処理装置、情報処理方法、およびプログラム
JP2005165452A (ja) 情報処理装置、クライアント端末装置、情報処理方法、プログラム及び記録媒体
US9990338B2 (en) Display device for controlling enlargement of displayed image data, and data processing device and non-transitory computer readable medium
JP2009175936A (ja) 作図支援装置および作図支援プログラム、並びに作図支援方法
JP2000148341A (ja) 表示方法及び表示装置
JP2009157470A (ja) 電子文書処理装置及びプログラム
JP2024096654A (ja) 情報処理方法、情報処理システム及び情報処理プログラム
JP2009015774A (ja) 情報処理装置及び情報処理方法
JP2025025416A (ja) プログラム、情報処理装置、及び情報処理装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20171106