JPH0430494A - 印刷配線板及びその製造法 - Google Patents
印刷配線板及びその製造法Info
- Publication number
- JPH0430494A JPH0430494A JP2135978A JP13597890A JPH0430494A JP H0430494 A JPH0430494 A JP H0430494A JP 2135978 A JP2135978 A JP 2135978A JP 13597890 A JP13597890 A JP 13597890A JP H0430494 A JPH0430494 A JP H0430494A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- holes
- electronic component
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は印刷配線板、特に電子部品を固着する固着部
、スルーホール及び回路パターンを有する印刷配線板に
関連する。
、スルーホール及び回路パターンを有する印刷配線板に
関連する。
種々の電気・電子装置に使用されている印刷配線板は、
サブトラクティブ法又はアディティブ法により製造され
ている。サブトラクティブ法は銅張積層板からスタート
するため、回路と積層板との接着強度を確保するための
特別な処理（粗面化処理、接着剤コート等）を必要とせ
ず、また、全面が銅箔で被われているので、信軌性が高
く、かつコストの安い電気銅めっきを主としてスルーホ
ールを形成することができる特徴がある。これに対し、
アディティブ法は、積層板からスタートし、必要な部分
のみ無電解銅めっき法により回路を形成するので、サブ
トラクティブ法に比ベニ程が短く製造コストが安くなる
可能性がある。反面、特殊な接着剤層付触媒入り積層板
を使用しなければならず、また無電解銅めっき液管理に
高度な技術を必要とする。
サブトラクティブ法又はアディティブ法により製造され
ている。サブトラクティブ法は銅張積層板からスタート
するため、回路と積層板との接着強度を確保するための
特別な処理（粗面化処理、接着剤コート等）を必要とせ
ず、また、全面が銅箔で被われているので、信軌性が高
く、かつコストの安い電気銅めっきを主としてスルーホ
ールを形成することができる特徴がある。これに対し、
アディティブ法は、積層板からスタートし、必要な部分
のみ無電解銅めっき法により回路を形成するので、サブ
トラクティブ法に比ベニ程が短く製造コストが安くなる
可能性がある。反面、特殊な接着剤層付触媒入り積層板
を使用しなければならず、また無電解銅めっき液管理に
高度な技術を必要とする。
〔発明が解決しようとする課題］
ところで、電子部品の小形化又は複雑化に伴い、印刷配
線板には電子部品の高密度実装が要求されている。この
ため、印刷配線板に実装した電子部品と対向する印刷配
線板の表面にも回路パターン及びスルーホールが形成さ
れることも多い。実装された電子部品に対向する位置に
スルーホールが形成されていると、半田処理時にスルー
ホール内を通る液状の半田が電子部品に接触する。この
ような場合に、加熱された半田の熱は電子部品に特性劣
化等の悪影響を与える。また、スルーホールに対し電気
的に接続された半田と電子部品との絶縁性が低下して、
短絡事故が発生する可能性が著しく増大する。
線板には電子部品の高密度実装が要求されている。この
ため、印刷配線板に実装した電子部品と対向する印刷配
線板の表面にも回路パターン及びスルーホールが形成さ
れることも多い。実装された電子部品に対向する位置に
スルーホールが形成されていると、半田処理時にスルー
ホール内を通る液状の半田が電子部品に接触する。この
ような場合に、加熱された半田の熱は電子部品に特性劣
化等の悪影響を与える。また、スルーホールに対し電気
的に接続された半田と電子部品との絶縁性が低下して、
短絡事故が発生する可能性が著しく増大する。
このような欠点を解消するため、電子部品に対向するラ
ンド及び回路パターンをソルダレジストインクにより被
覆する方法が考えられている。しかし、ソルダレジスト
インクによりランド及び回路パターンを被覆しても粘性
が小さいためにスルーホールを完全に封鎖することがで
きない。従って、ソルダレジストインクにより基板の表
面を被覆しても、半田処理時にスルーホールを通過する
半田を十分に阻止することができず、前記の欠点を解消
することができなかった。
ンド及び回路パターンをソルダレジストインクにより被
覆する方法が考えられている。しかし、ソルダレジスト
インクによりランド及び回路パターンを被覆しても粘性
が小さいためにスルーホールを完全に封鎖することがで
きない。従って、ソルダレジストインクにより基板の表
面を被覆しても、半田処理時にスルーホールを通過する
半田を十分に阻止することができず、前記の欠点を解消
することができなかった。
特に、ソルダレジストインクは液状フォトレジストタイ
プが使用されることが多く、液状フォトレジストインク
は印刷タイプからスプレーコートタイプが多用される傾
向に移行している。スプレーコートタイプのインクを塗
布した場合には、粘性が小さい。このため、孔の周囲に
薄いフィルムが形成されるのみで、孔を完全に閉塞する
ことができない。
プが使用されることが多く、液状フォトレジストインク
は印刷タイプからスプレーコートタイプが多用される傾
向に移行している。スプレーコートタイプのインクを塗
布した場合には、粘性が小さい。このため、孔の周囲に
薄いフィルムが形成されるのみで、孔を完全に閉塞する
ことができない。
他面、特公昭４７−３９６７２号公報に示されるように
、パネルめっき法において従来のエツチングレジストが
使用できるようにスルーホールを保護するため、孔内に
インクを充填する方法が提案されている。しかし、孔内
に充填されたインクはエツチング処理後に除去されるの
で、電子部品の実装のための半田処理時には存在しない
。このため、半田処理時における半田の悪影響を解消す
ることができなかった。
、パネルめっき法において従来のエツチングレジストが
使用できるようにスルーホールを保護するため、孔内に
インクを充填する方法が提案されている。しかし、孔内
に充填されたインクはエツチング処理後に除去されるの
で、電子部品の実装のための半田処理時には存在しない
。このため、半田処理時における半田の悪影響を解消す
ることができなかった。
そこで、この発明は上記の欠点を解消して半田による悪
影響を回避できる印刷配線板及びその製造法を提供する
ことを目的とする。
影響を回避できる印刷配線板及びその製造法を提供する
ことを目的とする。
この発明による印刷配線板は、電子部品に設けられた複
数の電極を半田により固着する複数の固着部と、複数の
固着部間に形成されたスルーホールとを有する。電子部
品に対間するスルーホールは熱硬化性樹脂層により被覆
される。固着部は電子部品としてのチップ部品の電極を
半田により固着するランド又は電子部品のリードを挿入
するスルーホールである。電子部品はリードを有する挿
入実装型、表面実装型又はベアチップ型電子部品である
。熱硬化性樹脂層はエポキシ樹脂、メラミン樹脂、アク
リル樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリイ
ミド樹脂又はジアリルフタレート樹脂を含むインク等の
被覆剤の塗布若しくは噴霧又はフィルムの貼着により形
成される。
数の電極を半田により固着する複数の固着部と、複数の
固着部間に形成されたスルーホールとを有する。電子部
品に対間するスルーホールは熱硬化性樹脂層により被覆
される。固着部は電子部品としてのチップ部品の電極を
半田により固着するランド又は電子部品のリードを挿入
するスルーホールである。電子部品はリードを有する挿
入実装型、表面実装型又はベアチップ型電子部品である
。熱硬化性樹脂層はエポキシ樹脂、メラミン樹脂、アク
リル樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリイ
ミド樹脂又はジアリルフタレート樹脂を含むインク等の
被覆剤の塗布若しくは噴霧又はフィルムの貼着により形
成される。
この発明による印刷配線板の製造法は、複数の固着部、
複数の固着部間に形成されたスルーホール及びスルーホ
ールに対し電気的に接続された回路パターンを基板に形
成するパターン形成工程と、固着部に固着される電子部
品に対向するスルーホールを熱硬化性樹脂層により被覆
する被覆工程とを含む。被覆工程は基板に表面へのマー
キングと同時に行われる。被覆工程はスクリーン印刷、
フィルムの貼着又は液状樹脂の噴霧により行う。フィル
ムとしては、ラベル、その他のものが使用できる。
複数の固着部間に形成されたスルーホール及びスルーホ
ールに対し電気的に接続された回路パターンを基板に形
成するパターン形成工程と、固着部に固着される電子部
品に対向するスルーホールを熱硬化性樹脂層により被覆
する被覆工程とを含む。被覆工程は基板に表面へのマー
キングと同時に行われる。被覆工程はスクリーン印刷、
フィルムの貼着又は液状樹脂の噴霧により行う。フィル
ムとしては、ラベル、その他のものが使用できる。
スルーホールが熱硬化性樹脂層により被覆されているの
で、半田処理時に液状の半田がスルーホールを通過する
ことを阻止することができる。このため、加熱された半
田により電子部品が特性劣化等の悪影響を受けない。ま
た、スルーホールと電子部品とが熱硬化性樹脂フィルム
により完全に絶縁されると共に、熱硬化性樹脂層により
電子部品と回路パターンとの間に間隙が形成される。こ
のため、電子部品と回路パターンとの絶縁性が向上する
。
で、半田処理時に液状の半田がスルーホールを通過する
ことを阻止することができる。このため、加熱された半
田により電子部品が特性劣化等の悪影響を受けない。ま
た、スルーホールと電子部品とが熱硬化性樹脂フィルム
により完全に絶縁されると共に、熱硬化性樹脂層により
電子部品と回路パターンとの間に間隙が形成される。こ
のため、電子部品と回路パターンとの絶縁性が向上する
。
以下、この発明による印刷配線板の実施例を第１図及び
第２図について説明する。
第２図について説明する。
第１図に示すように、印刷配線板１は固着部としての複
数のランド又はフットプリント２と、複数のランド又は
フットプリント２の内側に形成された複数のスルーホー
ル３とを有する。スルーホール３の各々にはスルーホー
ルめっき３ａが設けられ、スルーホールめっき３ａは回
路パターン４によりランド又はフットプリント２の一部
又は図示しない他の部分と電気的に接続される。ランド
２には電子部品を構成する例えば表面実装型チップ部品
５の複数の電極としての半田バンプ５ａが固着される。
数のランド又はフットプリント２と、複数のランド又は
フットプリント２の内側に形成された複数のスルーホー
ル３とを有する。スルーホール３の各々にはスルーホー
ルめっき３ａが設けられ、スルーホールめっき３ａは回
路パターン４によりランド又はフットプリント２の一部
又は図示しない他の部分と電気的に接続される。ランド
２には電子部品を構成する例えば表面実装型チップ部品
５の複数の電極としての半田バンプ５ａが固着される。
第１図に点線６で示す部分はエポキシ樹脂フィルム７に
より被覆される領域を示す。
より被覆される領域を示す。
第１図に示す例では、チップ部品５の下面に対向する全
てのスルーホール３はエポキシ樹脂フィルム７により被
覆される。
てのスルーホール３はエポキシ樹脂フィルム７により被
覆される。
第２図に示す印刷配線板１を製造する際に、複数のラン
ド２、複数のランド又はフットプリント２間に形成され
たスルーホール３及びスルーホール３に対し電気的に接
続された回路パターンを基板８に形成する。次に、ラン
ド又はフットプリント２に固着されるチップ部品５に対
向するスルーホール３をエポキシ樹脂フィルム７により
被覆する。この被覆工程は基板８に表面へのマーキング
と同時に、スクリーン印刷により行うと新たな工程を付
加する必要がない。
ド２、複数のランド又はフットプリント２間に形成され
たスルーホール３及びスルーホール３に対し電気的に接
続された回路パターンを基板８に形成する。次に、ラン
ド又はフットプリント２に固着されるチップ部品５に対
向するスルーホール３をエポキシ樹脂フィルム７により
被覆する。この被覆工程は基板８に表面へのマーキング
と同時に、スクリーン印刷により行うと新たな工程を付
加する必要がない。
上記の構成において、スルーホール３がエポキシ樹脂フ
ィルム７により被覆されているので、半田処理時に液状
の半田がスルーホール３を通過することを阻止すること
ができる。このため、加熱された半田によりチップ部品
５が特性劣化等の悪影響を受けない。また、スルーホー
ル３とチップ部品５とがエポキシ樹脂フィルム７により
完全に絶縁されると共に、エポキシ樹脂フィルム７によ
りチップ部品５と回路パターンとの間に間隙が形成され
る。このため、チップ部品５と回路パターンとの絶縁性
が向上する。
ィルム７により被覆されているので、半田処理時に液状
の半田がスルーホール３を通過することを阻止すること
ができる。このため、加熱された半田によりチップ部品
５が特性劣化等の悪影響を受けない。また、スルーホー
ル３とチップ部品５とがエポキシ樹脂フィルム７により
完全に絶縁されると共に、エポキシ樹脂フィルム７によ
りチップ部品５と回路パターンとの間に間隙が形成され
る。このため、チップ部品５と回路パターンとの絶縁性
が向上する。
この発明の上記の実施例は種々の変更が可能である。例
えば、上記の例では、固着部をランド又はフットプリン
ト２として示したが、リード付電子部品のリードを挿入
するスルーホールとして構成することもできる。また、
電子部品は、表面実装型に限定されず、リードを有する
挿入実装型又はヘアチップ型チップ部品でもよい。フィ
ルム７はエポキシ樹脂の他にメラミン樹脂、アクリル樹
脂、ポリウレタン樹脂、シリコーン樹脂、ポリイミド樹
脂又はジアリルフタレート樹脂等の熱硬化性樹脂を含む
インク等の被覆剤を使用することができる。被覆工程は
、フィルムやラベルの貼着又は液状樹脂の噴霧により行
うことができる。
えば、上記の例では、固着部をランド又はフットプリン
ト２として示したが、リード付電子部品のリードを挿入
するスルーホールとして構成することもできる。また、
電子部品は、表面実装型に限定されず、リードを有する
挿入実装型又はヘアチップ型チップ部品でもよい。フィ
ルム７はエポキシ樹脂の他にメラミン樹脂、アクリル樹
脂、ポリウレタン樹脂、シリコーン樹脂、ポリイミド樹
脂又はジアリルフタレート樹脂等の熱硬化性樹脂を含む
インク等の被覆剤を使用することができる。被覆工程は
、フィルムやラベルの貼着又は液状樹脂の噴霧により行
うことができる。
上記のように、この発明による印刷配線板では、スルー
ホール内に充填される半田により電子部品が悪影響を受
けないので、高品質の電気、電子装置を提供することが
できる。
ホール内に充填される半田により電子部品が悪影響を受
けないので、高品質の電気、電子装置を提供することが
できる。
第１図はこの発明による印刷配線板の１実施態様を示す
平面図、第２図は部分的断面図である。 １・・・印刷配線板、２・・・ランド又はフットプリン
ト（固着部）、３・・・スルーホール、４・・・回路パ
ターン、５・・・表面実装型チップ部品（電子部品）、
７・・・エポキシ樹脂フィルム（熱硬化性樹脂フィルム
）。
平面図、第２図は部分的断面図である。 １・・・印刷配線板、２・・・ランド又はフットプリン
ト（固着部）、３・・・スルーホール、４・・・回路パ
ターン、５・・・表面実装型チップ部品（電子部品）、
７・・・エポキシ樹脂フィルム（熱硬化性樹脂フィルム
）。
Claims (7)
- １．電子部品に設けられた複数の電極を半田により固着
する複数の固着部と、該複数の固着部間に形成されたス
ルーホールとを有する印刷配線板において、前記電子部
品に対向する前記スルーホールを熱硬化性樹脂層により
被覆したことを特徴とする印刷配線板。 - ２．前記固着部は電子部品としてのチップ部品の電極を
半田により固着するランドもしくはフットプリント又は
電子部品のリードを挿入するスルーホールである請求項
１に記載の印刷配線板。 - ３．前記電子部品はリードを有する挿入実装型。 表面実装型又はベアチップ型電子部品である請求項（１
）に記載の印刷配線板。 - ４．前記フィルムはエポキシ樹脂、メラミン樹脂、アク
リル樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリイ
ミド樹脂又はジアリルフタレート樹脂を含む被覆剤の塗
布若しくは噴霧又はフィルムの貼着により形成される請
求項１に記載の印刷配線板。 - ５．複数の固着部、該複数の固着部間に形成されたスル
ーホール及びスルーホールに対し電気的に接続された回
路パターンを基板に形成するパターン形成工程と、 前記固着部に固着される電子部品に対向する前記スルー
ホールを熱硬化性樹脂層により被覆する被覆工程とを含
むことを特徴とする印刷配線板の製造法。 - ６．前記被覆工程は基板に表面へのマーキングと同時に
行われる請求項５に記載の印刷配線板の製造法。 - ７．前記被覆工程はスクリーン印刷、フィルムの貼着又
は液状樹脂の噴霧により行う請求項５に記載の印刷配線
板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135978A JPH0430494A (ja) | 1990-05-25 | 1990-05-25 | 印刷配線板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135978A JPH0430494A (ja) | 1990-05-25 | 1990-05-25 | 印刷配線板及びその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430494A true JPH0430494A (ja) | 1992-02-03 |
Family
ID=15164328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135978A Pending JPH0430494A (ja) | 1990-05-25 | 1990-05-25 | 印刷配線板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430494A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661625A (ja) * | 1992-08-11 | 1994-03-04 | Nec Corp | プリント配線板 |
| JP2016040834A (ja) * | 2000-12-28 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 電子装置の製造方法 |
| US9496204B2 (en) | 2000-12-28 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor device |
-
1990
- 1990-05-25 JP JP2135978A patent/JPH0430494A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661625A (ja) * | 1992-08-11 | 1994-03-04 | Nec Corp | プリント配線板 |
| JP2016040834A (ja) * | 2000-12-28 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 電子装置の製造方法 |
| US9496204B2 (en) | 2000-12-28 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor device |
| US10115658B2 (en) | 2000-12-28 | 2018-10-30 | Renesas Electronics Corporation | Semiconductor device |
| US10490486B2 (en) | 2000-12-28 | 2019-11-26 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009212124A (ja) | プリント配線板、プリント配線板のフレームグランド形成方法および電子機器 | |
| EP0784914B1 (en) | Method of manufacturing a printed circuit board | |
| JPH04186792A (ja) | プリント配線板およびその製造方法 | |
| JPH0430494A (ja) | 印刷配線板及びその製造法 | |
| JPH03220791A (ja) | 印刷配線板及びその製造法 | |
| JP3340752B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JP4073579B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| KR20140027070A (ko) | 표면 실장 장치 제조 방법과 해당 표면 실장 장치 | |
| JPH11145605A (ja) | プリント配線板 | |
| US5340639A (en) | Printed-wiring board | |
| KR200176365Y1 (ko) | 인쇄회로기판 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH05235522A (ja) | ポリイミド膜の形成方法 | |
| JPH05259624A (ja) | プリント配線板およびその製造方法 | |
| JP2776361B2 (ja) | 印刷配線板 | |
| JP4505700B2 (ja) | 配線基板用基材および配線基板の製造方法。 | |
| JPH01295489A (ja) | 印刷配線板の製造法及びその製造法によって得られる配線板 | |
| JPH0629654A (ja) | 電子装置 | |
| JPH0653640A (ja) | プリント配線板及びその製造方法 | |
| JPH0332096A (ja) | 電子受動素子の実装構造 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JP2000183472A (ja) | プリント配線板 | |
| JPH01217994A (ja) | 印刷配線板 | |
| JPH04186731A (ja) | 回路部品搭載用端子を備えた回路基板及びその製造法 |