JPH0410420A

JPH0410420A - 半導体集積回路の製造方法

Info

Publication number: JPH0410420A
Application number: JP11193490A
Authority: JP
Inventors: Toshimasa Sadakata; 定方　利正; Akira Hatsuya; 初谷　明
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-04-26
Filing date: 1990-04-26
Publication date: 1992-01-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ〉産業上の利用分野本発明は、一つの半導体基板に少なくともＭＩＳ型素子
を集積化した半導体集積回路に関し、特にその多層配線
技術に関するものである。

く口）従来の技術半導体集積回路には、一つの半導体基板にバイポーラト
ランジスタ、ＰチャンネルＭＩ　５ＦＥＴＸ　Ｎチャン
ネルＭＩＳＦＥＴの夫々を設けたものがある（例えば、
特開平１−２４５５５３号公報）。

このような半導体集積回路の断面図を第３図に示す。同
図において、（１）はＰ型半導体基板、（２）は基板（
１）全面に積層して形成したＮ型エピタキシャル層、（
３）は基板（１）表面に形成したＮ＋型埋込層、（４）
は基板（１）表面に形成したＰ＋型埋込層、（５）はＰ
＋型分離領域、及び（６）はフィールド酸化膜、（７）
はＮＰＮ　トランジスタ（８）のＰ型ベース領域、（９
）は同じ＜ＮＰＮ　トランジスタ（８）のＮ＋型エミッ
タ領域、（１０）はＮ＋型コレクタコンタクト領域、（
１１）はＮチャンネル型ＭＯＳトランジスタ（１２）の
Ｐ型ウェル領域、（１３〉はＮチャンネル型ＭＯＳトラ
ンジスタ（１２）のＮ型ソース・ドレイン領域、（１４
）はゲート電極である。尚、Ｐチャンネル型ＭＯＳトラ
ンジスタは記載していない。（１５）は各素子の不純物
拡散領域にオーミンクコンタクトする第１配線層、（１
６）は層間絶縁膜、（１７）は第２配線層である。

ＭＯ５型トランジスタを含む半導体集積回路の場合、Ｍ
ＯＳ部のフンタミプロッキング性等の点でパッシベーシ
ョンがシビアになる。その為、従来の眉間絶縁膜（１６
）はＰＳＧ等の酸化膜が利用され、最後にＳｉＮ膜でパ
ッシベーションを行なっていた。また、ＰＳＧ等では段
差の平坦化が困難であるので、無機系絶縁膜（ＳＯＧ）
（１８）による平坦化が行なわれていた。

（ハ）発明が解決しようとする課題しかしながら、Ｓ　ＯＧ　（５ｐｉｎ　Ｏｎ　Ｇｌａｓ
ｓ　）　（１８）による平坦化には限度があり、そのた
め工程の複雑化や信頼性の低下を招く欠点があった。

そこで本願発明者は、層間絶縁膜（１６）として平坦性
に優れ、バイポーラ型ＩＣでの実績が高いボッイミド樹
脂系絶縁膜を用いることを思案した。

ところが、ポリイミド樹脂だけではＭＯＳ部のコンタミ
ブロッキング性に乏しく装置全体の信頼性を損なう欠点
があった。さらに、微細加工に適するポジ型レジストが
ポリイミド系樹脂との選択性に乏しいので、これがスル
ーホールの微細加工を困難にする欠点があった。

（ニ）課題を解決するための手段本発明は上記従来の欠点に鑑み成きれたもので、居間絶
縁膜（３７）をシリコン窒化膜（３９）とポリイミド系
絶縁膜（４０）との積層構造とすることによりＭＯ３素
子に十分なパッシベーション効果を与えると共に、前記積層層間絶縁膜（３７）にスルーホール（４１）を
開口するに際し、ポリイミド系絶縁膜（４０）上にポジ
型レジストによるレジストパターン（４３）を形成する
工程と、レジストパターンをマスクとして酸素系ドライ
エツチングによりポリイミド系絶縁膜（４０）を除去す
る工程と、ガスをフッ素系雰囲気に切換えてシリコン窒
化膜（３９〉をドライエツチングする工程とを具備する
ことにより、上記積層層間絶縁膜（３７）に対して微細
化スルーホールを形成できる半導体集積回路の製造方法
を提供するものである。

（ネ）作用本発明によれば、ポジ型レジストを利用できるようなプ
ロセスとしたので、ネガ型レジストを使用するよりは微
細化スルーホールを形成できる。

また、ガスの切換によってポリイミド系絶縁膜（４０）
とシリコン窒化膜（３９）を１回の工程で除去できるの
で、プロセスの簡略化を図ることができる。

（へ）実施例以下に本発明の一実施例を図面を参照して詳細に説明す
る。その製造方法を説明するに先立ち、先ず積層構造の
眉間絶縁膜を有する半導体集積回路を第２図を用いて説
明する。同図において、（２１）はＰ型シリコン半導体
基板、（２２）は基板（２１）全面にエピタキシャル成
長して形成したＮ−型エピタキシャル層、（２３）はエ
ピタキシャル層（２２）を貫通し素子間分離を行なうＰ
１型分離領域、（２４）は分離領域（２３）によって島
状に形成された島領域、（２５）は選択酸化法によって
得られたＬＯＧＯ５酸化膜である。（２６）はＮＰＮト
ランジスタ（２７）のＰ型ベース領域、（２８）はＮＰ
Ｎトランジスタ（２７）のＮ＋型エミッタ領域、（２９
）はＮＰＮトランジスタ〈η〉のＮ１型コレクタコンタ
クト領域、〈３０〉はＮＰＮ）ランジスタ（２７）の底
部に埋め込まれたＮ＋型の埋め込み層である。（３１）
はＮｃｈ　−Ｍ　ＯＳ　Ｆ　ＥＴ（３２）のゲート電極
、（３３）はＮｃｈ−Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ（３２）の
Ｎ＋型ソース・ドレイン電極、（３４）はＮｃｈ−ＭＯ
ＳＦＥＴ（３２）のＰ型ウェル領域、（３５）はＮｃｈ
　−Ｍ　ＯＳ　Ｆ　Ｅ−Ｔ　（３２）の底部に埋め込ま
れたＰ４型の埋め込み層である。尚、図示しないがＰｃ
ｈ　−Ｍ　０３ＦＥＴはＮ−型エピタキシャル層（２２
）の表面にゲート電極とＰ型ソース・ドレインを設けて
形成きれる。ゲート電極（３１）は不純物をドープした
ポリシリコン層から成り、このポリシリコン層はゲート
電極（３１）として用いられる他、ゲート電極（３１）
の相互接続や抵抗素子としても用いられるものである。

エピタキシャル層（２２）表面に形成された個々の素子
は、電極配線によって相互接続され所定の回路機能を構
成する。その電極配線は、先ず各素子の不純物拡散領域
とコンタクトホールを介してオーミックコンタクトし酸
化膜上を延在する第１配線層（３６）と、第１配線層（
３６）とは層間絶縁膜（３７）によって層間絶縁される
第２配線層（３８）とで形成される。電極材料にはＡＰ
又はＡｌ−５ｉが用いられる。層間絶縁膜（３７）は、
第１配線層（３６）やゲート電極（３１）を覆うように
プラズマＣＶＤ法によって形成した膜厚数千人のシリコ
ン窒化膜（３９）と、シリコン窒化膜（３９）の上にス
ピンオン塗布法によって形成した膜厚０．２〜０．８μ
のポリイミド系絶縁膜（４０）との２層構成から成る。

第２配線層（３８）はポリイミド系絶縁膜〈４０）の上
を延在し、第１配線層（３６）と第２配線層（３８）と
は、層間絶縁膜（３７）に開けられたスルーホール（４
１〉を介して層間接続される。スルーホール（４１）は
、ポリイミド系絶縁膜（４０）において側面がテーパ形
状を成して第２配線層（３８）の断線防止とし、シリコ
ン窒化膜（３９）においては垂直形成を成して微細コン
タクトとする。そして、最終パッシベーション被［（４
２）には層間絶縁に用いたポリイミド系絶縁膜（４ｏ）
と同系列のポリイミド樹脂をスピンオン塗布して形成す
る。

上記積層した層間絶縁膜（３７）の構成によれば、第１
配線層（３６）やゲート電極（３１）の全面を覆うよう
にシリコン窒化膜（３９）が形成きれるので、ＭＯ８素
子のコンタミプロッキング等、素子に対して十分なパッ
シベーション効果を与えることができる。一方、シリコ
ン窒化膜（３９）の上はポリイミド系絶縁膜（４０）が
スピンオン塗布きれて第１配線層（３６〉やゲート電極
（３１）が発生する段差を平坦化するので、信頼性の高
い多層配線構造とすることができる。

シリコン窒化膜（３９）の上にポリイミド系絶縁膜（４
０）を形成したのには様々な理由がある。先ず本願ト逆
にポリイミド系絶縁膜（４０）の上にシリコン窒化膜（
３９）を形成した場合は、ポリイミド樹脂によるプラズ
マＣＶＤ装置の汚染の問題が生じる。

ＭＯ８型半導体装置では特に良質な膜質が要求されるか
ら、前記製造装置の汚染は当然歩留り低下の要因となる
。さらに、ポリイミド樹脂の全面をシリコン窒化膜（３
９）で覆うと、ポリイミド樹脂が発生するガスの逃げ場
所が無くなってシリコン窒化膜（３９〉や第２配線層（
３８）の所謂「ふくれ、が発生し、配線不良となる問題
が生じる。また、第１配線層（３６）の下に形成した場
合は、プロセスの煩雑化を招く他、信頼性の低下を招く
。つまり、本願構成の積層構造とすることが、他の問題
を全て解決する手段となるのである。従って、配線層が
３Ｍ、４層と増大した場合には、２層目と３層目の層間
絶縁膜及び３層目と４Ｍ目の居間絶縁膜はポリイミド系
絶縁膜（４０）のみの単層構造で行なう。

第１図Ａ乃至第１図Ｆはこのような居間絶縁膜（３７）
にスルーホールを形成できる本願の製造方法を示す断面
図である。

先ず第１図Ａに示す通り、各素子を形成する不純物拡散
領域とゲート電極（３１）の形成が終了したエピタキシ
ャル層（２２）表面の酸化膜を開口してコンタクトホー
ルを形成し、Ａ１又はＡｊ２−５ｉの蒸着又はスパッタ
による堆積とパターニングにより、各不純物拡散領域に
オーミックコンタクトする第１配線層（３６）を形成す
る。そして基板（２１）全面に、プラズマＣＶＤ法によ
る膜厚数千人のシリコン窒化膜（３９）を堆積する。シ
リコン窒化膜（３９）自体に平坦化能力は無いので、シ
リコン窒化膜（３９）の表面は第１配線層（３６）やゲ
ート電極（３１）の段差がそのまま反映されることにな
る。

次いで第１図Ｂに示す通り、シリコン窒化膜（３９）の
上にスピンオン塗布法によりシリコン窒化膜（３９）と
同程度の膜厚のポリイミド系絶縁膜（４０）を形成する
。塗布したポリイミド系絶縁膜（４０）は、数百°Ｃ５
数十分の熱処理でハードベークされる。

ポリイミド系絶縁膜（４０〉の表面は、前記第１配線層
（３６）等の段差を吸収して平坦化される。

次いで第１図Ｃに示す通り、ポリイミド系絶縁膜（４０
）の表面にポジ型のホトレジストを塗布し、これを露光
、現像することによってレジストパターン（４３）を形
成する。膜厚は２．０〜３．０μとした。

次いで第１図りに示すように、レジストパターン（４３
）をマスクとしてＲＩＥ（リアクティブ・イオン・エツ
チング）等のドライエツチング手法により異方モードで
ポリイミド系絶縁膜（４０）とシリコン窒化膜（３９）
の除去を行なう。そのドライエ・ノチングは、先ず酸素
（カ）雰囲気中でポリイミド系絶縁膜（４０）を除去し
、次いで同装置内で雰囲気をフッ素系雰囲気（ＣＨＦ、
等）に切換えてシリコン窒化膜（３９）を除去する。ポ
リイミド系絶縁膜（４０）とポジ型レジストとは選択性
が少なく、前記かドライエツチングでポジ型レジストま
でがエツチングされる。そのため、レジストパターン（
４３）は０゜ドライエツチングが進行すると同時に縮退
し、その開口部（４４）は徐々に大きくなる。すると、
異方モードのエツチングでもポリイミド系絶縁膜（４０
）の開口側壁はややテーバ形状を成し、これが配線のス
テップカバレージの改善となる。テーバ角は等方モード
によるものよりは少ない。また、０！ドライエツチング
によってレジストパターン（４３）の縮退が進むので、
その膜厚はポリイミド系絶縁膜（４０）の膜厚（数千人
）より十分太きく（２，０〜３．０μ）しである。これ
でポジ型レジストの使用を可能ならしめた。

雰囲気の切換はウェハーを収納した装置チャンバー内へ
の導入ガスの切換によって簡便に行なうことができる。

フッ素系雰囲気に対しては、ポジ型レジスト及びポリイ
ミド系絶縁膜（４０）は良好な選択性を示すので、シリ
コン窒化膜（３９）の開口部側壁は垂直形状を成す。従
って微細化コンタクトを得ることができる。尚、ポリイ
ミド系絶縁膜（４０）の膜厚は前述したレジストからの
制約により膜厚を厚くできないので、シリコン窒化膜（
３９）はその厚みだけで層間絶縁耐圧を満足するような
厚みとし、ポリイミド系絶縁膜（４０）は単純に平坦化
としての作用を持たせた。

次いで第１図Ｅに示す通り、レジストパターン（４３）
を除去した後、ポリイミド系絶縁膜（４０）の表面に再
度Ａｆｆｉ又はＡｌ−５ｉの堆積とパターニングによっ
て第２配線層（３８）を形成し、そして第１図Ｆに示す通りポリイミド樹脂をスピンオン
塗布して最終パッシベーション被膜（４５〉とした。

このように本願発明の製造方法によれば、ドライエツチ
ングを利用し雰囲気の切換えでポリイミド系絶縁膜（４
０）とシリコン窒化膜（３９）とを連続してエツチング
するので、積層構造の層間絶縁膜（３７）にスルーホー
ル（４１）を簡便に形成することができる。また、ポジ
型レジストを使用できるプロセスとしたので、ネガ型を
利用するよりは微細化したスルーホール（４１）を形成
できる。

（ト）発明の効果以上に説明した通り、積層構造の層間絶縁膜（３７）は
、Ｍ２Ｓ部のコンタミブロッキング等パッシベーション
効果を維持しつつ、層間絶縁にポリイミド系絶縁膜（４
０）を利用できる利点を有する。そのため、極めて平坦
な表面を得ることができ、これが信頼性の高い多層配線
構造を提供できる利点を有する他、ポリイミド系絶縁膜
（４０）による平坦化は他のＳＯＧ＋ＰＳＧリフロー等
の平坦化手段よりプロセスが簡単であり、工程の単純化
及びローコスト化が図れる利点を有する。

そして本発明の製造方法によれば、上記新規な構造の層
間絶縁膜（３７）を、雰囲気の切換えによって連続的に
エツチングするので、極めて簡単なプロセスでスルーホ
ール（４１）を形成できる利点を有する。しかもポジ型
レジストを利用できるようにしたので、ネガ型より微細
化したスルーホール（４１）を形成できる利点をも有す
る。そしてさらに、ポジ型レジストとポリイミド樹脂と
の選択性が少ないことを利用して、ポリイミド系絶縁膜
（４０）の開口部側壁にテーバ形状を持たせることがで
きるので、信頼性の高い層間接続が得られる利点をも有
する。

【図面の簡単な説明】

第１図Ａ〜第１図Ｆ及び第２図は本発明を説明する為の
断面図、第３図は従来例を説明する為の断面図である。

Claims

【特許請求の範囲】

（１）同一半導体基板上に少なくともＭＩＳ型素子を集
積化し、これらを多層配線構造により相互接続した半導
体集積回路の製造方法において、各素子の不純物拡散領
域にコンタクトする第１配線層を形成する工程、前記第１配線層を覆うようにシリコン窒化膜を形成する
工程、前記シリコン窒化膜上にポリイミド系絶縁膜を形成する
工程、前記ポリイミド系絶縁膜の表面にポジ型レジストによる
レジストパターンを形成する工程、前記レジストパター
ンをマスクとして、先ず酸素系雰囲気内で前記ポリイミ
ド系絶縁膜をドライエッチングし、続いてガスをフッ素
系雰囲気として前記シリコン窒化膜をドライエッチング
する工程、前記レジストパターンを除去し電極材料の堆積とホトエ
ッチングによって前記ポリイミド系絶縁膜上を延在し前
記ポリイミド系絶縁膜と前記シリコン窒化膜の開口を介
して前記第１配線層と接続する第２配線層を形成する工
程とを具備することを特徴とする半導体集積回路の製造
方法。
（２）前記半導体集積回路はバイポーラ型素子とＭＩＳ
型素子を共存したものであることを特徴とする請求項第
１項に記載の半導体集積回路の製造方法。
（３）前記レジストパターンの膜厚が前記ポリイミド系
絶縁膜の膜厚より十分に大であることを特徴とする請求
項第１項に記載の半導体集積回路の製造方法。
（４）前記ドライエッチングは異方モードであることを
特徴とする請求項第１項に記載の半導体集積回路の製造
方法。