[go: up one dir, main page]

JP2856489B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2856489B2
JP2856489B2 JP6914090A JP6914090A JP2856489B2 JP 2856489 B2 JP2856489 B2 JP 2856489B2 JP 6914090 A JP6914090 A JP 6914090A JP 6914090 A JP6914090 A JP 6914090A JP 2856489 B2 JP2856489 B2 JP 2856489B2
Authority
JP
Japan
Prior art keywords
insulating film
region
scribe line
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6914090A
Other languages
English (en)
Other versions
JPH03270007A (ja
Inventor
修 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP6914090A priority Critical patent/JP2856489B2/ja
Publication of JPH03270007A publication Critical patent/JPH03270007A/ja
Application granted granted Critical
Publication of JP2856489B2 publication Critical patent/JP2856489B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 回転塗布法により絶縁膜を形成する際、金属リングと
配線層間及び各々の配線層間に生じる絶縁膜の段差を小
さくして表面平坦化することができ、次層の配線層のカ
バレッジを良くして断線し難くすることができる半導体
装置の製造方法を提供することを目的とし、 配線層の下の第１の絶縁膜をスクライブライン領域ま
で残したまま、表面平坦化処理をし、その後第１の絶縁
膜のスクライブライン領域を除去してから金属リングを
形成するように構成し、又は、配線層とともに第１の絶
縁膜の縁部に形成する金属層をスクライブライン領域ま
で延在させ、表面平坦化処理をし、その後金属層のスク
ライブライン領域の部分を除去して金属リングを形成す
るように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、チップ周辺
部の多層配線を形成するトランジスタ等の半導体装置の
製造方法に適用することができ、特に、回転塗布法によ
りSOG、レジスト等の絶縁膜を形成する際、金属リング
と配線層間、各々の配線層間に生じる絶縁膜の段差を小
さくして表面平坦化することができる半導体装置の製造
方法に関する。
近時、チップ周辺部の基板上に形成したフィールド酸
化膜とダイシングに必要なカッティング領域となるスク
ライブライン領域間の領域にまで特にＰ（リン）含有の
例えばPSGからなる表面平坦化用絶縁膜が形成されてい
る際、その絶縁膜側壁からの水分の侵入を防いで絶縁膜
が基板から剥れるのを防止するため、例えばAlからなる
金属リングをその側壁部を覆うように形成している。こ
のため、金属リングと基板間に金属リングの大きな段差
が生じるため、この後回転塗布法によりSOG等の絶縁膜
を形成する際、金属リングの大きな段差がSOGの流れを
阻害するため金属リングと配線層間、各々の配線層間の
絶縁膜に各々段差が大きく生じてしまい表面平坦化が行
えないという問題があった。そして、この段差により次
層の配線層のカバレッジが悪くなり断線し易いという問
題があった。
したがって、回転塗布法により絶縁膜を形成する際、
金属リングと配線層間、及び各々の配線層間に生じる絶
縁膜の段差を小さくして表面平坦化することができ、次
層の配線層のカバレッジを良くして断線し難くすること
ができる半導体装置の製造方法が要求されている。
〔従来の技術〕
第３図（ａ）〜（ｉ）は従来の半導体装置の製造方法
を説明する図である。図示例の配線はMOSトランジスタ
のゲート用配線に適用する場合である。
この図において、31はSi等からなる基板、32はSiO2等
からなるフィールド酸化膜、33aはダイシングに必要な
カッティング領域となるスクライブライン領域、33bは
スクライブライン領域33aとフィールド酸化膜32間の領
域、34a、34b、34cはポリSi等からなる配線層、35はPSG
等からなる表面平坦化用の絶縁膜、36は配線層34a上に
形成されたコンタクトホール、37はスクライブライン領
域33aと領域33bの一部との基板31上に形成された開口
部、38a,38b,38cは例えばAl等からなる配線層、39はAl
等からなる金属リング、40はSOG等からなる絶縁膜、41
はPSG等からなる層間絶縁膜、42a,42bは配線層38a,38b
上に各々形成されたコンタクトホール、43はスクライブ
ライン領域33aの基板31上に形成された開口部、44a、44
bはAl等からなる配線層である。
次に、その製造方法について説明する。
まず、第３図（ａ）に示すように、LOCOSによりSi3Ｎ
4膜をマスクとしてチップ周辺部のシリコン基板31を酸
化することによりフィールド酸化膜32を形成した後、例
えばRIEにより上記Si3Ｎ4膜及びその下のSiO2膜をエッ
チングすることにより基板31を露出させる。この時、ダ
イシングに必要なカッティング領域となるスクライブラ
イン領域33aの基板31、及びスクライブライン領域33aと
フィールド酸化膜32間の領域33bの基板31が露出され
る。次いで、例えばCVD法により全面にポリSiを堆積し
た後、例えばRIEによりポリSiを選択的にエッチングし
てフィールド酸化膜32上に配線層34a、34b、34cを形成
する。
次に、第３図（ｂ）に示すように、例えばCVD法によ
り全面にPSGを堆積して絶縁膜35を形成した後、900℃程
度の熱処理により絶縁膜35をフローさせて表面平坦化を
行う。
次に、第３図（ｃ）に示すように、例えばRIEにより
配線層34a上の領域、及びスクライブライン領域33aと領
域33bの一部との基板31上の領域において、絶縁膜35を
エッチングすることにより配線層34a上にコンタクトホ
ール36を形成するとともに、スクライブライン領域33a
と領域33bの一部との基板31上に開口部37を形成する。
この時、コンタクトホール36内に配線層34aが露出され
るとともに、開口部37内にスクライブライン領域33aと
領域33bの一部との基板31が露出される。
次に、第３図（ｄ）に示すように、例えばスパッタ法
により全面にAlを堆積した後、例えばRIEによりAlを選
択的にエッチングしてフィールド酸化膜32に対応する絶
縁膜35上に配線層38a、38b、38cを形成するとともに、
開口部37内の絶縁膜35側壁部に金属リング39を形成す
る。この時、配線層38aはコンタクトホール36内の配線
層34aとコンタクトされ、また、金属リング39はスクラ
イブライン領域33aとフィールド酸化膜32間の領域33b内
に形成される。なお、ここでのAlからなる金属リング39
は絶縁膜35側壁部を覆うように形成しているが、これは
ここ（PSGからなる絶縁膜35）からの水分の侵入を防ぎ
絶縁膜35が基板31から剥れるのを防止するために覆って
いる。
次に、第３図（ｅ）に示すように、回転塗布法により
配線層38a、38b、38c、金属リング39、及びスクライブ
ライン領域33aと領域33bの一部との露出された基板31を
覆うようにSOGを塗布及びベークによるキュアーをして
絶縁膜40を形成する。なお、ここでのSOGの塗布時の流
れ方向は第３図（ｅ）に示すＸの如くスクライブライン
領域33aから素子領域方向に流れていく場合であり、塗
布点は通常ウェーハ中心のスクライブライン領域33aあ
るいは素子領域であり、流れ方向はウェーハ中心からウ
ェーハ周辺方向に向かって流れていく。
次に、第３図（ｆ）に示すように、例えばRIEにより
絶縁膜40をエッチバックして配線層38a、38b、38c及び
金属リング39を露出させて表面平坦化を行う。この時、
更にスクライブライン領域33aと領域33bの一部との基板
31が露出される。
次に、第３図（ｇ）に示すように、例えばCVD法によ
り全面にPSGを堆積して層間絶縁膜41を形成する。
次に、第３図（ｈ）に示すように、例えばRIEにより
配線層38a、38b上の領域、及びスクライブライン領域33
aの基板31上の領域において、層間絶縁膜41をエッチン
グすることにより配線層38a、38b上に各々コンタクトホ
ール42a、42bを形成するとともに、スクライブライン領
域33aの基板31上に開口部43を形成する。この時、コン
タクトホール42a、42b内に各配線層38a、38bが露出され
るとともに、開口部43内にスクライブライン領域33aの
基板31が露出される。
そして、例えばスパッタ法により全面にAlを堆積した
後、例えばRIEによりコンタクトホール42a、42b内の配
線層38a、38bとコンタクトを取るようにAlを選択的にエ
ッチングして配線層44a、44bを形成することにより、第
３図（ｉ）に示すような配線構造を得ることができる。
〔発明が解決しようとする課題〕
上記した従来の半導体装置の製造方法は、チップ周辺
部の基板31上に形成したフィールド酸化膜32とスクライ
ブライン領域33a間の領域33bにPSGからなる絶縁膜35側
壁からの水分侵入を防ぐために金属リング39をその側壁
部を覆うように形成しているため、金属リング39と基板
31間に第４図のD1に示す如く大きな段差が生じてしま
う。このため、回転塗布法によりSOGからなる絶縁膜40
を形成する際、金属リング39の大きな段差D1がSOGの流
れを阻害するため、第４図に示すように金属リング39と
配線層38c間、配線層38cと配線層38b間及び配線層38bと
配線層38a間の絶縁膜40に各々段差がD2、D3、D4という
ように大きく生じてしまい表面平坦化が行えないという
問題があった。そして、このような段差があると次工程
でエッチバックしても段差が付いてしまい、この段差に
より次層の配線層44a、44bのカバレッジが悪くなり断線
し易いという問題があった。なお、絶縁膜40表面の段差
は薄く回転塗布する程顕著になる傾向がある。
そこで、本発明は、回転塗布法により絶縁膜を形成す
る際、金属リングと配線層間及び各々の配線層間に生じ
る絶縁膜の段差を小さくして表面平坦化することがで
き、次層の配線層のカバレッジを良くして断線し難くす
ることができる半導体装置の製造方法を提供することを
目的としている。
〔課題を解決するための手段〕
第１の発明による半導体装置の製遠方法は上記目的達
成のため、基板上全面に第１の絶縁膜を形成する工程
と、該第１の絶縁膜上のチップ領域に配線層を形成する
工程と、回転塗布法により基板上全面に配線層を覆うよ
うに第２の絶縁膜を形成する工程と、該第２の絶縁膜を
エッチバックすることにより該配線層と該チップ領域を
除く領域の該第１の絶縁膜とを露出させる工程と、露出
させた該第１の絶縁膜上を含む全面に第３の絶縁膜を形
成する工程と、該第３、第１の絶縁膜のスクライブライ
ン領域を含む部分をエッチングして該基板上に開口部を
形成する工程と、該開口部内の該第３、第１の絶縁膜側
壁部に金属リングを形成する工程とを含むものである。
第２の発明による半導体装置の製造方法は、上記目的
達成のため、基板上に、スクライブライン領域を含む領
域に開口部が設けられ、チップ領域を覆う第１の絶縁膜
を形成する工程と、該第１の絶縁膜上のチップ領域に配
線層を形成するとともに、該開口部内の該第１の絶縁膜
側壁部から該スクライブライン領域まで延在する金属層
を形成する工程と、回転塗布法により該配線層及び該金
属層を覆うように第２の絶縁膜を形成する工程と、該第
２の絶縁膜をエッチバックすることにより該配線層及び
該金属層を露出させる工程と、該金属層の該スクライブ
ライン領域を含む部分をエッチングすることにより該開
口部内の該第１の絶縁膜側壁部に金属リングを形成する
工程と、該第１の配線層及び該金属リング上を含むチッ
プ領域に第３の絶縁膜を形成する工程とを含むものであ
る。
〔作用〕
第１の発明は、第１図（ａ）〜（ｉ）に示すように、
チップ領域部の基板１上にフィールド酸化膜２が形成さ
れるととともに、スクライブライン領域3a及びスクライ
ブライン領域3aとフィールド酸化膜２間の領域3bの基板
１が露出され、フィールド酸化膜２と、スクライブライ
ン領域3a及び領域3bの基板１とが覆われるように表面平
坦化用の絶縁膜５が形成され、フィールド酸化膜２に対
応する絶縁膜５上に配線層7a、7b、7cが形成された後、
回転塗布法により配線層7a、7b、7cと、スクライブライ
ン領域3a及び領域3bの基板１上に形成された絶縁膜５と
が覆われるように絶縁膜８が形成され、絶縁膜８がエッ
チバックされることにより配線層7a、7b、7cと、スクラ
イブライン領域3a及び領域3bの絶縁膜５とが露出され、
第１の配線層7a、7b、7c、スクライブライン領域3a及び
領域3bの第２の絶縁膜５が覆われるように絶縁膜９が形
成され、配線層7a、7b上の領域、及びスクライブライン
領域3aと領域3bの一部との基板１上の領域において絶縁
膜９、５がエッチングされることにより、第１の配線層
7a、7b上にコンタクトホール10a、10bが形成されるとと
もに、スクライブライン領域3a及び領域3bの一部との基
板１上に開口部11が形成された後、コンタクトホール10
a、10b内の配線層7a、7bとコンタクトを取るように第２
の配線層12a、12bが形成されるとともに、開口部11内の
絶縁膜９、５側壁部に金属リング13が形成される。
第２の発明では、第２図（ａ）〜（ｋ）に示すよう
に、チップ領域部の基板１上にフィールド酸化膜２が形
成されるとともに、スクライブライン領域3a、及びスク
ライブライン領域3aとフィールド酸化膜２間の領域3bの
基板１が露出され、フィールド酸化膜２と、スクライブ
ライン領域3a及び領域3bの基板１とが覆われるように表
面平坦化用の絶縁膜５が形成され、スクライブライン領
域3aと領域3bの一部との基板１上の領域において絶縁膜
５がエッチングされることにより開口部21が形成され、
フィールド酸化膜２に対応する絶縁膜５上に配線層7a、
7b、7cが形成されるとともに、開口部21内の絶縁膜５側
壁部から基板１上に金属層22が形成された後、回転塗布
法により配線層7a、7b、7c及び金属層22が覆われるよう
に絶縁膜８が形成される。次いで、絶縁膜８がエッチバ
ックされることにより配線層7a、7b、7c及び金属層22が
露出され、スクライブライン領域3aと領域3bの一部との
該基板１上の領域において金属層22がエッチバックされ
ることにより開口部21内の第２の絶縁膜５側壁部に金属
リング13が形成され、配線層7a、7b、7c、金属層22、及
びスクライブライン領域3aと領域3bの一部との基板１が
覆われるように絶縁膜９が形成され、配線層7a、7b上の
領域、及びスクライブライン領域3aの基板１上の領域に
おいて絶縁膜９がエッチングされることにより配線層7
a、7b上にコンタクトホール10a、10bが形成されるとと
もに、スクライブライン領域3aの基板１上に開口部14が
形成された後、コンタクトホール10a、10b内の配線層7
a、7bとコンタクトを取るように配線層12a、12bが形成
される。
したがって、第１、第２の発明によれば回転塗布法に
より絶縁膜を形成する際、金属リングと配線層間、及び
各々配線層間に生じる絶縁膜の段差を小さくして表面平
坦化することができるようになり、次層の配線層のカバ
レッジを良くして断線し難くすることができるようにな
る。詳細については実施例で説明する。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第１図（ａ）〜（ｉ）は第１の発明に係る半導体装置
の製造方法の一実施例を説明する図である。図示例の配
線はMOSトランジスタのゲート用配線に適用する場合で
ある。
この図において、１はSi等からなる基板、２はフィー
ルド酸化膜、3aはダイシングに必要なカッティング領域
となるスクライブライン領域、3bはスクライブライン領
域3aとフィールド酸化膜２間の領域、4a、4b、4cはポリ
Si等からなる配線層、５はBPSG等からなる表面平坦化用
の絶縁膜、６は配線層4a上に形成されたコンタクトホー
ル、7a、7b、7cはAl等からなる配線層、８はSOG等から
なる絶縁膜、９はPSG等からなる絶縁膜、10aは配線層7a
上に形成されたコンタクトホール、10bは配線層7b上に
形成されたコンタクトホール、11はスクライブライン領
域3aと領域3bの一部との基板１上に形成された開口部、
12a、12bはAl等からなる配線層、13はAl等からなる金属
リング、14はスクライブライン領域3aの基板１上に形成
された開口部である。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すように、LOCOSによりSi3Ｎ
4膜をマスクとしてチップ周辺部のシリコン基板１を酸
化することにより膜厚が例えば6000Åのフィールド酸化
膜２を形成した後、例えばRIEにより上記Si3Ｎ4膜及び
その下のSiO2膜をエッチングすることにより基板１を露
出させる。この時、ダイシングに必要なカッティング領
域となるスクライブライン領域3aの基板１、及びスクラ
イブライン領域3aとフィールド酸化膜２間の領域33bの
基板31が露出される。次いで、例えばCVD法によりフィ
ールド酸化膜２と、スクライブライン領域3a及び領域3b
の基板１とを覆うようにポリSiを堆積した後、例えばRI
EによりポリSiを選択的にエッチングしてフィールド酸
化膜２上に配線層4a、4b、4cを形成する。
次に、第１図（ｂ）に示すように、例えばCVD法によ
りフィールド酸化膜２上に形成された配線層4a、4b、4c
と、スクライブライン領域3a及び領域3bの基板１とを覆
うようにBPSGを堆積して膜厚が例えば4000Åの表面平坦
化用の絶縁膜５を形成した後、900℃程度の熱処理によ
り絶縁膜５をフローさせて表面平坦化を行う。
次に、第１図（ｃ）に示すように、例えばRIEにより
配線層4a上の領域において絶縁膜５ををエッチングする
ことにより配線層4a上にコンタクトホール６を形成す
る。この時、コンタクトホール６内に配線層4aが露出さ
れる。
次に、第１図（ｄ）に示すように、例えばスパッタ法
により全面にAlを堆積した後、例えばRIEによりAlを選
択的にエッチングしてフィールド酸化膜２に対応する絶
縁膜５上に配線層7a、7b、7cを形成する。この時、配線
層7aはコンタクトホール６内の配線層4aとコンタクトさ
れる。
次に、第１図（ｅ）に示すように、回転塗布法により
配線層7a、7b、7cと、スクライブライン領域3a及び領域
33bの基板１上に形成された絶縁膜５とを覆うようにSOG
を塗布及びベークによるキュアーをして絶縁膜８を形成
する。なお、ここでのSOGの塗布時の流れ方向は第１図
（ｅ）に示すＹの如くスクライブライン領域3aから素子
領域方向に流れていく場合である。
次に、第１図（ｆ）に示すように、例えばRIEにより
絶縁膜８をエッチバックして配線層7a、7b、7cと、スク
ライブライン領域3a及び領域3bの絶縁膜５とを露出させ
て表面平坦化を行う。
次に、第１図（ｇ）に示すように、例えばCVD法によ
り配線層7a、7b、7cと、スクライブライン領域3a及び領
域3bの絶縁膜５とを覆うようにPSGを堆積して膜厚が例
えば3000Åの絶縁膜９を形成する。
次に、第１図（ｈ）に示すように、例えばRIEにより
配線層7a、7b上の領域、及びスクライブライン領域3aと
領域3bの一部との基板１上の領域において絶縁膜９、５
をエッチングすることにより配線層7a、7b上にコンタク
トホール10a、10bを形成するとともに、スクライブライ
ン領域3aと領域3bの一部との基板１上に開口部11が形成
する。
そして、例えばスパッタ法により全面にAlを堆積した
後、例えばRIEによりAlを選択的にエッチングして、コ
ンタクトホール10a、10b内の配線層7a、7bとコンタクト
を取るように配線層12a、12bを形成するとともに、開口
部11内の絶縁膜９、５側壁部に金属リング13を形成する
ことにより、第１図（ｉ）に示すような配線構造を得る
ことができる。この時、スクライブライン領域3aの基板
１上に開口部14が形成され、この開口部14内にスクライ
ブライン領域3aの基板１が露出される。
すなわち、上記実施例では第１図（ｄ）、（ｅ）に示
すように、スクライブライン領域3aと領域3bの一部の基
板１上に絶縁膜５を形成した状態で回転塗布法によりSO
Gからなる絶縁膜８を形成するようにしている。このた
め、回転塗布法によりSOGからなる絶縁膜８を形成する
際、スクライブライン領域3aとフィールド酸化膜２間の
領域3b内に従来のような金属リングによる大きな段差を
なくすことができるため、各々の配線層7a、7b、7c間に
生じる絶縁膜８の段差を小さくすることができ、表面平
坦化することができる。このため、次層の配線層12a、1
2bのカバレッジを良くして断線し難くすることができ
る。なお、ここでは金属リング13は配線層12a、12bを形
成する際形成している。
ところで、本発明においては、スクライブライン領域
3aと領域3bの一部との露出された基板１上に金属層を形
成した状態で回転塗布法によりSOGからなる絶縁膜８を
形成することによっても上記実施例と同様の効果を得る
ことができる。以下、具体的に図面を用いて説明する。
第２図（ａ）〜（ｋ）は第２の発明に係る半導体装置
の製造方法の一実施例を説明する図である。図示例の配
線はMOSトランジスタのゲート用配線に適用する場合で
ある。
この図において、第１図と同一符号は同一または相当
部分を示し、21はスクライブライン領域3aと領域3bの一
部との基板１上に形成された開口部、２はAl等からなる
金属層、23はレジスト膜である。
次に、その製造方法について説明する。
まず、第２図（ａ）に示すように、LOCOSによりSi3Ｎ
4膜をマスクとしてチップ周辺部のシリコン基板１を酸
化することにより膜厚が例えば6000Åのフィールド酸化
膜２を形成した後、例えばRIEにより上記Si3Ｎ4膜及び
その下のSiO2膜をエッチングすることにより基板１を露
出させる。この時、ダイシングに必要なカッティング領
域となるスクライブライン領域3a、及びスクライブライ
ン領域3aとフィールド酸化膜２間の領域33bの基板１が
露出される。次いで、例えばCVD法によりフィールド酸
化膜２と、スクライブライン領域3a及び領域3bの基板１
とを覆うようにポリSiを堆積した後、例えばRIEにより
ポリSiを選択的にエッチングしてフィールド酸化膜２上
に配線層4a、4b、4cを形成する。
次に、第２図（ｂ）に示すように、例えばCVD法によ
りフィールド酸化膜２上に形成された配線層4a、4b、4c
と、スクライブライン領域3a及び領域3bの基板１とを覆
うようにBPSGを堆積して膜厚が例えば4000Åの表面平坦
化用の絶縁膜５を形成した後、900℃程度の熱処理によ
り絶縁膜５をフローさせて表面平坦化を行う。
次に、第２図（ｃ）に示すように、例えばRIEにより
配線層4a上の領域、及びスクライブライン領域3aと領域
3bの一部との基板１上の領域において絶縁膜５をエッチ
ングすることにより配線層4a上にコンタクトホール６を
形成するとともに、スクライブライン領域3aと領域3bの
一部との基板１上に開口部21を形成する。この時、コン
タクトホール６内に配線層4aが露出されるとともに、開
口部21内にスクライブライン領域3aと領域3bの一部との
基板１が露出される。
次に、第２図（ｄ）に示すように、例えばスパッタ法
により全面にAlを堆積した後、例えばRlEによりAlを選
択的にエッチングしてフィールド酸化膜２に対応する絶
縁膜５上に配線層7a、7b、7cを形成するとともに、開口
部21内の絶縁膜５側壁部から基板１上に金属層22を形成
する。この時、配線層7aはコンタクトホール６内の配線
層4aとコンタクトされる。
次に、第２図（ｅ）に示すように、回転塗布法により
配線層7a、7b、7c及び金属層22を覆うようにSOGを塗布
及びベークによるキュアーをして絶縁膜８を形成する。
なお、ここでのSOGの塗布の流れ方向は第２図（ｅ）に
示すＺの如くスクライブライン領域3aから素子領域方向
に流れている場合である。
次に、第２図（ｆ）に示すように、例えばRIEにより
絶縁膜８をエッチバックして配線層7a、7b、7c及び金属
層22を露出させて表面平坦化を行う。
次に、第２図（ｇ）に示すように、全面にレジストを
塗布してレジスト膜23を形成した後、露光、現像により
スクライブライン領域3aと領域3bの一部との金属層22上
の領域においてレジスト膜23をパターニングする。
次に、第２図（ｈ）に示すように、例えばRIEにより
レジスト膜23をマスクとしてスクライブライン領域3aと
領域3bの一部との基板１上の領域において金属層22をエ
ッチングすることにより開口部21内の絶縁膜５側壁部に
金属リング13を形成する。この時、スクライブライン領
域3aと領域3bの一部との基板１が露出される。次いで、
レジスト膜23を除去する。
次に、第２図（ｉ）に示すように、例えばCVD法によ
り配線層7a、7b、7c、金属層22、及びスクライブライン
領域3aと領域3bの一部との基板１を覆うようにPSGを堆
積して膜厚が例えば3000Åの絶縁膜９を形成する。
次に、第２図（ｊ）に示すように、例えばRIEにより
配線層7a、7b上の領域及びスクライブライン領域3aの基
板１上の領域において絶縁膜９をエッチングすることに
より、配線層7a、7b上にコンタクトホール10a、10bを形
成するとともに、スクライブライン領域3aの基板１上に
開口部14を形成する。
そして、例えばスパッタ法により全面にAlを堆積した
後、例えばRIEによりAlを選択的にエッチングしてコン
タクトホール10a、10b内の配線層7a、7bとコンタクトを
取るように配線層12a、12bを形成することにより、第２
図（ｋ）に示すような配線層構造を得ることができる。
この時、開口部14内にスクライブライン領域3aの基板１
が露出される。
すなわち、上記実施例では、第２図（ｄ）、（ｅ）に
示すように、開口部21内の絶縁膜５側壁部からスクライ
ブライン領域3aと領域3bの一部との基板１上に金属層22
を形成した状態で回転塗布法によりSOGからなる絶縁膜
８を形成するようにしている。このため、回転塗布法に
よりSOGからなる絶縁膜８を形成する際、スクライブラ
イン領域3aとフィールド酸化膜２間の領域3b内に従来の
ような金属リングによる段差よりも第２図（ｅ）に示す
段差Ｅの如く、金属層22の膜厚分小さくすることができ
るため、金属リングとなる金属層22と配線層7c間、及び
各々の配線層7a、7b、7c間に生じる絶縁膜８の段差を小
さくすることができ、表面平坦化することができる。こ
のため、次層の配線層12a、12bのカバレッジを良くして
断線し難くすることができる。なお、ここでは、金属リ
ング13は金属層22をエッチングすることにより形成して
いる。
〔発明の効果〕
本発明によれば、回転塗布法により絶縁膜を形成する
際、金属リングと配線層間、及び各々の配線層間に生じ
る絶縁膜の段差を小さくして表面平坦化することがで
き、次層の配線層のカバレッジを良くして断線し難くす
ることができるという効果がある。
【図面の簡単な説明】
第１図は第１の発明に係る半導体装置の製造方法の一実
施例の製造方法を説明する図、 第２図は第２の発明に係る半導体装置の製造方法の一実
施例の製造方法を説明する図、 第３図は従来例の製造方法を説明する図、 第４図は従来例の課題を説明する図である。 １……基板、２……フィールド酸化膜、3a……スクライ
ブライン領域、3b……領域、4a、4b、4c……配線層、５
……絶縁膜、６……コンタクトホール、7a、7b、7c……
配線層、８……絶縁膜、９……絶縁膜、10a、10b……コ
ンタクトホール、11……開口部、12a、12b……配線層、
13……金属リング、14……開口部、21……開口部、22…
…金属層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768 H01L 21/78

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】基板（１）上全面に第１の絶縁膜（５）を
    形成する工程と、 該第１の絶縁膜（５）上のチップ領域に配線層（7a、7
    b、7c）を形成する工程と、 回転塗布法により基板（１）上全面に配線層（7a、7b、
    7c）を覆うように第２の絶縁膜（８）を形成する工程
    と、 該第２の絶縁膜（８）をエッチバックすることにより該
    配線層（7a、7b、7c）と該チップ領域を除く領域（3a、
    3b）の該第１の絶縁膜（５）とを露出させる工程と、 露出させた該第１の絶縁膜（５）上を含む全面に第３の
    絶縁膜（９）を形成する工程と、 該第３、第１の絶縁膜（９、５）のスクライブライン領
    域（3a）を含む部分をエッチングして該基板（１）上に
    開口部（11）を形成する工程と、 該開口部（11）内の該第３、第１の絶縁膜（９、５）側
    壁部に金属リング（13）を形成する工程とを含むことを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】基板（１）上に、スクライブライン領域
    （3a）を含む領域に開口部（21）が設けられ、チップ領
    域を覆う第１の絶縁膜（５）を形成する工程と、 該第１の絶縁膜（５）上のチップ領域に配線層（7a、7
    b、7c）を形成するとともに、該開口部（21）内の該第
    １の絶縁膜（５）側壁部から該スクライブライン領域
    （3a）まで延在する金属層（22）を形成する工程と、 回転塗布法により該配線層（7a、7b、7c）及び該金属層
    （22）を覆うように第２の絶縁膜（８）を形成する工程
    と、 該第２の絶縁膜（８）をエッチバックすることにより該
    配線層（7a、7b、7c）及び該金属層（22）を露出させる
    工程と、 該金属層（22）の該スクライブライン領域（3a）を含む
    部分をエッチングすることにより該開口部（21）内の該
    第１の絶縁膜（５）側壁部に金属リング（13）を形成す
    る工程と、 該第１の配線層（7a、7b、7c）及び該金属リング（13）
    上を含むチップ領域に第３の絶縁膜（９）を形成する工
    程とを含むことを特徴とする半導体装置の製造方法。
JP6914090A 1990-03-19 1990-03-19 半導体装置の製造方法 Expired - Fee Related JP2856489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6914090A JP2856489B2 (ja) 1990-03-19 1990-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6914090A JP2856489B2 (ja) 1990-03-19 1990-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03270007A JPH03270007A (ja) 1991-12-02
JP2856489B2 true JP2856489B2 (ja) 1999-02-10

Family

ID=13394045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6914090A Expired - Fee Related JP2856489B2 (ja) 1990-03-19 1990-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2856489B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098450B2 (ja) * 1997-04-21 2000-10-16 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH03270007A (ja) 1991-12-02

Similar Documents

Publication Publication Date Title
JP2920119B2 (ja) 半導体素子のキャパシタ製造方法
US5843839A (en) Formation of a metal via using a raised metal plug structure
US5801093A (en) Process for creating vias using pillar technology
JPH09153545A (ja) 半導体装置及びその製造方法
US5346587A (en) Planarization of a gate electrode for improved gate patterning over non-planar active area isolation
US6187694B1 (en) Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
US5861673A (en) Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
JPH09312336A (ja) 接続孔形成法
JP2856489B2 (ja) 半導体装置の製造方法
JP3440671B2 (ja) 配線形成方法
KR0124144B1 (ko) 반도체 장치 및 그의 제조방법
US6143596A (en) Planarization for interlayer dielectric
JP3483090B2 (ja) 半導体装置の製造方法
JP2629141B2 (ja) 半導体装置の素子の隔離方法
JPH04139828A (ja) 半導体装置の製造方法
JPH0834243B2 (ja) 半導体装置の製造方法
KR100361173B1 (ko) 캐패시터콘택홀을 갖는 반도체장치 제조방법
JP3831966B2 (ja) 半導体装置とその製造方法
JPH03235336A (ja) 半導体装置の製造方法
JPH06112265A (ja) 半導体装置のボンディングパッド構造およびその形成方法
JPH05343515A (ja) 半導体装置及びその製造方法
KR20030090116A (ko) 반도체장치의 제조 방법
JPH1041379A (ja) 半導体装置の製造方法
JPH0410420A (ja) 半導体集積回路の製造方法
JPS63207154A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees