JP3440671B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP3440671B2 JP3440671B2 JP00654196A JP654196A JP3440671B2 JP 3440671 B2 JP3440671 B2 JP 3440671B2 JP 00654196 A JP00654196 A JP 00654196A JP 654196 A JP654196 A JP 654196A JP 3440671 B2 JP3440671 B2 JP 3440671B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- field
- etching
- upper electrode
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば半導体デ
バイス製造に適用される配線形成方法に関し、特にセル
フアライン・コンタクト（ＳＡＣ）構造を採用した場合
にも、活性領域における基板コンタクトと配線上コンタ
クトとを同一レイヤで達成可能とする方法に関する。
バイス製造に適用される配線形成方法に関し、特にセル
フアライン・コンタクト（ＳＡＣ）構造を採用した場合
にも、活性領域における基板コンタクトと配線上コンタ
クトとを同一レイヤで達成可能とする方法に関する。
【０００２】
【従来の技術】半導体デバイス製造において、デザイン
・ルールに微細加工技術の限界に対する余裕がまだ十分
にあり、接続孔の開口径がコンタクト形成領域の寸法に
対して十分に小さかった世代では、コンタクト形成は一
般にアラインド・コンタクト法により行われていた。
・ルールに微細加工技術の限界に対する余裕がまだ十分
にあり、接続孔の開口径がコンタクト形成領域の寸法に
対して十分に小さかった世代では、コンタクト形成は一
般にアラインド・コンタクト法により行われていた。
【０００３】上記アラインド・コンタクト法の適用例
を、図２１に示す。この図は、シリコン基板１０１（Ｓ
ｉ）上において所定の二次元パターンにてフィールド酸
化膜１０２（ＳｉＯ２）を形成し、このフィールド酸化
膜１０２により規定される活性領域とフィールド領域と
にそれぞれ１層目ポリシリコン膜（ｐｏｌｙＳｉ／ＷＳ
ｉｘ）からなる活性領域上電極１０４ａとフィールド上
電極１０４ｆとを形成し、これらの電極１０４ａ，１０
４ｆを覆うＳｉＯｘ層間絶縁膜１０７に活性領域側では
コンタクトホール１０８ａ，フィールド領域側ではビア
ホール１０８ｆをそれぞれ開口し、不純物拡散層１０６
へのコンタクト（基板コンタクト）とフィールド上電極
１０４ｆへのコンタクト（配線上コンタクト）とを同一
レイヤで達成した状態を示すものである。
を、図２１に示す。この図は、シリコン基板１０１（Ｓ
ｉ）上において所定の二次元パターンにてフィールド酸
化膜１０２（ＳｉＯ２）を形成し、このフィールド酸化
膜１０２により規定される活性領域とフィールド領域と
にそれぞれ１層目ポリシリコン膜（ｐｏｌｙＳｉ／ＷＳ
ｉｘ）からなる活性領域上電極１０４ａとフィールド上
電極１０４ｆとを形成し、これらの電極１０４ａ，１０
４ｆを覆うＳｉＯｘ層間絶縁膜１０７に活性領域側では
コンタクトホール１０８ａ，フィールド領域側ではビア
ホール１０８ｆをそれぞれ開口し、不純物拡散層１０６
へのコンタクト（基板コンタクト）とフィールド上電極
１０４ｆへのコンタクト（配線上コンタクト）とを同一
レイヤで達成した状態を示すものである。
【０００４】ここで、上記活性領域上電極１０４ａはＭ
ＯＳトランジスタのゲート電極として機能する部分であ
り、ゲート酸化膜１０３（ＳｉＯ２）を介してシリコン
基板１０１上に形成されている。また、上記活性領域上
電極１０４ａの側壁面に形成されているサイドウォール
１０５ａ（ＳｉＯｘ）は、不純物拡散層１０６の構造を
ＬＤＤ構造とするためのものであり、フィールド上電極
１０４ｆの側壁面に形成されているサイドウォール１０
５ｆ（ＳｉＯｘ）はサイドウォール１０５ａに付随して
形成されるものである。また、上記コンタクトホール１
０８ａとビアホール１０８ｆには、まずＴｉ系バリヤメ
タルを介してタングステン・プラグ１０９ａ，１０９ｆ
（Ｗ）がそれぞれ埋め込まれ、その上にたとえばＴｉ系
密着層／Ａｌ−１％Ｓｉ膜／ＴｉＮ反射防止膜の３層構
造のＡｌ系多層膜からなる上層配線１１０（Ａｌ）が形
成される。
ＯＳトランジスタのゲート電極として機能する部分であ
り、ゲート酸化膜１０３（ＳｉＯ２）を介してシリコン
基板１０１上に形成されている。また、上記活性領域上
電極１０４ａの側壁面に形成されているサイドウォール
１０５ａ（ＳｉＯｘ）は、不純物拡散層１０６の構造を
ＬＤＤ構造とするためのものであり、フィールド上電極
１０４ｆの側壁面に形成されているサイドウォール１０
５ｆ（ＳｉＯｘ）はサイドウォール１０５ａに付随して
形成されるものである。また、上記コンタクトホール１
０８ａとビアホール１０８ｆには、まずＴｉ系バリヤメ
タルを介してタングステン・プラグ１０９ａ，１０９ｆ
（Ｗ）がそれぞれ埋め込まれ、その上にたとえばＴｉ系
密着層／Ａｌ−１％Ｓｉ膜／ＴｉＮ反射防止膜の３層構
造のＡｌ系多層膜からなる上層配線１１０（Ａｌ）が形
成される。
【０００５】かかるデバイスを作成する過程では、Ｓｉ
Ｏｘ層間絶縁膜１０７のドライエッチングにおいてアス
ペクト比の異なるコンタクトホールとビアホールを同時
に形成する点に若干の技術上の困難があるものの、エッ
チング工程そのものは単一である。したがって従来は、
シリコン系材料に対して十分に大きな選択比が得られる
エッチング・プロセスを開発することでこの困難が克服
されており、これゆえに基板コンタクトと配線上コンタ
クトの同時形成は実用的な技術であった。
Ｏｘ層間絶縁膜１０７のドライエッチングにおいてアス
ペクト比の異なるコンタクトホールとビアホールを同時
に形成する点に若干の技術上の困難があるものの、エッ
チング工程そのものは単一である。したがって従来は、
シリコン系材料に対して十分に大きな選択比が得られる
エッチング・プロセスを開発することでこの困難が克服
されており、これゆえに基板コンタクトと配線上コンタ
クトの同時形成は実用的な技術であった。
【０００６】ところが、０．３μｍ以降のデザイン・ル
ールが適用される微細な半導体デバイスの製造プロセス
では、接続孔の設計余裕を下層配線との位置合わせのバ
ラつきを考慮して決定すると、接続孔の設計寸法（＝ホ
ール径＋設計余裕）が大きくなり過ぎる問題が生じてい
る。この位置合わせのバラつきは、フォトリソグラフィ
で用いられる縮小投影露光装置のアライメント性能の不
足に起因するものである。しかし、このバラつきは、半
導体プロセスに含まれる様々なスケーリング・ファクタ
ーの中でも特にスケール・ダウンが困難な項目であり、
解像度以上に露光技術の限界を決定する要因であるとす
ら言われている。接続孔の設計寸法が大きくなると、下
層配線の線幅を縮小することができず、半導体デバイス
の微細化や高密度化の大きな障害となる。一方、設計寸
法の増大をホール径の縮小で抑えようとすると、現状の
露光装置では焦点深度が不足し、レジスト膜にホール・
パターンを形成することができない問題が起こる。
ールが適用される微細な半導体デバイスの製造プロセス
では、接続孔の設計余裕を下層配線との位置合わせのバ
ラつきを考慮して決定すると、接続孔の設計寸法（＝ホ
ール径＋設計余裕）が大きくなり過ぎる問題が生じてい
る。この位置合わせのバラつきは、フォトリソグラフィ
で用いられる縮小投影露光装置のアライメント性能の不
足に起因するものである。しかし、このバラつきは、半
導体プロセスに含まれる様々なスケーリング・ファクタ
ーの中でも特にスケール・ダウンが困難な項目であり、
解像度以上に露光技術の限界を決定する要因であるとす
ら言われている。接続孔の設計寸法が大きくなると、下
層配線の線幅を縮小することができず、半導体デバイス
の微細化や高密度化の大きな障害となる。一方、設計寸
法の増大をホール径の縮小で抑えようとすると、現状の
露光装置では焦点深度が不足し、レジスト膜にホール・
パターンを形成することができない問題が起こる。
【０００７】このような背景から、位置合わせのための
設計余裕をフォトマスク上で不要にできる自己整合コン
タクト（ＳＡＣ）法が関心を集めている。この方法には
色々な種類があるが、露光工程が増えないことから最も
よく検討されているのは、窒化膜（ＳｉＮ）をエッチン
グ停止層として用いる方法である。ここで、ＳＡＣ法の
適用例について、図２２ないし図２４を参照しながら説
明する。
設計余裕をフォトマスク上で不要にできる自己整合コン
タクト（ＳＡＣ）法が関心を集めている。この方法には
色々な種類があるが、露光工程が増えないことから最も
よく検討されているのは、窒化膜（ＳｉＮ）をエッチン
グ停止層として用いる方法である。ここで、ＳＡＣ法の
適用例について、図２２ないし図２４を参照しながら説
明する。
【０００８】図２２は、シリコン基板２０１（Ｓｉ）上
で所定の二次元パターンにしたがってフィールド酸化膜
２０２（ＳｉＯ２）が形成され、このフィールド酸化膜
２０２により規定される活性領域とフィールド領域とに
それぞれ１層目ポリシリコン膜（ｐｏｌｙＳｉ／ＷＳｉ
ｘ）からなる活性領域上電極２０４ａとフィールド上電
極２０４ｆとが形成され、基体の表面がＳｉＯｘ層間絶
縁膜２１０に覆われ、その上にレジスト・パターン２１
１（ＰＲ）が形成されたウェハの状態を示している。こ
こで、上記活性領域上電極２０４ａはＭＯＳトランジス
タのゲート電極であるから、ゲート酸化膜２０３（Ｓｉ
Ｏ２）を介してシリコン基板２０１上に形成されてい
る。
で所定の二次元パターンにしたがってフィールド酸化膜
２０２（ＳｉＯ２）が形成され、このフィールド酸化膜
２０２により規定される活性領域とフィールド領域とに
それぞれ１層目ポリシリコン膜（ｐｏｌｙＳｉ／ＷＳｉ
ｘ）からなる活性領域上電極２０４ａとフィールド上電
極２０４ｆとが形成され、基体の表面がＳｉＯｘ層間絶
縁膜２１０に覆われ、その上にレジスト・パターン２１
１（ＰＲ）が形成されたウェハの状態を示している。こ
こで、上記活性領域上電極２０４ａはＭＯＳトランジス
タのゲート電極であるから、ゲート酸化膜２０３（Ｓｉ
Ｏ２）を介してシリコン基板２０１上に形成されてい
る。
【０００９】このウェハ上の構造をみると、先の図２１
に示した従来例と比べて、電極近傍の構造に大きな違い
がある。すなわち、ＳＡＣ法では各電極２０４ａ，２０
４ｆ上にこれらと共通パターンにてオフセットＳｉＯｘ
膜２０５ａ，２０５ｆが形成され、このオフセットＳｉ
Ｏｘ膜２０５ａ，２０５ｆも含めたパターンの側壁面に
ＳｉＯｘサイドウォール２０５ａ，２０５ｆが形成され
る。特に活性領域側のサイドウォール２０６ａは、ＬＤ
Ｄ構造形成のためのイオン注入マスクとしてのみなら
ず、この後形成されるコンタクトホールに埋め込まれる
タングステン・プラグと活性領域上電極２０４ａとの間
の絶縁耐圧を確保する重要な役割を果たすものである。
さらにＳＡＣ法では、これらサイドウォール２０５ａ，
２０５ｆも含めた電極パターン全体が、薄いＳｉＮエッ
チング停止膜２０８に被覆される。
に示した従来例と比べて、電極近傍の構造に大きな違い
がある。すなわち、ＳＡＣ法では各電極２０４ａ，２０
４ｆ上にこれらと共通パターンにてオフセットＳｉＯｘ
膜２０５ａ，２０５ｆが形成され、このオフセットＳｉ
Ｏｘ膜２０５ａ，２０５ｆも含めたパターンの側壁面に
ＳｉＯｘサイドウォール２０５ａ，２０５ｆが形成され
る。特に活性領域側のサイドウォール２０６ａは、ＬＤ
Ｄ構造形成のためのイオン注入マスクとしてのみなら
ず、この後形成されるコンタクトホールに埋め込まれる
タングステン・プラグと活性領域上電極２０４ａとの間
の絶縁耐圧を確保する重要な役割を果たすものである。
さらにＳＡＣ法では、これらサイドウォール２０５ａ，
２０５ｆも含めた電極パターン全体が、薄いＳｉＮエッ
チング停止膜２０８に被覆される。
【００１０】上記レジスト・パターンをマスクとし、Ｓ
ｉＮに対して選択比を確保できる条件でＳｉＯｘ層間絶
縁膜２１０のＲＩＥ（反応性イオン・エッチング）を行
った状態を、図２３に示す。このドライエッチングによ
り、活性領域側ではコンタクトホール２１２ａ、フィー
ルド領域側ではビアホール２１２ｆが、それぞれ途中ま
で形成される。途中までと言うのは、このエッチングが
ＳｉＮエッチング停止膜２０８の表面で一旦停止するか
らである。図示される例では、ステッパの重ね合わせ精
度の管理性能の限界に起因して、レジスト・パターン２
１１に若干の重ね合わせずれ（図中では向かって左側方
向）が生じており、活性領域上電極２０４ａのエッジに
一部重複したコンタクトホール２１２ａが形成されてい
る。しかし、ＳｉＮエッチング停止膜２０８が存在する
おかげで、オフセットＳｉＯｘ膜２０５ａやサイドウォ
ール２０６ａの侵食が防止されている。この侵食防止
が、ＳＡＣ法を適用する最大の理由である。
ｉＮに対して選択比を確保できる条件でＳｉＯｘ層間絶
縁膜２１０のＲＩＥ（反応性イオン・エッチング）を行
った状態を、図２３に示す。このドライエッチングによ
り、活性領域側ではコンタクトホール２１２ａ、フィー
ルド領域側ではビアホール２１２ｆが、それぞれ途中ま
で形成される。途中までと言うのは、このエッチングが
ＳｉＮエッチング停止膜２０８の表面で一旦停止するか
らである。図示される例では、ステッパの重ね合わせ精
度の管理性能の限界に起因して、レジスト・パターン２
１１に若干の重ね合わせずれ（図中では向かって左側方
向）が生じており、活性領域上電極２０４ａのエッジに
一部重複したコンタクトホール２１２ａが形成されてい
る。しかし、ＳｉＮエッチング停止膜２０８が存在する
おかげで、オフセットＳｉＯｘ膜２０５ａやサイドウォ
ール２０６ａの侵食が防止されている。この侵食防止
が、ＳＡＣ法を適用する最大の理由である。
【００１１】ただし、このままではコンタクトを完成さ
せることができないので、次に図２４に示されるよう
に、これらコンタクトホール２１２ａとビアホール２１
２ｆの内部に露出したＳｉＮエッチング停止膜２０８を
選択的に除去するためのＲＩＥを行う。
せることができないので、次に図２４に示されるよう
に、これらコンタクトホール２１２ａとビアホール２１
２ｆの内部に露出したＳｉＮエッチング停止膜２０８を
選択的に除去するためのＲＩＥを行う。
【００１２】
【発明が解決しようとする課題】しかしながら、上述の
ようにＳｉＮエッチング停止膜２０８を選択的に除去し
たとしても、図２４からも明らかなように、コンタクト
形成が可能な状態にあるのはコンタクトホール２１２ａ
のみである。フィールド上電極２０４ｆに臨むビアホー
ル２１２ｆについては、電極表面がまだオフセットＳｉ
Ｏｘ膜２０５ｆに覆われているために、コンタクト形成
が可能な状態ではない。
ようにＳｉＮエッチング停止膜２０８を選択的に除去し
たとしても、図２４からも明らかなように、コンタクト
形成が可能な状態にあるのはコンタクトホール２１２ａ
のみである。フィールド上電極２０４ｆに臨むビアホー
ル２１２ｆについては、電極表面がまだオフセットＳｉ
Ｏｘ膜２０５ｆに覆われているために、コンタクト形成
が可能な状態ではない。
【００１３】したがって、図２５に示されるように、上
記コンタクトホール２１２ａとビアホール２１２ｆにタ
ングステン・プラグ２１３ａ，２１３ｆ（Ｗ）をそれぞ
れ埋め込み、さらにＡｌ系多層膜からなる上層配線２１
４（Ａｌ）を形成したとしても、基板コンタクトはとれ
るが、配線上コンタクトはとれないことになってしま
う。
記コンタクトホール２１２ａとビアホール２１２ｆにタ
ングステン・プラグ２１３ａ，２１３ｆ（Ｗ）をそれぞ
れ埋め込み、さらにＡｌ系多層膜からなる上層配線２１
４（Ａｌ）を形成したとしても、基板コンタクトはとれ
るが、配線上コンタクトはとれないことになってしま
う。
【００１４】そこで、フィールド上電極２０４ｆの表面
のオフセットＳｉＯｘ膜２０５ｆを選択的に除去するた
めに、シリコン系材料に対して十分な選択比が確保でき
る条件でＲＩＥを行うことが考えられる。しかし、この
方法では、レジスト・パターン２１１に重ね合わせずれ
が生じていない場合は良いが、この例のように生じてい
る場合には、図２６に示されるように、コンタクトホー
ル２１２ａの底部でオフセットＳｉＯｘ膜２０５ａとＳ
ｉＯｘサイドウォール２０６ａとが侵食されてしまう。
したがって、この状態でタングステン・プラグ２１３
ａ，２１３ｆの埋め込みおよび上層配線２１４の形成を
行うと、ビアホール２１２ｆを通じた配線上コンタクト
が達成される代わりに、コンタクトホール２１２ａの内
部では耐圧不良が発生してしまう。最悪の場合には、図
２７に示されるように、コンタクトホール２１２ａ内に
露出した活性領域上電極２０４ａとタングステン・プラ
グ２１３ａとが短絡してしまう。
のオフセットＳｉＯｘ膜２０５ｆを選択的に除去するた
めに、シリコン系材料に対して十分な選択比が確保でき
る条件でＲＩＥを行うことが考えられる。しかし、この
方法では、レジスト・パターン２１１に重ね合わせずれ
が生じていない場合は良いが、この例のように生じてい
る場合には、図２６に示されるように、コンタクトホー
ル２１２ａの底部でオフセットＳｉＯｘ膜２０５ａとＳ
ｉＯｘサイドウォール２０６ａとが侵食されてしまう。
したがって、この状態でタングステン・プラグ２１３
ａ，２１３ｆの埋め込みおよび上層配線２１４の形成を
行うと、ビアホール２１２ｆを通じた配線上コンタクト
が達成される代わりに、コンタクトホール２１２ａの内
部では耐圧不良が発生してしまう。最悪の場合には、図
２７に示されるように、コンタクトホール２１２ａ内に
露出した活性領域上電極２０４ａとタングステン・プラ
グ２１３ａとが短絡してしまう。
【００１５】このように、従来のアラインド・コンタク
ト法によるコンタクト形成の手法をそのままＳＡＣ法に
よるコンタクト形成に適用しようとしても、基板コンタ
クトと配線上コンタクトとを同一レイヤで達成すること
は極めて困難である。そこで本発明は、この問題を解決
し、ＳＡＣ法においても同一レイヤでこれら両コンタク
トを達成可能な配線形成方法を提供することを目的とす
る。
ト法によるコンタクト形成の手法をそのままＳＡＣ法に
よるコンタクト形成に適用しようとしても、基板コンタ
クトと配線上コンタクトとを同一レイヤで達成すること
は極めて困難である。そこで本発明は、この問題を解決
し、ＳＡＣ法においても同一レイヤでこれら両コンタク
トを達成可能な配線形成方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】上述した従来の問題は、
活性領域上電極の表面と同様、フィールド上電極の表面
にもＳｉＮ膜が形成されていることに起因している。本
発明は、このフィールド上電極表面のＳｉＮ膜を選択的
に除去するための独立した何らかの工程を設けること
で、上記の目的を達成しようとするものである。ここ
で、本発明におけるフィールド上電極表面のＳｉＮ膜と
は、上述したエッチング停止膜に限られず、オフセット
絶縁膜であっても良い。
活性領域上電極の表面と同様、フィールド上電極の表面
にもＳｉＮ膜が形成されていることに起因している。本
発明は、このフィールド上電極表面のＳｉＮ膜を選択的
に除去するための独立した何らかの工程を設けること
で、上記の目的を達成しようとするものである。ここ
で、本発明におけるフィールド上電極表面のＳｉＮ膜と
は、上述したエッチング停止膜に限られず、オフセット
絶縁膜であっても良い。
【００１７】本発明の配線形成方法の考え方は、フィー
ルド上電極表面のＳｉＮ膜を自己整合的な方法で除去す
る。つまり、本発明の配線形成方法の考え方ではフォト
リソグラフィの必要回数は従来法と同じである。
ルド上電極表面のＳｉＮ膜を自己整合的な方法で除去す
る。つまり、本発明の配線形成方法の考え方ではフォト
リソグラフィの必要回数は従来法と同じである。
【００１８】フィールド上電極表面のＳｉＮエッチング
停止膜を自己整合的な方法で除去する方法としては、以
下の（Ｉ）の方法を提案する。
停止膜を自己整合的な方法で除去する方法としては、以
下の（Ｉ）の方法を提案する。
【００１９】（Ｉ）ＳｉＯｘ膜よりなるオフセット絶縁
膜とサイドウォールの形成、およびＳｉＮエッチング停
止膜の成膜は従来と同様に行い、層間絶縁膜の平坦化を
経て、フィールド上電極表面のＳｉＮエッチング停止膜
のみを選択的に露出させ、この露出部を除去する。
膜とサイドウォールの形成、およびＳｉＮエッチング停
止膜の成膜は従来と同様に行い、層間絶縁膜の平坦化を
経て、フィールド上電極表面のＳｉＮエッチング停止膜
のみを選択的に露出させ、この露出部を除去する。
【００２０】ここで、上記層間絶縁膜の平坦化の具体的
な手法としては、さらに次の３通りの手法を提案する。
な手法としては、さらに次の３通りの手法を提案する。
【００２１】（Ｉ−１）化学機械研磨（ＣＭＰ)
（Ｉ−２）レジスト膜で基体表面を平坦化した後、エッ
チバックを行う。
チバックを行う。
【００２２】（Ｉ−３）成膜終了時点で略平坦化形状を
達成可能な層間絶縁膜を形成した後、エッチバックを行
う。
達成可能な層間絶縁膜を形成した後、エッチバックを行
う。
【００２３】
【発明の実施の形態】以下、本発明の望ましい実施の形
態について説明する。
態について説明する。
【００２４】第１の実施の形態
ここでは、上述の方法（Ｉ−１）にしたがい、フィール
ド領域上でＳｉＮエッチング停止膜を選択的に露出させ
るための層間絶縁膜の平坦化を化学機械研磨（ＣＭＰ）
を利用して行う配線形成方法について、図１ないし図９
を参照しながら説明する。
ド領域上でＳｉＮエッチング停止膜を選択的に露出させ
るための層間絶縁膜の平坦化を化学機械研磨（ＣＭＰ）
を利用して行う配線形成方法について、図１ないし図９
を参照しながら説明する。
【００２５】なお、図中で使用する符号の添字ａは活性
(active)領域上の部材を表し、添字ｆはフィールド(fie
ld)領域上の部材を表すものとする。また、層間絶縁膜
を構成する酸化シリコン膜（ＳｉＯｘ）については、成
膜法により膜特性が異なることを考慮して、成膜法の慣
用名をそのまま膜の名称として用いる。たとえば、テト
ラエトキシシラン（ＴＥＯＳ）を原料ガスとして用いる
プラズマＣＶＤ法で成膜される酸化シリコン膜はプラズ
マＴＥＯＳ（ｐ−ＴＥＯＳ）膜、Ｏ３−ＴＥＯＳ常圧Ｃ
ＶＤ法で成膜される酸化シリコン膜はＯ３−ＴＥＯＳ
膜、またＯ３−ＴＥＯＳ常圧ＣＶＤ法においてホウ素
（Ｂ）やリン（Ｐ）を添加することにより流動性を高め
たホウ素・リン・シリケート・ガラス（ＢＰＳＧ）膜に
ついてはＯ３−ＢＰＳＧ膜と称することにする。
(active)領域上の部材を表し、添字ｆはフィールド(fie
ld)領域上の部材を表すものとする。また、層間絶縁膜
を構成する酸化シリコン膜（ＳｉＯｘ）については、成
膜法により膜特性が異なることを考慮して、成膜法の慣
用名をそのまま膜の名称として用いる。たとえば、テト
ラエトキシシラン（ＴＥＯＳ）を原料ガスとして用いる
プラズマＣＶＤ法で成膜される酸化シリコン膜はプラズ
マＴＥＯＳ（ｐ−ＴＥＯＳ）膜、Ｏ３−ＴＥＯＳ常圧Ｃ
ＶＤ法で成膜される酸化シリコン膜はＯ３−ＴＥＯＳ
膜、またＯ３−ＴＥＯＳ常圧ＣＶＤ法においてホウ素
（Ｂ）やリン（Ｐ）を添加することにより流動性を高め
たホウ素・リン・シリケート・ガラス（ＢＰＳＧ）膜に
ついてはＯ３−ＢＰＳＧ膜と称することにする。
【００２６】まず、図１に示されるように、シリコン基
板１（Ｓｉ）上において所定の二次元パターンにてフィ
ールド酸化膜２（ＳｉＯ２）が形成され、このフィール
ド酸化膜２により規定される活性領域とフィールド領域
とにそれぞれ１層目ポリシリコン膜からなる活性領域上
電極４ａとフィールド上電極４ｆとが形成されたウェハ
を用意する。ここで、上記活性領域上電極４ａとフィー
ルド上電極４ｆは、下層側から順に、厚さ約１００ｎｍ
の不純物含有ポリシリコン膜（ｐｏｌｙＳｉ）と、厚さ
約１００ｎｍのタングステン・シリサイド膜（ＷＳｉ
ｘ）とが積層された構造を有する。また、上記活性領域
上電極４ａは、ＭＯＳトランジスタのゲート電極であ
り、ゲート酸化膜３（ＳｉＯ２）を介してＳｉ基板１上
に形成されている。
板１（Ｓｉ）上において所定の二次元パターンにてフィ
ールド酸化膜２（ＳｉＯ２）が形成され、このフィール
ド酸化膜２により規定される活性領域とフィールド領域
とにそれぞれ１層目ポリシリコン膜からなる活性領域上
電極４ａとフィールド上電極４ｆとが形成されたウェハ
を用意する。ここで、上記活性領域上電極４ａとフィー
ルド上電極４ｆは、下層側から順に、厚さ約１００ｎｍ
の不純物含有ポリシリコン膜（ｐｏｌｙＳｉ）と、厚さ
約１００ｎｍのタングステン・シリサイド膜（ＷＳｉ
ｘ）とが積層された構造を有する。また、上記活性領域
上電極４ａは、ＭＯＳトランジスタのゲート電極であ
り、ゲート酸化膜３（ＳｉＯ２）を介してＳｉ基板１上
に形成されている。
【００２７】活性領域上電極４ａとフィールド上電極４
ｆは、いずれもその上面をオフセットＳｉＯｘ膜５ａ，
５ｆ（ＳｉＯ２）、側面をＳｉＯｘサイドウォール６
ａ，６ｆにそれぞれ被覆されることにより、周囲からの
絶縁が図られている。オフセットＳｉＯｘ膜５ａ，５ｆ
は、上記の各電極４ａ，４ｆをパターニングする際のエ
ッチング・マスクを共通に用いてパターニングされたも
のである。また、ＳｉＯｘサイドウォール６ａ，６ｆ
は、基体の全面を被って形成されたＳｉＯｘ膜を異方的
にエッチバックして得られたものである。
ｆは、いずれもその上面をオフセットＳｉＯｘ膜５ａ，
５ｆ（ＳｉＯ２）、側面をＳｉＯｘサイドウォール６
ａ，６ｆにそれぞれ被覆されることにより、周囲からの
絶縁が図られている。オフセットＳｉＯｘ膜５ａ，５ｆ
は、上記の各電極４ａ，４ｆをパターニングする際のエ
ッチング・マスクを共通に用いてパターニングされたも
のである。また、ＳｉＯｘサイドウォール６ａ，６ｆ
は、基体の全面を被って形成されたＳｉＯｘ膜を異方的
にエッチバックして得られたものである。
【００２８】活性領域においては、シリコン基板１の表
層部にＬＤＤ構造を有する不純物拡散層７が形成されて
いる。これは、ＭＯＳトランジスタのソース／ドレイン
領域に相当する。この不純物拡散層７は、活性領域上電
極４ａがパターニングされた直後の低濃度イオン注入
と、その両側にＳｉＯｘサイドウォール６ａが形成され
た直後の高濃度イオン注入とにより形成される。
層部にＬＤＤ構造を有する不純物拡散層７が形成されて
いる。これは、ＭＯＳトランジスタのソース／ドレイン
領域に相当する。この不純物拡散層７は、活性領域上電
極４ａがパターニングされた直後の低濃度イオン注入
と、その両側にＳｉＯｘサイドウォール６ａが形成され
た直後の高濃度イオン注入とにより形成される。
【００２９】かかる基体の全面を、たとえばプラズマＣ
ＶＤ法により成膜される厚さ約５０ｎｍのＳｉＮエッチ
ング停止膜８で被覆する。続いて、たとえば厚さ約３０
０ｎｍのＯ３−ＴＥＯＳ膜９を全面に堆積させる。図１
には、ここまでの工程を示した。
ＶＤ法により成膜される厚さ約５０ｎｍのＳｉＮエッチ
ング停止膜８で被覆する。続いて、たとえば厚さ約３０
０ｎｍのＯ３−ＴＥＯＳ膜９を全面に堆積させる。図１
には、ここまでの工程を示した。
【００３０】次に、図２に示されるように、上記Ｏ３−
ＴＥＯＳ膜９を異方的にエッチバックし、ＳｉＯｘサイ
ドウォール６ａ，６ｆのさらに外側部分にサイドウォー
ル９ＳＷを形成する。このサイドウォール９ＳＷは、後
述のｐ−ＴＥＯＳ膜１０（図３参照。）やＣＭＰ（化学
機械研磨）法によるローカル平坦化特性の不足を補う目
的で形成されるものである。
ＴＥＯＳ膜９を異方的にエッチバックし、ＳｉＯｘサイ
ドウォール６ａ，６ｆのさらに外側部分にサイドウォー
ル９ＳＷを形成する。このサイドウォール９ＳＷは、後
述のｐ−ＴＥＯＳ膜１０（図３参照。）やＣＭＰ（化学
機械研磨）法によるローカル平坦化特性の不足を補う目
的で形成されるものである。
【００３１】次に、図３に示されるように、基体の全面
に厚さ約１μｍのｐ−ＴＥＯＳ膜１０を堆積させる。続
いてこのｐ−ＴＥＯＳ膜１０のＣＭＰを行い、基体の表
面を平坦化する。このＣＭＰは、図４に示されるよう
に、フィールド領域側でＳｉＮエッチング停止膜８が露
出した時点で停止させるが、この停止の判定はＳｉＮ膜
の研磨レートがＳｉＯｘ膜のそれよりも遅いことから、
比較的容易に行うことができる。なおこの時、活性領域
では活性領域上電極４ａの上方にｐ−ＴＥＯＳ膜１０が
１００〜１５０ｎｍ程度の厚さに残る。
に厚さ約１μｍのｐ−ＴＥＯＳ膜１０を堆積させる。続
いてこのｐ−ＴＥＯＳ膜１０のＣＭＰを行い、基体の表
面を平坦化する。このＣＭＰは、図４に示されるよう
に、フィールド領域側でＳｉＮエッチング停止膜８が露
出した時点で停止させるが、この停止の判定はＳｉＮ膜
の研磨レートがＳｉＯｘ膜のそれよりも遅いことから、
比較的容易に行うことができる。なおこの時、活性領域
では活性領域上電極４ａの上方にｐ−ＴＥＯＳ膜１０が
１００〜１５０ｎｍ程度の厚さに残る。
【００３２】次に、ＳｉＯｘに対して十分に大きいエッ
チング選択比が確保できる条件にてＲＩＥ（反応性イオ
ン・エッチング）を行い、図５に示されるように、Ｓｉ
Ｎエッチング停止膜８の露出部分を選択的に除去する。
これにより、フィールド上電極４ｆの表面のＳｉＮエッ
チング停止膜８のみが選択的に除去されたことになる。
チング選択比が確保できる条件にてＲＩＥ（反応性イオ
ン・エッチング）を行い、図５に示されるように、Ｓｉ
Ｎエッチング停止膜８の露出部分を選択的に除去する。
これにより、フィールド上電極４ｆの表面のＳｉＮエッ
チング停止膜８のみが選択的に除去されたことになる。
【００３３】次に、図６に示されるように、基体の全面
に厚さ約４００ｎｍのｐ−ＴＥＯＳ膜１１を堆積させ
る。このｐ−ＴＥＯＳ膜１１と先の平坦化に用いられた
ｐ−ＴＥＯＳ膜１０とが、本ウェハ上における層間絶縁
膜１２となる。この層間絶縁膜膜１２上において、通常
のフォトリソグラフィと現像処理によるレジスト・パタ
ーニングを行い、１層目コンタクト形成用のレジスト・
パターン１３（ＰＲ）を形成する。この図では、レジス
ト・パターン１３に若干の合わせずれが発生しており、
図中向かって左側の開口は活性領域上電極４ａのエッジ
に一部かかっている。
に厚さ約４００ｎｍのｐ−ＴＥＯＳ膜１１を堆積させ
る。このｐ−ＴＥＯＳ膜１１と先の平坦化に用いられた
ｐ−ＴＥＯＳ膜１０とが、本ウェハ上における層間絶縁
膜１２となる。この層間絶縁膜膜１２上において、通常
のフォトリソグラフィと現像処理によるレジスト・パタ
ーニングを行い、１層目コンタクト形成用のレジスト・
パターン１３（ＰＲ）を形成する。この図では、レジス
ト・パターン１３に若干の合わせずれが発生しており、
図中向かって左側の開口は活性領域上電極４ａのエッジ
に一部かかっている。
【００３４】次に、ＳｉＮに対して十分に大きな選択比
が確保できる条件で層間絶縁膜１２のＲＩＥを行い、図
７に示されるように、コンタクトホール１４ａとビアホ
ール１４ｆを形成する。このＲＩＥは、活性領域側では
ＳｉＮエッチング停止膜８上で停止する。しかし、フィ
ールド側ではオフセットＳｉＯｘ膜５ｆもエッチングさ
れるので、フィールド上電極４ｆに到達するビアホール
１４ｆが形成される。すなわち、従来法と異なり、フィ
ールド上電極４ｆ表面のＳｉＮエッチング停止膜８のみ
が層間絶縁膜１２の形成前に選択的に除去されているの
で、この段階でオフセットＳｉＯｘ膜５ｆの同時エッチ
ングが行われ、コンタクト形成が可能となるのである。
が確保できる条件で層間絶縁膜１２のＲＩＥを行い、図
７に示されるように、コンタクトホール１４ａとビアホ
ール１４ｆを形成する。このＲＩＥは、活性領域側では
ＳｉＮエッチング停止膜８上で停止する。しかし、フィ
ールド側ではオフセットＳｉＯｘ膜５ｆもエッチングさ
れるので、フィールド上電極４ｆに到達するビアホール
１４ｆが形成される。すなわち、従来法と異なり、フィ
ールド上電極４ｆ表面のＳｉＮエッチング停止膜８のみ
が層間絶縁膜１２の形成前に選択的に除去されているの
で、この段階でオフセットＳｉＯｘ膜５ｆの同時エッチ
ングが行われ、コンタクト形成が可能となるのである。
【００３５】次に、コンタクトホール１４ａの底面に露
出したＳｉＮエッチング停止膜８を除去するために、シ
リコンおよび酸化シリコンに対する選択比を十分に大き
く確保した条件でＲＩＥを行い、図８に示されるような
コンタクトホール１４ａを完成させる。このとき、ビア
ホール１４ｆは既に完成しているので、従来のように過
剰なオーバーエッチングを行う必要はなく、したがっ
て、活性領域上電極４ａを被覆するオフセットＳｉＯｘ
膜５ａやＳｉＯｘサイドウォール６ａが侵食される虞れ
はない。また、ビアホール１４ｆの底面に露出するフィ
ールド上電極４ｆに対しても、十分な選択比が確保され
ることはもちろんである。この後、レジスト・パターン
１３をアッシングにより除去する。
出したＳｉＮエッチング停止膜８を除去するために、シ
リコンおよび酸化シリコンに対する選択比を十分に大き
く確保した条件でＲＩＥを行い、図８に示されるような
コンタクトホール１４ａを完成させる。このとき、ビア
ホール１４ｆは既に完成しているので、従来のように過
剰なオーバーエッチングを行う必要はなく、したがっ
て、活性領域上電極４ａを被覆するオフセットＳｉＯｘ
膜５ａやＳｉＯｘサイドウォール６ａが侵食される虞れ
はない。また、ビアホール１４ｆの底面に露出するフィ
ールド上電極４ｆに対しても、十分な選択比が確保され
ることはもちろんである。この後、レジスト・パターン
１３をアッシングにより除去する。
【００３６】図９には、上述のようにして形成されたコ
ンタクトホール１４ａとビアホール１４ｆをＴｉ系バリ
ヤメタルを介してタングステン・プラグ１５ａ，１５ｆ
（Ｗ）でそれぞれ埋め込み、さらにたとえばＴｉ系密着
層／Ａｌ−１％Ｓｉ膜／ＴｉＮ反射防止膜の３層構造の
Ａｌ系多層膜からなる上層配線１６（Ａｌ）を形成した
状態を示す。この図からもわかるように、活性領域上で
は活性領域上電極４ａと上層配線１６との間に十分な耐
圧を確保しながら基板コンタクトが達成され、一方のフ
ィールド上ではビアホール１４ｆを通じてフィールド上
電極４ｆと上層配線１６とのコンタクトが確実に図られ
ている。つまり本発明によれば、不純物拡散層へのコン
タクトを自己整合的に形成すると同時に、フィールド上
電極４ｆへもコンタクトをとることが可能となる。
ンタクトホール１４ａとビアホール１４ｆをＴｉ系バリ
ヤメタルを介してタングステン・プラグ１５ａ，１５ｆ
（Ｗ）でそれぞれ埋め込み、さらにたとえばＴｉ系密着
層／Ａｌ−１％Ｓｉ膜／ＴｉＮ反射防止膜の３層構造の
Ａｌ系多層膜からなる上層配線１６（Ａｌ）を形成した
状態を示す。この図からもわかるように、活性領域上で
は活性領域上電極４ａと上層配線１６との間に十分な耐
圧を確保しながら基板コンタクトが達成され、一方のフ
ィールド上ではビアホール１４ｆを通じてフィールド上
電極４ｆと上層配線１６とのコンタクトが確実に図られ
ている。つまり本発明によれば、不純物拡散層へのコン
タクトを自己整合的に形成すると同時に、フィールド上
電極４ｆへもコンタクトをとることが可能となる。
【００３７】第２の実施の形態
ここでは、上述の方法（Ｉ−２）にしたがい、フィール
ド領域上でＳｉＮエッチング停止膜を選択的に露出させ
るための層間絶縁膜の平坦化をレジスト・エッチバック
を利用して行う配線形成方法について、図１０ないし図
１６を参照しながら説明する。
ド領域上でＳｉＮエッチング停止膜を選択的に露出させ
るための層間絶縁膜の平坦化をレジスト・エッチバック
を利用して行う配線形成方法について、図１０ないし図
１６を参照しながら説明する。
【００３８】図１０は、ＳｉＮエッチング停止膜８の成
膜までを第１の実施の形態で上述したように行った後、
基体の全面を厚さ約３００ｎｍのＯ３−ＢＰＳＧ膜１７
で被覆し、さらにその表面をレジスト膜１８（ＰＲ）で
平坦化した状態を示す。
膜までを第１の実施の形態で上述したように行った後、
基体の全面を厚さ約３００ｎｍのＯ３−ＢＰＳＧ膜１７
で被覆し、さらにその表面をレジスト膜１８（ＰＲ）で
平坦化した状態を示す。
【００３９】次に、図１１に示されるように、上記レジ
スト膜１８をフィールド領域上でＯ３−ＢＰＳＧ膜１７
が露出するまでエッチバックする。さらに、残ったレジ
スト膜１８をマスクとするＯ３−ＢＰＳＧ膜１７のエッ
チバックを行い、図１２に示されるように、フィールド
領域上でＳｉＮエッチング停止膜８が露出した時点でこ
れを終了する。なおこの時点で、活性領域では活性領域
上電極４ａの上方にＯ３−ＢＰＳＧ膜１７が約２００ｎ
ｍの厚さに残る。
スト膜１８をフィールド領域上でＯ３−ＢＰＳＧ膜１７
が露出するまでエッチバックする。さらに、残ったレジ
スト膜１８をマスクとするＯ３−ＢＰＳＧ膜１７のエッ
チバックを行い、図１２に示されるように、フィールド
領域上でＳｉＮエッチング停止膜８が露出した時点でこ
れを終了する。なおこの時点で、活性領域では活性領域
上電極４ａの上方にＯ３−ＢＰＳＧ膜１７が約２００ｎ
ｍの厚さに残る。
【００４０】次に、酸化シリコンに対して十分な選択比
を確保しながらＳｉＮのエッチングが進行する条件でＲ
ＩＥを行うことにより、図１３に示されるように、フィ
ールド上電極４ｆの表面のＳｉＮエッチング停止膜８を
選択的に除去する。
を確保しながらＳｉＮのエッチングが進行する条件でＲ
ＩＥを行うことにより、図１３に示されるように、フィ
ールド上電極４ｆの表面のＳｉＮエッチング停止膜８を
選択的に除去する。
【００４１】次に図１４に示されるように、残存するレ
ジスト膜１８をＯ２プラズマ・アッシングにより除去し
た後、再び基体の全面にＯ３−ＢＰＳＧ膜１９を約３０
０ｎｍの厚さに堆積させ、８００〜９００℃の温度でリ
フローさせる。このＯ３−ＴＥＯＳ膜１９と先に形成さ
れたＯ３−ＢＰＳＧ膜１７とが、本ウェハ上における層
間絶縁膜２０となる。この層間絶縁膜膜２０上におい
て、通常のフォトリソグラフィと現像処理によるレジス
ト・パターニングを行い、１層目コンタクト形成用のレ
ジスト・パターン２１（ＰＲ）を形成する。
ジスト膜１８をＯ２プラズマ・アッシングにより除去し
た後、再び基体の全面にＯ３−ＢＰＳＧ膜１９を約３０
０ｎｍの厚さに堆積させ、８００〜９００℃の温度でリ
フローさせる。このＯ３−ＴＥＯＳ膜１９と先に形成さ
れたＯ３−ＢＰＳＧ膜１７とが、本ウェハ上における層
間絶縁膜２０となる。この層間絶縁膜膜２０上におい
て、通常のフォトリソグラフィと現像処理によるレジス
ト・パターニングを行い、１層目コンタクト形成用のレ
ジスト・パターン２１（ＰＲ）を形成する。
【００４２】次に、層間絶縁膜２０のＲＩＥとＳｉＮエ
ッチング停止膜８のＲＩＥとを順次行うことにより、図
１５に示されるように接続孔、すなわちコンタクトホー
ル２２ａとビアホール２２ｆとを形成する。このＲＩＥ
の詳細な手順は、第１の実施の形態にて上述した通りで
ある。さらに、アッシングを行って上記レジスト・パタ
ーン２１を除去した後、双方のホール２２ａ，２２ｆを
タングステン・プラグ２３ａ，２３ｆ（Ｗ）でそれぞれ
埋め込み、さらにたとえばＡｌ系多層膜からなる上層配
線２４をパターニングして、図１６に示されるように１
層目Ａｌ配線を完成させる。
ッチング停止膜８のＲＩＥとを順次行うことにより、図
１５に示されるように接続孔、すなわちコンタクトホー
ル２２ａとビアホール２２ｆとを形成する。このＲＩＥ
の詳細な手順は、第１の実施の形態にて上述した通りで
ある。さらに、アッシングを行って上記レジスト・パタ
ーン２１を除去した後、双方のホール２２ａ，２２ｆを
タングステン・プラグ２３ａ，２３ｆ（Ｗ）でそれぞれ
埋め込み、さらにたとえばＡｌ系多層膜からなる上層配
線２４をパターニングして、図１６に示されるように１
層目Ａｌ配線を完成させる。
【００４３】なお、本実施の形態ではレジスト膜１８の
エッチバックとＯ３−ＢＰＳＧ膜１７のエッチバックと
を分けて行ったが、終点判定を精度良く行うことができ
れば、最初からこれらの膜の等速エッチバックを行って
も良い。
エッチバックとＯ３−ＢＰＳＧ膜１７のエッチバックと
を分けて行ったが、終点判定を精度良く行うことができ
れば、最初からこれらの膜の等速エッチバックを行って
も良い。
【００４４】第３の実施の形態
ここでは、上述の方法（Ｉ−３）にしたがい、フィール
ド領域上でＳｉＮエッチング停止膜を選択的に露出させ
るために平坦化される層間絶縁膜として、無機ＳＯＧ膜
を用いる配線形成方法について、図１７ないし図２０を
参照しながら説明する。
ド領域上でＳｉＮエッチング停止膜を選択的に露出させ
るために平坦化される層間絶縁膜として、無機ＳＯＧ膜
を用いる配線形成方法について、図１７ないし図２０を
参照しながら説明する。
【００４５】図１７は、ＳｉＮエッチング停止膜８の成
膜までを第１の実施の形態で上述したように行った後、
基体の全面に厚さ約５００ｎｍの無機ＳＯＧ（スピンオ
ン・グラス）膜２５（ＳＯＧ）を塗布形成し、表面を略
平坦化した状態を示す。次に、図１８に示されるよう
に、この無機ＳＯＧ膜２５を、フィールド領域上でＳｉ
Ｎエッチング停止膜８が露出するまで異方的にエッチバ
ックする。なおこの時点で、活性領域では活性領域上電
極４ａの上方に無機ＳＯＧ膜２５が約１００ｎｍの厚さ
に残る。
膜までを第１の実施の形態で上述したように行った後、
基体の全面に厚さ約５００ｎｍの無機ＳＯＧ（スピンオ
ン・グラス）膜２５（ＳＯＧ）を塗布形成し、表面を略
平坦化した状態を示す。次に、図１８に示されるよう
に、この無機ＳＯＧ膜２５を、フィールド領域上でＳｉ
Ｎエッチング停止膜８が露出するまで異方的にエッチバ
ックする。なおこの時点で、活性領域では活性領域上電
極４ａの上方に無機ＳＯＧ膜２５が約１００ｎｍの厚さ
に残る。
【００４６】次に、酸化シリコンに対して十分な選択比
を確保しながらＳｉＮのエッチングが進行する条件でＲ
ＩＥを行うことにより、図１９に示されるように、フィ
ールド上電極４ｆの表面のＳｉＮエッチング停止膜８を
選択的に除去する。
を確保しながらＳｉＮのエッチングが進行する条件でＲ
ＩＥを行うことにより、図１９に示されるように、フィ
ールド上電極４ｆの表面のＳｉＮエッチング停止膜８を
選択的に除去する。
【００４７】次に、図２０に示されるように、基体の全
面にｐ−ＴＥＯＳ膜２６を約４００ｎｍの厚さに堆積さ
せた。このｐ−ＴＥＯＳ膜２６と先の平坦化に用いられ
た無機ＳＯＧ膜２５とが、本ウェハ上における層間絶縁
膜２７となる。この層間絶縁膜膜２７にレジスト・パタ
ーニングを経て接続孔、すなわちコンタクトホール２８
ａとビアホール２８ｆとを開口し、レジスト・アッシン
グを行った後、双方のホール２８ａ，２８ｆをタングス
テン・プラグ２９ａ，２９ｆでそれぞれ埋め込む。さら
に、Ａｌ系多層膜からなる上層配線３０をパターニング
することにより、１層目Ａｌ配線を完成させる。
面にｐ−ＴＥＯＳ膜２６を約４００ｎｍの厚さに堆積さ
せた。このｐ−ＴＥＯＳ膜２６と先の平坦化に用いられ
た無機ＳＯＧ膜２５とが、本ウェハ上における層間絶縁
膜２７となる。この層間絶縁膜膜２７にレジスト・パタ
ーニングを経て接続孔、すなわちコンタクトホール２８
ａとビアホール２８ｆとを開口し、レジスト・アッシン
グを行った後、双方のホール２８ａ，２８ｆをタングス
テン・プラグ２９ａ，２９ｆでそれぞれ埋め込む。さら
に、Ａｌ系多層膜からなる上層配線３０をパターニング
することにより、１層目Ａｌ配線を完成させる。
【００４８】なお、本実施の形態では、成膜時点で略平
坦化が達成できる層間絶縁膜の構成材料として無機ＳＯ
Ｇ膜を用いたが、この代わりに有機ＳＯＧ膜を用いても
構わない。
坦化が達成できる層間絶縁膜の構成材料として無機ＳＯ
Ｇ膜を用いたが、この代わりに有機ＳＯＧ膜を用いても
構わない。
【００４９】以上、本発明の実施の形態３種類について
説明したが、本発明はこれらの実施の形態に何ら制限さ
れるものではなく、サンプル・ウェハの構成、あるいは
各材料膜の種類やその成膜方法は適宜変更もしくは選択
が可能である。
説明したが、本発明はこれらの実施の形態に何ら制限さ
れるものではなく、サンプル・ウェハの構成、あるいは
各材料膜の種類やその成膜方法は適宜変更もしくは選択
が可能である。
【００５０】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、従来は不可能であったＳＡＣ構造を採用し
た際の基板コンタクトとフィールド上配線コンタクトの
同一レイヤによる達成が可能となる。したがって、本発
明はＳＡＣの適用範囲を拡大し、これによりデバイス設
計の自由度を高め、ひいてはデバイスの微細化を促進す
ることに大きく貢献するものである。
明によれば、従来は不可能であったＳＡＣ構造を採用し
た際の基板コンタクトとフィールド上配線コンタクトの
同一レイヤによる達成が可能となる。したがって、本発
明はＳＡＣの適用範囲を拡大し、これによりデバイス設
計の自由度を高め、ひいてはデバイスの微細化を促進す
ることに大きく貢献するものである。
【図１】本発明の第１の実施の形態において、活性領域
上電極とフィールド上電極とを被覆してＳｉＮエッチン
グ停止膜とＯ３−ＴＥＯＳ膜とを順次成膜した状態を示
す模式的断面図である。
上電極とフィールド上電極とを被覆してＳｉＮエッチン
グ停止膜とＯ３−ＴＥＯＳ膜とを順次成膜した状態を示
す模式的断面図である。
【図２】図１のＯ３−ＴＥＯＳ膜をエッチバックしてサ
イドウォールを形成した状態を示す模式的断面図であ
る。
イドウォールを形成した状態を示す模式的断面図であ
る。
【図３】図２の基体の全面にｐ−ＴＥＯＳ膜を成膜した
状態を示す模式的断面図である。
状態を示す模式的断面図である。
【図４】図３のｐ−ＴＥＯＳ膜をＣＭＰにより平坦化
し、フィールド領域にてＳｉＮエッチング停止膜を露出
させた状態を示す模式的断面図である。
し、フィールド領域にてＳｉＮエッチング停止膜を露出
させた状態を示す模式的断面図である。
【図５】図４のＳｉＮエッチング停止膜の露出部を選択
的に除去した状態を示す模式的断面図である。
的に除去した状態を示す模式的断面図である。
【図６】図５の基体の全面にｐ−ＴＥＯＳ膜を堆積さ
せ、さらにレジスト・パターニングを行った状態を示す
模式的断面図である。
せ、さらにレジスト・パターニングを行った状態を示す
模式的断面図である。
【図７】図６の層間絶縁膜とフィールド上電極表面のオ
フセットＳｉＯｘ膜を選択的に除去し、ビアホールのみ
を完成させた状態を示す模式的断面図である。
フセットＳｉＯｘ膜を選択的に除去し、ビアホールのみ
を完成させた状態を示す模式的断面図である。
【図８】図７のＳｉＮエッチング停止膜の露出部を選択
的に除去してコンタクトホールを完成させた状態を示す
模式的断面図である。
的に除去してコンタクトホールを完成させた状態を示す
模式的断面図である。
【図９】図８のコンタクトホールとビアホールをタング
ステン・プラグで埋め込み、上層配線を形成した状態を
示す模式的断面図である。
ステン・プラグで埋め込み、上層配線を形成した状態を
示す模式的断面図である。
【図１０】本発明の第２の実施の形態において、活性領
域上電極とフィールド上電極とを被覆してＳｉＮエッチ
ング停止膜とＯ３−ＢＰＳＧ膜を順次成膜し、さらに基
体の表面をレジスト膜で平坦化した状態を示す模式的断
面図である。
域上電極とフィールド上電極とを被覆してＳｉＮエッチ
ング停止膜とＯ３−ＢＰＳＧ膜を順次成膜し、さらに基
体の表面をレジスト膜で平坦化した状態を示す模式的断
面図である。
【図１１】図１０のレジスト膜をエッチバックしてフィ
ールド領域側でＯ３−ＢＰＳＧ膜を露出させた状態を示
す模式的断面図である。
ールド領域側でＯ３−ＢＰＳＧ膜を露出させた状態を示
す模式的断面図である。
【図１２】図１１の残存レジスト膜をマスクとしてＯ３
−ＢＰＳＧ膜をエッチバックし、フィールド領域側でＳ
ｉＮエッチング停止膜を露出させた状態を示す模式的断
面図である。
−ＢＰＳＧ膜をエッチバックし、フィールド領域側でＳ
ｉＮエッチング停止膜を露出させた状態を示す模式的断
面図である。
【図１３】図１２のＳｉＮエッチング停止膜の露出部を
選択的に除去した状態を示す模式的断面図である。
選択的に除去した状態を示す模式的断面図である。
【図１４】図１３の基体の全面にＯ３−ＢＰＳＧ膜を堆
積させ、さらにレジスト・パターニングを行った状態を
示す模式的断面図である。
積させ、さらにレジスト・パターニングを行った状態を
示す模式的断面図である。
【図１５】図１４の層間絶縁膜とオフセットＳｉＯｘ膜
の露出部、およびＳｉＮエッチング停止膜をエッチング
してコンタクトホールとビアホールを完成させた状態を
示す模式的断面図である。
の露出部、およびＳｉＮエッチング停止膜をエッチング
してコンタクトホールとビアホールを完成させた状態を
示す模式的断面図である。
【図１６】図１５のコンタクトホールとビアホールをタ
ングステン・プラグで埋め込み、上層配線を形成した状
態を示す模式的断面図である。
ングステン・プラグで埋め込み、上層配線を形成した状
態を示す模式的断面図である。
【図１７】本発明の第３の実施の形態において、活性領
域上電極とフィールド上電極とをＳｉＮエッチング停止
膜で被覆した後、基体の全面をＳＯＧ膜で平坦化した状
態を示す模式的断面図である。
域上電極とフィールド上電極とをＳｉＮエッチング停止
膜で被覆した後、基体の全面をＳＯＧ膜で平坦化した状
態を示す模式的断面図である。
【図１８】図１７のＳＯＧ膜をエッチバックして、フィ
ールド領域側でＳｉＮエッチング停止膜を露出させた状
態を示す模式的断面図である。
ールド領域側でＳｉＮエッチング停止膜を露出させた状
態を示す模式的断面図である。
【図１９】図１８のＳｉＮエッチング停止膜の露出部を
選択的に除去した状態を示す模式的断面図である。
選択的に除去した状態を示す模式的断面図である。
【図２０】図１９の基体上でｐ−ＴＥＯＳ膜の成膜、接
続孔の形成、および上層配線の形成を行った状態を示す
模式的断面図である。
続孔の形成、および上層配線の形成を行った状態を示す
模式的断面図である。
【図２１】従来のアラインド・コンタクト法により基板
コンタクトとフィールド上電極コンタクトとを同時に形
成した状態を示す模式的断面図である。
コンタクトとフィールド上電極コンタクトとを同時に形
成した状態を示す模式的断面図である。
【図２２】従来のＳＡＣ法において、活性領域上電極と
フィールド上電極とを被覆してＳｉＮエッチング停止膜
と層間絶縁膜とを順次成膜し、さらにレジスト・パター
ニングを行った状態を示す模式的断面図である。
フィールド上電極とを被覆してＳｉＮエッチング停止膜
と層間絶縁膜とを順次成膜し、さらにレジスト・パター
ニングを行った状態を示す模式的断面図である。
【図２３】図２２の層間絶縁膜を選択的にエッチングし
た状態を示す模式的断面図である。
た状態を示す模式的断面図である。
【図２４】図２３のＳｉＮエッチング停止膜の露出部を
選択的に除去し、コンタクトホールのみが完成され、ビ
アホールは未完成とされた状態を示す模式的断面図であ
る。
選択的に除去し、コンタクトホールのみが完成され、ビ
アホールは未完成とされた状態を示す模式的断面図であ
る。
【図２５】図２４のコンタクトホールとビアホールをタ
ングステン・プラグで埋め込み、上層配線を形成した結
果、ビアホールにおいてコンタクト不良が発生した状態
を示す模式的断面図である。
ングステン・プラグで埋め込み、上層配線を形成した結
果、ビアホールにおいてコンタクト不良が発生した状態
を示す模式的断面図である。
【図２６】図２４のビアホール内に露出するオフセット
ＳｉＯｘ膜を選択的に除去した結果、コンタクトホール
内で活性領域上電極が一部露出した状態を示す模式的断
面図である。
ＳｉＯｘ膜を選択的に除去した結果、コンタクトホール
内で活性領域上電極が一部露出した状態を示す模式的断
面図である。
【図２７】図２６のコンタクトホールとビアホールをタ
ングステン・プラグで埋め込み、上層配線を形成した結
果、コンタクトホールにおいて耐圧不良が発生した状態
を示す模式的断面図である。
ングステン・プラグで埋め込み、上層配線を形成した結
果、コンタクトホールにおいて耐圧不良が発生した状態
を示す模式的断面図である。
１ シリコン基板、２ フィールド酸化膜、４ａ 活性
領域上電極、４ｆ フィールド上電極、５ａ，５ｆ オ
フセットＳｉＯｘ膜、６ａ，６ｆ ＳｉＯｘサイドウォ
ール、８ ＳｉＮエッチング停止膜、１０ Ｏ３−ＴＥ
ＯＳ膜、１１ ｐ−ＴＥＯＳ膜、１２ 層間絶縁膜、１
４ａ，２２ａ，２８ａ コンタクトホール、１４ｆ，２
２ｆ，２８ｆ ビアホール
領域上電極、４ｆ フィールド上電極、５ａ，５ｆ オ
フセットＳｉＯｘ膜、６ａ，６ｆ ＳｉＯｘサイドウォ
ール、８ ＳｉＮエッチング停止膜、１０ Ｏ３−ＴＥ
ＯＳ膜、１１ ｐ−ＴＥＯＳ膜、１２ 層間絶縁膜、１
４ａ，２２ａ，２８ａ コンタクトホール、１４ｆ，２
２ｆ，２８ｆ ビアホール
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/768
H01L 21/3213
Claims (4)
- 【請求項１】 自己整合コンタクト法を適用して半導体
装置の１層目コンタクトを形成する配線形成方法であっ
て、 半導体基板の活性領域とフィールド領域に、上面および
側面をそれぞれ第１の絶縁材料からなるオフセット絶縁
膜とサイドウォールとで被覆された活性領域上電極とフ
ィールド上電極とをそれぞれ形成する第１工程と、 前記第１の絶縁材料に対してエッチング選択比を確保し
得る第２の絶縁材料を用い、基体の全面をコンフォーマ
ルに被覆するエッチング停止膜を形成する第２工程と、基体の全面を一旦、第１の絶縁材料からなる厚い層間絶
縁膜で被覆した後、その膜厚を減ずることによりフィー
ルド領域上において少なくとも前記フィールド上電極表
面のエッチング停止膜を露出させ、この露出部を、該エ
ッチング停止膜を該第１の絶縁材料に対してエッチング
選択比を確保し得る条件でエッチングすることにより、
前記エッチング停止膜を前記フィールド領域内でフィー
ルド上電極の表面から選択的に除去する第３工程と、 基体の全面を第１の絶縁材料からなる層間絶縁膜で被覆
する第４工程と、 前記層間絶縁膜をエッチング・マスクを介して選択的に
除去することにより、前記活性領域内では少なくとも底
面の一部が前記半導体基板の表面に臨むコンタクトホー
ル、前記フィールド領域内では前記フィールド上電極の
表面に達するビアホールを同時に形成する第５工程と、 前記エッチング・マスクをそのまま用いて前記コンタク
トホールの底面に露出するエッチング停止膜を選択的に
除去する第６工程とを有する配線形成方法。 - 【請求項２】 前記層間絶縁膜の膜厚を化学機械研磨に
より減ずる請求項１記載の配線形成方法。 - 【請求項３】 前記層間絶縁膜の膜厚を、レジスト膜に
よる基体表面の平坦化と、該レジスト膜の第１のエッチ
バックと、この第１のエッチバックにより露出する該層
間絶縁膜の第２のエッチバックとを経て減ずる請求項１
記載の配線形成方法。 - 【請求項４】 前記層間絶縁膜は基体の表面を略平坦化
可能な第１の絶縁材料で構成し、その膜厚をエッチバッ
クにより減ずる請求項１記載の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00654196A JP3440671B2 (ja) | 1996-01-18 | 1996-01-18 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00654196A JP3440671B2 (ja) | 1996-01-18 | 1996-01-18 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199589A JPH09199589A (ja) | 1997-07-31 |
| JP3440671B2 true JP3440671B2 (ja) | 2003-08-25 |
Family
ID=11641213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00654196A Expired - Fee Related JP3440671B2 (ja) | 1996-01-18 | 1996-01-18 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440671B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180472B1 (en) | 1998-07-28 | 2001-01-30 | Matsushita Electrons Corporation | Method for fabricating semiconductor device |
| JP5775018B2 (ja) * | 1999-10-13 | 2015-09-09 | ソニー株式会社 | 半導体装置 |
| US6483144B2 (en) * | 1999-11-30 | 2002-11-19 | Agere Systems Guardian Corp. | Semiconductor device having self-aligned contact and landing pad structure and method of forming same |
| KR100361210B1 (ko) * | 1999-12-28 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| KR20020011473A (ko) * | 2000-08-02 | 2002-02-09 | 박종섭 | 반도체 소자의 콘택 형성방법 |
| JP2004304068A (ja) * | 2003-03-31 | 2004-10-28 | Denso Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-01-18 JP JP00654196A patent/JP3440671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199589A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6303447B1 (en) | Method for forming an extended metal gate using a damascene process | |
| US6316329B1 (en) | Forming a trench mask comprising a DLC and ASH protecting layer | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US5843839A (en) | Formation of a metal via using a raised metal plug structure | |
| JPH10214894A (ja) | 半導体装置及びその製造方法 | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| JP2002359297A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| US6953744B2 (en) | Methods of fabricating integrated circuit devices providing improved short prevention | |
| US6235593B1 (en) | Self aligned contact using spacers on the ILD layer sidewalls | |
| JPH1174527A (ja) | 半導体装置およびその製造方法 | |
| JP3215320B2 (ja) | 半導体装置の製造方法 | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| US6329241B1 (en) | Methods for producing capacitor-node contact plugs of dynamic random-access memory | |
| JP3440671B2 (ja) | 配線形成方法 | |
| US6284592B1 (en) | Method for fabricating a semiconductor device | |
| US6303431B1 (en) | Method of fabricating bit lines | |
| US6214743B1 (en) | Method and structure for making self-aligned contacts | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| US6706577B1 (en) | Formation of dual gate oxide by two-step wet oxidation | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| KR101021176B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05190565A (ja) | 半導体装置の製造方法 | |
| JPH0982800A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH09266252A (ja) | 半導体装置の製造方法 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030520 |
|
| LAPS | Cancellation because of no payment of annual fees |