JP2004304068A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004304068A JP2004304068A JP2003097248A JP2003097248A JP2004304068A JP 2004304068 A JP2004304068 A JP 2004304068A JP 2003097248 A JP2003097248 A JP 2003097248A JP 2003097248 A JP2003097248 A JP 2003097248A JP 2004304068 A JP2004304068 A JP 2004304068A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- resistance element
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
- H10D1/474—Resistors having no potential barriers comprising refractory metals, transition metals, noble metals, metal compounds or metal alloys, e.g. silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
- H10D88/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】素子や配線の形成される領域の上方に薄膜抵抗素子を形成する場合であれ、その抵抗値のばらつきを好適に抑制することのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上の絶縁膜１０上には、配線１２が形成されている。この配線１２は、シリコン窒化膜１４や、無機ＳＯＧ膜２０、ＴＥＯＳ膜２１で覆われている。そして、このＴＥＯＳ膜２１の上面には、クロムシリコン（ＣｒＳｉ）からなる薄膜抵抗素子３０が形成されている。この薄膜抵抗素子３０の形成される領域の直下における上記ＴＥＯＳ膜２１の上面の段差の極大点及び極小点間を結ぶ線と、半導体基板１の面のなす鋭角は、「１０°」以下に設定されている。
【選択図】 図１
【解決手段】半導体基板１上の絶縁膜１０上には、配線１２が形成されている。この配線１２は、シリコン窒化膜１４や、無機ＳＯＧ膜２０、ＴＥＯＳ膜２１で覆われている。そして、このＴＥＯＳ膜２１の上面には、クロムシリコン（ＣｒＳｉ）からなる薄膜抵抗素子３０が形成されている。この薄膜抵抗素子３０の形成される領域の直下における上記ＴＥＯＳ膜２１の上面の段差の極大点及び極小点間を結ぶ線と、半導体基板１の面のなす鋭角は、「１０°」以下に設定されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜抵抗素子を備える半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えばバイポーラトランジスタを主として用いた回路である半導体リニア回路を備える半導体装置の製造時には、同半導体装置内の回路の微調整等の目的から、薄膜抵抗素子を用いることがある。すなわち、例えば半導体装置の製造工程の最終段階において、製造された回路を微調整すべく、所望の抵抗値を有する薄膜抵抗素子を形成して、上記回路の一部として用いることがある。
【０００３】
こうした薄膜抵抗素子を備える半導体装置としては、例えば図８に模式的に示すようなものがある。ここでは、半導体基板１００を覆う第１及び第２の層間絶縁膜１１０、１２０の上方の領域のうち、トランジスタ等の素子の形成されないフィールド領域に薄膜抵抗素子１３０が形成されている。このフィールド領域にあっては、第２の層間絶縁膜１２０の上面が比較的平坦であるため、同フィールド領域に薄膜抵抗素子１３０を形成することで、この薄膜抵抗素子１３０を所望の特性とすることができる。
【０００４】
ただし、このようにフィールド領域に薄膜抵抗素子１３０を形成することは、半導体装置の面積の増大をもたらす。
そこで従来は、図９に模式的に示すように、素子や配線の形成される領域上に薄膜抵抗素子１３０を形成することも提案されている（特許文献１）。
【０００５】
【特許文献１】
特開２００２−１２４６３９号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記のように素子や配線の形成される領域上に薄膜抵抗素子１３０が形成される場合、実際には、図９に示した第２の層間絶縁膜１２０の上面に段差が生じる。そして、段差を有する層間絶縁膜１２０上に薄膜抵抗素子１３０を形成すると、その抵抗値のばらつきが無視できないものとなる。
【０００７】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、素子や配線の形成される領域の上方に薄膜抵抗素子を形成する場合であれ、その抵抗値のばらつきを好適に抑制することのできる半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
こうした目的を達成すべく、請求項１記載の半導体装置では、薄膜抵抗素子の形成される領域の直下における層間絶縁膜の上面の段差の極大点及び極小点間を結ぶ線と、半導体基板の面とのなす鋭角を「１０°」以下に設定した。
【０００９】
層間絶縁膜の上面の段差が大きいほど同層間絶縁膜上に形成される薄膜抵抗素子の抵抗値のばらつきが大きくなる。特に、この段差の大小をその極大点及び極小点間を結ぶ線と半導体基板の面とのなす鋭角として定義した場合、これが「１０°」を超えたあたりから抵抗値のばらつきが急激に増加することが発明者らによって見いだされた。
【００１０】
この点、上記構成では、上記鋭角を「１０°」以下に設定することで、抵抗値のばらつきを好適に抑制することができるようになる。
また、請求項２記載の半導体装置では、前記層間絶縁膜として、前記薄膜抵抗素子の形成される領域の下方の領域一帯を覆うようにして形成される無機スピンオングラス膜を備えるようにした。
【００１１】
上記構成では、無機スピンオングラス膜を用いている。この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成する場合、同ビアホール内の汚染を抑制しつつも上下の層のコンタクトを取ることが可能である。このため、薄膜抵抗素子の形成される領域の下方の領域についても、この一帯を無機スピンオングラス膜で覆うことができる。そしてこの場合、無機スピンオングラス膜の上面は、回転塗布によって好適に平坦化することができる。
【００１２】
また、請求項３記載の半導体装置では、前記層間絶縁膜を、無機スピンオングラス膜と該無機スピンオングラス膜の下層の絶縁膜とを備えて構成し、且つ同下層の絶縁膜の上面を、前記薄膜抵抗素子の形成される領域よりも該領域に隣接する領域の方が高くなるよう設定した。
【００１３】
上記構成では、無機スピンオングラス膜を回転塗布する際、この無機スピンオングラス膜の材料は、薄膜抵抗素子の形成される領域の下方の領域に流動する。したがって、この無機スピンオングラス膜を用いて薄膜抵抗素子の形成される領域の直下の層間絶縁膜の上面を好適に平坦化することができるようになる。
【００１４】
しかも、この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成した場合、同ビアホールを介してその上下の層のコンタクトを取ることが可能である。このため、薄膜抵抗素子の形成される領域の下方の領域についても、この一帯を覆うようにして無機スピンオングラス膜を形成することができる。そしてこの場合、無機スピンオングラス膜の上面を、回転塗布によって好適に平坦化することができる。
【００１５】
また、請求項４記載の半導体装置では、前記薄膜抵抗素子を、前記配線の形成される領域上に形成し、且つ該配線間の間隔を「１．７μｍ」以上に設定した。
薄膜抵抗素子が形成される領域の下方に形成される配線の間隔が狭いほど、薄膜抵抗素子の抵抗値のばらつきは大きくなりやすい。特に、配線間の間隔を「１．７μｍ」以上に設定すると、層間絶縁膜の上面の段差の極大点及び極小点間を結ぶ線と半導体基板の面とのなす鋭角を「１０°」以下とする設定が容易となることが発明者らによって確認された。
【００１６】
したがって、上記構成では、配線間の間隔を「１．７μｍ」以上に設定することで、抵抗値のばらつきを好適に抑制することができるようになる。
また、請求項５記載の半導体装置では、前記薄膜抵抗素子を、前記配線の形成される領域上に形成し、且つ前記薄膜抵抗素子と前記配線とを、互いに平行且つ互いの投影が略重なるようにして形成した。
【００１７】
上記構成では、薄膜抵抗素子と配線とを互いに平行且つ互いの投影が略重なるようにして形成することで、配線の有無に起因して薄膜抵抗素子の底面に段差が生じることを好適に回避することができる。
【００１８】
また、請求項６記載の半導体装置では、層間絶縁膜として、前記薄膜抵抗素子の形成される領域の下方の領域一帯を覆うかたちで形成される無機スピンオングラス膜を備えるようにした。
【００１９】
上記構成では、無機スピンオングラス膜を用いている。この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成する場合、ビアホール内の汚染を抑制しつつも上下の層のコンタクトを取ることが可能である。このため、薄膜抵抗素子の形成される領域の下方の領域についても、この一帯を覆うようにして無機スピンオングラス膜を形成することができる。そしてこの場合、無機スピンオングラス膜の上面を回転塗布によって好適に平坦化することができ、ひいては、薄膜抵抗素子の抵抗値のばらつきを好適に抑制することができるようになる。
【００２０】
また、請求項７記載の半導体装置の製造方法では、前記層間絶縁膜として、無機スピンオングラス膜を回転塗布することでその上面を平坦化しつつ前記領域の上方に同無機スピンオングラス膜を形成する工程と、前記回転塗布により平坦化のなされた無機スピンオングラス膜上に前記薄膜抵抗素子及び前記層間絶縁膜を構成する絶縁膜のいずれかを成膜する工程とを備えるようにした。
【００２１】
上記製造方法では、無機スピンオングラス膜を用いている。この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成する場合、同ビアホール内の汚染を抑制しつつも上下の層のコンタクトを取ることが可能である。
【００２２】
このため、上記無機スピンオングラス膜を形成する工程では、薄膜抵抗素子の形成される領域の下方の領域一帯を覆うようにして形成することができる。そして、無機スピンオングラス膜の上面にエッチング等の処理を施すことなく、回転塗布によって平坦化のなされた無機スピンオングラス膜の上面に直接薄膜抵抗素子と層間絶縁膜を構成する絶縁膜とのいずれかを形成することができるようになる。
【００２３】
したがって、上記製造方法によれば、抵抗値のばらつきを好適に抑制することができるようになる。
【００２４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明にかかる半導体装置及びその製造方法の第１の実施形態を図面を参照しつつ説明する。
【００２５】
図１に、本実施形態にかかる半導体装置の断面構成を示す。
同図１に示されるように、バイポーラトランジスタＴｒ等の素子の形成される半導体基板１上には、シリコン酸化膜等の絶縁膜１０が形成されている。そして、この絶縁膜１０上には、配線１２が形成されている。この配線１２の上面及び側面は、上層との電気的なコンタクトを取る部分を除いてシリコン窒化膜１４で覆われている。このシリコン窒化膜１４は、配線１２を保護するための膜である。更に、シリコン窒化膜１４上には、無機スピンオングラス膜（無機ＳＯＧ膜）２０が形成されている。そして、この無機スピンオングラス膜２０の上面には、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜２１が形成されている。このＴＥＯＳ膜２１は、無機ＳＯＧ膜２０の吸湿性が大きいことなどのために、同無機ＳＯＧ２０の表面を覆うための保護膜である。
【００２６】
そして、このＴＥＯＳ膜２１の上面には、クロムシリコン（ＣｒＳｉ）からなる薄膜抵抗素子３０が形成されている。更に、この薄膜抵抗素子３０を覆うようにしてシリコン窒化膜等の絶縁膜４０が形成されている。そして、この絶縁膜４０には、ビアホール４１が設けられ、同ビアホール４１を介して薄膜抵抗素子３０と絶縁膜４０上の配線４２とのコンタクトが取られている。
【００２７】
上記薄膜抵抗素子３０は、バイポーラトランジスタを主として用いた半導体リニア回路の搭載される本実施形態における半導体装置において、同半導体リニア回路の微調整等を行うべく用いられるものである。本実施形態では、この薄膜抵抗素子３０をバイポーラトランジスタＴｒ等の素子や配線１２の形成される領域の上方に形成することで、当該半導体装置の面積の増大の抑制が図られている。
【００２８】
ここで、上記薄膜抵抗素子３０の形成される領域の直下における上記ＴＥＯＳ膜２１の上面の段差については、その極大点及び極小点間を結ぶ線と半導体基板１の面のなす鋭角（テーパ角）が「１０°」以下となるように設定されている。以下、これについて図２を用いて説明する。
【００２９】
図２（ａ）は、薄膜抵抗体の形成される領域の直下における層間絶縁膜の上面の段差についての上記テーパ角と薄膜抵抗素子の抵抗値のばらつきとの関係を示す実験データである。なお、図２（ａ）におけるプロット○は、ペア性ばらつきについての複数の測定値の平均を示しており、実際の計測値は、上記プロット○を貫く線分にて示す領域に渡っている。図２（ｂ）は、この実験に用いる互いに同一の形状にて形成される一対の薄膜抵抗素子Ｌ１及びＬ２を示している。また、図２（ｃ）は、図２（ｂ）のＡ−Ａ′断面である。
【００３０】
ここで、上記薄膜抵抗素子の抵抗値のばらつきは、同一の形状（線幅「１〜１０μｍ」、膜厚「１０〜５０ｎｍ」）に形成される薄膜抵抗素子Ｌ１及びＬ２の抵抗値のばらつき（ペア性ばらつき）として定義される。すなわち、薄膜抵抗素子Ｌ１、Ｌ２について計測される抵抗値をそれぞれ抵抗値Ｒ１、Ｒ２とするとき、ペア性ばらつきは、以下の式にて定義される。
【００３１】
（Ｒ１−Ｒ２）｛（Ｒ１＋Ｒ２）／２｝×１００
また、この実験で用いられる薄膜抵抗素子Ｌ１、Ｌ２は、スパッタリングによる成膜と、リソグラフィ技術によるパターニングとを有する同一の工程にて形成されたものである。そして、これら薄膜抵抗素子Ｌ１、Ｌ２は、図２（ｃ）に示されるように、配線５０の形成されている領域の上方に、層間絶縁膜５１を介して同配線５０と略直交するようにして形成されている。そして、これら薄膜抵抗素子Ｌ１、Ｌ２の上面は、層間絶縁膜５２で覆われている。また、薄膜抵抗素子Ｌ１やＬ２は、バリア層５３、５４、プラグ５５を介して層間絶縁膜５２上の配線５６と接続されている。
【００３２】
そして、上記テーパ角は、同図２（ｃ）に示すように、層間絶縁膜５１の上面の段差について、その極小点Ｐｍｉｎと極大点Ｐｍａｘとを結ぶ線Ｌｄと半導体基板と平行な面Ｓとのなす鋭角θとして定義されている。ここで、極大点Ｐｍａｘと極小点Ｐｍｉｎとは、いずれも層間絶縁膜５１の下方に形成される部材（ここでは、配線５０）に起因した段差の極大点及び極小点として定義されている。ちなみに、図２（ａ）に示す実験においては、テーパ角は、実験対象となるデバイスの断面写真から極大点及び極小点を取得することで求めたものを用いている。
【００３３】
上記図２（ａ）に示すように、上記テーパ角が「１０°」を超えたあたりから上記ペア性ばらつきが急激に増加することがわかる。このため、本実施形態では、先の図１に示したＴＥＯＳ膜２１の上面の段差について、そのテーパ角を「１０°」以下に設定する。
【００３４】
次に、こうした設定を実現するような薄膜抵抗素子の下方に形成される部材の敷設態様について考察する。
ここでは、図３（ａ）に示すように、ペア性ばらつきの測定対象となる薄膜抵抗素子Ｌ１、Ｌ２の下方に、同薄膜抵抗素子Ｌ１、Ｌ２に略直交するようにして、例えばアルミニウムからなる複数の金属膜６０を互いに平行に敷設する。そして、図３（ｂ）に図３（ａ）のＡ−Ａ断面として示すように、この金属膜６０をシリコン窒化膜６１にて覆う。更に、各金属膜６０間の段差を補償するようにして、これら金属膜６０間に有機ＳＯＧ膜６２を形成する。更に、これら有機ＳＯＧ膜６２及びシリコン窒化膜６１上方を、膜厚「２００〜４００ｎｍ」のＴＥＯＳ膜６３にて覆う。そしてＴＥＯＳ膜６３上に薄膜抵抗素子Ｌ１、Ｌ２を形成する。なお、薄膜抵抗素子Ｌ１、Ｌ２は、スパッタリングによる成膜と、リソグラフィ技術によるパターニングとを有する同一の工程にて形成されたものである。また、この薄膜抵抗素子Ｌ１、Ｌ２は、層間絶縁膜６５で覆われており、同薄膜抵抗素子Ｌ１、Ｌ２と層間絶縁膜６５上の電極６６とは、バリア層６７、６８、及びプラグ６９を介して互いに接続されている。
【００３５】
こうした条件下、上記金属膜６０の間隔（図３（ａ）中、「Ｗ」にて表記）を「０．８μｍ〜１０μｍ」の範囲で変更した際の上記ペア性ばらつきを図３（ｃ）に示す。同図３（ｃ）に示されるように、金属膜６０の間隔が広いほど、ペア性ばらつきは低減する。なお、図３（ｃ）におけるプロット○は、ペア性ばらつきについての複数の測定値の平均を示しており、実際の計測値は、上記プロット○を貫く線分にて示す領域に渡っている。
【００３６】
一方、図３（ｄ）に、上記金属膜６０の間隔を「０．８μｍ〜１０μｍ」の範囲で変更した際の上記ＴＥＯＳ膜６３上面のうち薄膜抵抗素子Ｌ１、Ｌ２の直下の領域の段差についてのテーパ角を示す。同図３（ｄ）に示すように、金属膜６０の間隔が広いほど、テーパ角は低減する。
【００３７】
以上から、金属膜６０の間隔の縮小に伴うペア性ばらつきの増大は、金属膜６０の間隔の縮小が上記ＴＥＯＳ膜６３上面のうち薄膜抵抗素子Ｌ１、Ｌ２の直下の領域の段差についてのテーパ角の増大を招くためであると結論できる。これは、金属膜６０の間隔が狭いと、金属膜６０上の各部材を形成する際のリソグラフィ工程やその後のエッチング工程におけるパターニング精度が、パターニングする対象が密なほど低下することに起因すると推定される。
【００３８】
したがって、ペア性ばらつきを低減させるべくテーパ角を低減させるためには、金属膜６０の間隔を拡大することが有効である。また、特に、図３（ｄ）から、金属膜６０の間隔を「１．７μｍ」以上とするとテーパ角を「１０°」以下とすることができることがわかる。
【００３９】
更に、本実施形態では、先の図１に示したように、上記配線１２と薄膜抵抗素子３０との間に形成される層間絶縁膜として、無機ＳＯＧ膜２０を備えている。
この無機ＳＯＧ膜２０は、メチル基を有しないため、有機ＳＯＧ膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機ＳＯＧ膜２０を用いた場合、これを開口することで先の図１に破線にて例示するような上下の層のコンタクトをとるビアホール２３形成したとしても、同ビアホール２３内のプラグの汚染を好適に回避することができる。
【００４０】
このため、先の図１に示したように、無機ＳＯＧ膜２０を、薄膜抵抗素子３０の形成される領域の下方の領域一帯を覆うようにして形成することができる。更に、薄膜抵抗素子３０の形成される領域の下方の領域において、無機ＳＯＧ膜２０の上面は、その最も低いところでもＴＥＯＳ膜２１の上面の段差の要因となる配線１２の上面よりも高くなるように形成することもできる。これにより、無機ＳＯＧ膜２０を用いることで、薄膜抵抗素子３０の形成される領域の直下におけるＴＥＯＳ膜２１の上面の平坦化を促進することができる。
【００４１】
これに対し、有機ＳＯＧ膜はメチル基を有するため、同有機ＳＯＧ膜がビアホールと接触するとビアホール内のプラグが汚染されるおそれがある。このため、素子や配線の段差を保証すべく有機ＳＯＧ膜を用いる場合、通常、先の図３（ｂ）に例示したようにビアホールに接触しないように素子や配線の側面に有機ＳＯＧ膜を形成するようにする。しかし、こうした態様にて有機ＳＯＧ膜を形成する際には、有機ＳＯＧ膜とビアホールとの接触を確実に回避すべく、オーバーエッチングがなされることとなり、このため、素子や配線の上面の平坦化は必ずしも十分なものとならない。
【００４２】
図４に、こうした無機ＳＯＧ膜と有機ＳＯＧ膜とを用いた場合について、薄膜抵抗素子の形成される領域の下方に形成される金属膜の間隔と、同薄膜抵抗素子の形成される領域の直下の層間絶縁膜のテーパ角との関係を示す。同図４に示すプロットである○及び△は、それぞれ無機ＳＯＧ膜及び有機ＳＯＧ膜を用いた場合について、ペア性ばらつきについての複数の測定値の平均を示している。そして、実際の計測値は、図４において上記プロットを貫く線分にて示す領域に渡っている。また、無機ＳＯＧ膜を用いた場合については先の図１に示した構成を用いるととともに、有機ＳＯＧ膜を用いた場合については先の図３（ｂ）に示した構成を用いた。
【００４３】
同図４に示されるように、無機ＳＯＧ膜を用いた場合の方が、薄膜抵抗素子の形成される領域の直下の層間絶縁膜のテーパ角を低減しやすいことがわかる。
ただし、同図４では、無機ＳＯＧ膜を用いた場合には金属膜の間隔によらずにいつでもテーパ角が「１０°」以下となっているが、これは、先の図１に示した設定がなされている場合についてのものである。すなわち、薄膜抵抗素子３０の形成される領域の下方の領域において、無機ＳＯＧ膜２０の上面が、その最も低いところでも配線１２の上面よりも高くなる設定がなされている場合についてのものである。したがって、膜厚が極端に薄い場合には、たとえ無機ＳＯＧ膜を用いたとしても必ずしもテーパ角が「１０°」以下とはならない。したがって、無機ＳＯＧ膜を用いた場合であれ、テーパ角を「１０°」以下に設定するためには、金属膜の間隔や金属膜の敷設方向を適宜考慮することが望ましい。
【００４４】
ここで、本実施形態にかかる半導体装置の製造手順について図５を用いて説明する。
この一連の工程においては、先ず図５（ａ）に示す工程において、上記絶縁膜１０上に例えばアルミニウムからなる配線１２を形成する。続く図５（ｂ）に示す工程においては、配線１２をシリコン窒化膜１４で覆う。更に、図５（ｃ）に示す工程において、上記無機ＳＯＧ膜２０の材料を回転塗布し、「１００〜２５０°」のベーク処理と「３００〜３５０°」のベーク処理とを段階的に行うことで、無機ＳＯＧ膜２０を形成する。
【００４５】
このように、無機ＳＯＧ膜２０を回転塗布することで、同無機ＳＯＧ膜２０の上面においては、配線１２の有する段差の影響は緩和される。
更に、図５（ｄ）に示す工程において、無機ＳＯＧ膜２０上にプラズマを用いた化学気相成長法（プラズマＣＶＤ法）により上記ＴＥＯＳ膜２１を形成する。そして、図５（ｅ）に示す工程において、スパッタリングにてクロムシリコン（ＣｒＳｉ）を成膜した後、リソグラフィ技術を用いてこれをパターニングすることで上記薄膜抵抗素子３０を形成する。
【００４６】
以上詳述した第１の実施形態によれば、以下の効果が得られるようになる。
（１）テーパ角を「１０°」以下に設定することで、抵抗値のばらつきを好適に抑制することができるようになる。
【００４７】
（２）層間絶縁膜として、無機ＳＯＧ膜２０を用いた。この無機ＳＯＧ膜２０により、薄膜抵抗素子３０の形成される領域の下方の領域一帯を覆うことが可能となり、薄膜抵抗素子３０の形成される領域の直下におけるＴＥＯＳ膜２１の段差を好適に抑制することができる。
【００４８】
（第２の実施形態）
次に、本発明にかかる第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００４９】
図６に、本実施形態にかかる半導体装置の構成を示す。なお、図６においては、先の図１に示した部材と同一の部材については、便宜上同一の符号を付した。
同図６に示されるように、本実施形態においては、無機ＳＯＧ膜２０の下層に形成される絶縁膜であるシリコン窒化膜１４や絶縁膜１０の上面は、薄膜抵抗素子３０の形成される領域よりも同領域に隣接する領域の方が高く設定されている。このため、無機ＳＯＧ膜２０を回転塗布する際、この無機ＳＯＧ膜２０は、薄膜抵抗素子３０の形成される領域の下方の領域へと流動するようになる。したがって、この無機ＳＯＧ膜２０を用いて薄膜抵抗素子３０の形成される領域の直下の領域の平坦化を促進することができる。
【００５０】
シリコン窒化膜１４の上面を上記態様にて設定すべく、本実施形態では、フィールド酸化膜２とポリシリコン膜３とを用いている。すなわち、半導体基板１上の素子を分離すべく、ＬＯＣＯＳ法にてフィールド酸化膜２を形成した後、このフィールド酸化膜２上にポリシリコン膜３を形成する。これにより、これらフィールド酸化膜２及びポリシリコン膜３上において、シリコン窒化膜１４や絶縁膜１０の上面を配線１２の上面よりも高くすることができる。そして、これにより、無機ＳＯＧ膜２０の上面を配線１２の上面よりも高くなるようにして形成することができる。
【００５１】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）及び（２）の効果に加えて、更に以下の効果が得られるようになる。
（３）無機ＳＯＧ膜２０の下層に形成される絶縁膜であるシリコン窒化膜１４や絶縁膜１０の上面を、薄膜抵抗素子３０の形成される領域よりも同領域に隣接する領域の方が高くなるようにした。これにより、この無機ＳＯＧ膜２０を用いて薄膜抵抗素子３０の形成される領域の直下の領域の平坦化を促進することができる。
【００５２】
（第３の実施形態）
次に、本発明にかかる第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。なお、本実施形態において、上記第１の実施形態と同一の部材については便宜上同一の符号を付した。
【００５３】
上記第１の実施形態では、薄膜抵抗素子３０と配線１２とを互いに略直交させて敷設した。これに対し、本実施形態では、図７に示すように、薄膜抵抗素子３０と配線１２とを、互いに平行且つ互いの投影が略重なるようにして形成する。具体的には、薄膜抵抗素子３０の投影が配線１２内に収まるように形成する。
【００５４】
これにより、薄膜抵抗素子３０の形成される領域の直下の領域において、配線１２の有無に起因してＴＥＯＳ膜２１に段差が生じることを好適に回避することができる。
【００５５】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）及び（２）の効果に加えて、更に以下の効果が得られるようになる。
（４）薄膜抵抗素子３０と配線１２とを、互いに平行且つ互いの投影が略重なるようにして形成することで、配線１２の有無に起因してＴＥＯＳ膜２１に段差が生じることを好適に回避することができる。
【００５６】
なお、上記各実施形態は、以下のように変更して実施してもよい。
・薄膜抵抗素子の材料としては、クロムシリコン（ＣｒＳｉ）に限らない。例えば、ＣｒＳｉＯＮ、ＳｎＯ２、ＣｒＳｉＮ、ＮｉＣｒ、Ｔａ、Ｃｒ、ＣｒＴｉ、Ｔｉ、ＴｉＡｌ、ＴｉＮ、Ｒｅ、β−ＦａＳｉ、単結晶シリコン、多結晶シリコン、Ｗｓｉ、Ｗ、ＴａＮ、Ｍｏ−Ｓｉ、ＴｉとＴｉＮとの積層膜、ＴｉとＷＮとの積層膜などでもよい。
【００５７】
・配線と薄膜抵抗素子との間に設けられる層間絶縁膜としては、上記各実施形態に例示したものに限らない。こうした層間絶縁膜としては、無機ＳＯＧ膜を備えて構成されることが望ましい。
【００５８】
・上記第１及び第２の実施形態では、薄膜抵抗素子の形成される領域の下方に層間絶縁膜を介して配線を備える構成としたが、配線の代わりに素子が形成されていてもよい。すなわち、例えば先の図１に示した構成において、薄膜抵抗素子３０の下方に配線１２を備えていなくてもバイポーラトランジスタＴｒ等の素子を備えているなら、こうした素子に起因した段差によって薄膜抵抗素子の抵抗値がばらつくおそれがある。このため、こうした場合であれ、上記第１及び第２の実施形態のような層間絶縁膜の設定は有効である。
【００５９】
・上記第２の実施形態において、無機ＳＯＧ膜は、必ずしも先の図６に例示したように薄膜抵抗素子３０の形成される領域の下方の領域のみに形成されるものに限らず、半導体基板１の全面に形成されていてもよい。
【００６０】
・上記第２の実施形態において、無機ＳＯＧ膜の下層の絶縁膜の上面を薄膜抵抗素子の形成される領域の下方の領域よりもこれに隣接する領域の方が高くするための手段としては、先の図６に例示したものに限らない。要は、上記下層の絶縁膜について、薄膜抵抗素子の形成される領域よりもこれに隣接する領域の方が高くなるように、同隣接する領域に適宜の段差調整手段を備えればよい。
【００６１】
・無機ＳＯＧ膜を用いなくても、例えば上記第３の実施形態に例示した構成や、先の図４に示したように金属膜の間隔を十分に離間させることで、薄膜抵抗素子の形成される領域の直下における層間絶縁膜の上面の段差をテーパ角を「１０°」以下とすることはできる。
【００６２】
・上記第１及び第２の実施形態において、配線１２と薄膜抵抗素子３０とを互いに略直交させて配置したが、これに限らない。
・上記各実施形態では、バイポーラトランジスタを主として用いた回路である半導体リニア回路を備える半導体装置に本発明を適用したがこれに限らず、例えばＣＭＯＳ回路を搭載した半導体装置であってもよい。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施形態の断面構成を示す断面図。
【図２】薄膜抵抗素子のペア性ばらつきと同素子下の絶縁膜の段差との関係を示す図。
【図３】薄膜抵抗素子の下方に形成される金属膜の間隔に対する同素子のペア性ばらつき及び素子下の絶縁膜の段差の関係を示す図。
【図４】層間絶縁膜として無機ＳＯＧ膜及び有機ＳＯＧ膜を用いた場合の半導体装置の特性を比較する図。
【図５】上記実施形態の製造工程を示す断面図。
【図６】本発明にかかる半導体装置の第２の実施形態の断面構成を示す断面図。
【図７】本発明にかかる半導体装置の第３の実施形態の断面構成を示す平面図。
【図８】従来の半導体装置の断面構成を示す断面図。
【図９】従来の半導体装置の断面構成を示す断面図。
【符号の説明】
１…半導体基板、２…フィールド酸化膜、３…ポリシリコン膜、１０…絶縁膜、１２…配線、１４…シリコン窒化膜、２０…無機ＳＯＧ膜、２１…ＴＥＯＳ膜、２３…ビアホール、３０…薄膜抵抗素子、４０…絶縁膜、４１…ビアホール、４２、５０…配線、５１、５２…層間絶縁膜、５３、５４…バリア層、５５…プラグ、５６…配線、６０…金属膜、６１…シリコン窒化膜、６２…有機ＳＯＧ膜、６３…ＴＥＯＳ膜、６５…層間絶縁膜、６６…電極、６７、６８…バリア層、６９…プラグ。
【発明の属する技術分野】
本発明は、薄膜抵抗素子を備える半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えばバイポーラトランジスタを主として用いた回路である半導体リニア回路を備える半導体装置の製造時には、同半導体装置内の回路の微調整等の目的から、薄膜抵抗素子を用いることがある。すなわち、例えば半導体装置の製造工程の最終段階において、製造された回路を微調整すべく、所望の抵抗値を有する薄膜抵抗素子を形成して、上記回路の一部として用いることがある。
【０００３】
こうした薄膜抵抗素子を備える半導体装置としては、例えば図８に模式的に示すようなものがある。ここでは、半導体基板１００を覆う第１及び第２の層間絶縁膜１１０、１２０の上方の領域のうち、トランジスタ等の素子の形成されないフィールド領域に薄膜抵抗素子１３０が形成されている。このフィールド領域にあっては、第２の層間絶縁膜１２０の上面が比較的平坦であるため、同フィールド領域に薄膜抵抗素子１３０を形成することで、この薄膜抵抗素子１３０を所望の特性とすることができる。
【０００４】
ただし、このようにフィールド領域に薄膜抵抗素子１３０を形成することは、半導体装置の面積の増大をもたらす。
そこで従来は、図９に模式的に示すように、素子や配線の形成される領域上に薄膜抵抗素子１３０を形成することも提案されている（特許文献１）。
【０００５】
【特許文献１】
特開２００２−１２４６３９号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記のように素子や配線の形成される領域上に薄膜抵抗素子１３０が形成される場合、実際には、図９に示した第２の層間絶縁膜１２０の上面に段差が生じる。そして、段差を有する層間絶縁膜１２０上に薄膜抵抗素子１３０を形成すると、その抵抗値のばらつきが無視できないものとなる。
【０００７】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、素子や配線の形成される領域の上方に薄膜抵抗素子を形成する場合であれ、その抵抗値のばらつきを好適に抑制することのできる半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
こうした目的を達成すべく、請求項１記載の半導体装置では、薄膜抵抗素子の形成される領域の直下における層間絶縁膜の上面の段差の極大点及び極小点間を結ぶ線と、半導体基板の面とのなす鋭角を「１０°」以下に設定した。
【０００９】
層間絶縁膜の上面の段差が大きいほど同層間絶縁膜上に形成される薄膜抵抗素子の抵抗値のばらつきが大きくなる。特に、この段差の大小をその極大点及び極小点間を結ぶ線と半導体基板の面とのなす鋭角として定義した場合、これが「１０°」を超えたあたりから抵抗値のばらつきが急激に増加することが発明者らによって見いだされた。
【００１０】
この点、上記構成では、上記鋭角を「１０°」以下に設定することで、抵抗値のばらつきを好適に抑制することができるようになる。
また、請求項２記載の半導体装置では、前記層間絶縁膜として、前記薄膜抵抗素子の形成される領域の下方の領域一帯を覆うようにして形成される無機スピンオングラス膜を備えるようにした。
【００１１】
上記構成では、無機スピンオングラス膜を用いている。この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成する場合、同ビアホール内の汚染を抑制しつつも上下の層のコンタクトを取ることが可能である。このため、薄膜抵抗素子の形成される領域の下方の領域についても、この一帯を無機スピンオングラス膜で覆うことができる。そしてこの場合、無機スピンオングラス膜の上面は、回転塗布によって好適に平坦化することができる。
【００１２】
また、請求項３記載の半導体装置では、前記層間絶縁膜を、無機スピンオングラス膜と該無機スピンオングラス膜の下層の絶縁膜とを備えて構成し、且つ同下層の絶縁膜の上面を、前記薄膜抵抗素子の形成される領域よりも該領域に隣接する領域の方が高くなるよう設定した。
【００１３】
上記構成では、無機スピンオングラス膜を回転塗布する際、この無機スピンオングラス膜の材料は、薄膜抵抗素子の形成される領域の下方の領域に流動する。したがって、この無機スピンオングラス膜を用いて薄膜抵抗素子の形成される領域の直下の層間絶縁膜の上面を好適に平坦化することができるようになる。
【００１４】
しかも、この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成した場合、同ビアホールを介してその上下の層のコンタクトを取ることが可能である。このため、薄膜抵抗素子の形成される領域の下方の領域についても、この一帯を覆うようにして無機スピンオングラス膜を形成することができる。そしてこの場合、無機スピンオングラス膜の上面を、回転塗布によって好適に平坦化することができる。
【００１５】
また、請求項４記載の半導体装置では、前記薄膜抵抗素子を、前記配線の形成される領域上に形成し、且つ該配線間の間隔を「１．７μｍ」以上に設定した。
薄膜抵抗素子が形成される領域の下方に形成される配線の間隔が狭いほど、薄膜抵抗素子の抵抗値のばらつきは大きくなりやすい。特に、配線間の間隔を「１．７μｍ」以上に設定すると、層間絶縁膜の上面の段差の極大点及び極小点間を結ぶ線と半導体基板の面とのなす鋭角を「１０°」以下とする設定が容易となることが発明者らによって確認された。
【００１６】
したがって、上記構成では、配線間の間隔を「１．７μｍ」以上に設定することで、抵抗値のばらつきを好適に抑制することができるようになる。
また、請求項５記載の半導体装置では、前記薄膜抵抗素子を、前記配線の形成される領域上に形成し、且つ前記薄膜抵抗素子と前記配線とを、互いに平行且つ互いの投影が略重なるようにして形成した。
【００１７】
上記構成では、薄膜抵抗素子と配線とを互いに平行且つ互いの投影が略重なるようにして形成することで、配線の有無に起因して薄膜抵抗素子の底面に段差が生じることを好適に回避することができる。
【００１８】
また、請求項６記載の半導体装置では、層間絶縁膜として、前記薄膜抵抗素子の形成される領域の下方の領域一帯を覆うかたちで形成される無機スピンオングラス膜を備えるようにした。
【００１９】
上記構成では、無機スピンオングラス膜を用いている。この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成する場合、ビアホール内の汚染を抑制しつつも上下の層のコンタクトを取ることが可能である。このため、薄膜抵抗素子の形成される領域の下方の領域についても、この一帯を覆うようにして無機スピンオングラス膜を形成することができる。そしてこの場合、無機スピンオングラス膜の上面を回転塗布によって好適に平坦化することができ、ひいては、薄膜抵抗素子の抵抗値のばらつきを好適に抑制することができるようになる。
【００２０】
また、請求項７記載の半導体装置の製造方法では、前記層間絶縁膜として、無機スピンオングラス膜を回転塗布することでその上面を平坦化しつつ前記領域の上方に同無機スピンオングラス膜を形成する工程と、前記回転塗布により平坦化のなされた無機スピンオングラス膜上に前記薄膜抵抗素子及び前記層間絶縁膜を構成する絶縁膜のいずれかを成膜する工程とを備えるようにした。
【００２１】
上記製造方法では、無機スピンオングラス膜を用いている。この無機スピンオングラス膜は、メチル基を有しないため、有機スピンオングラス膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機スピンオングラス膜にビアホールを形成する場合、同ビアホール内の汚染を抑制しつつも上下の層のコンタクトを取ることが可能である。
【００２２】
このため、上記無機スピンオングラス膜を形成する工程では、薄膜抵抗素子の形成される領域の下方の領域一帯を覆うようにして形成することができる。そして、無機スピンオングラス膜の上面にエッチング等の処理を施すことなく、回転塗布によって平坦化のなされた無機スピンオングラス膜の上面に直接薄膜抵抗素子と層間絶縁膜を構成する絶縁膜とのいずれかを形成することができるようになる。
【００２３】
したがって、上記製造方法によれば、抵抗値のばらつきを好適に抑制することができるようになる。
【００２４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明にかかる半導体装置及びその製造方法の第１の実施形態を図面を参照しつつ説明する。
【００２５】
図１に、本実施形態にかかる半導体装置の断面構成を示す。
同図１に示されるように、バイポーラトランジスタＴｒ等の素子の形成される半導体基板１上には、シリコン酸化膜等の絶縁膜１０が形成されている。そして、この絶縁膜１０上には、配線１２が形成されている。この配線１２の上面及び側面は、上層との電気的なコンタクトを取る部分を除いてシリコン窒化膜１４で覆われている。このシリコン窒化膜１４は、配線１２を保護するための膜である。更に、シリコン窒化膜１４上には、無機スピンオングラス膜（無機ＳＯＧ膜）２０が形成されている。そして、この無機スピンオングラス膜２０の上面には、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜２１が形成されている。このＴＥＯＳ膜２１は、無機ＳＯＧ膜２０の吸湿性が大きいことなどのために、同無機ＳＯＧ２０の表面を覆うための保護膜である。
【００２６】
そして、このＴＥＯＳ膜２１の上面には、クロムシリコン（ＣｒＳｉ）からなる薄膜抵抗素子３０が形成されている。更に、この薄膜抵抗素子３０を覆うようにしてシリコン窒化膜等の絶縁膜４０が形成されている。そして、この絶縁膜４０には、ビアホール４１が設けられ、同ビアホール４１を介して薄膜抵抗素子３０と絶縁膜４０上の配線４２とのコンタクトが取られている。
【００２７】
上記薄膜抵抗素子３０は、バイポーラトランジスタを主として用いた半導体リニア回路の搭載される本実施形態における半導体装置において、同半導体リニア回路の微調整等を行うべく用いられるものである。本実施形態では、この薄膜抵抗素子３０をバイポーラトランジスタＴｒ等の素子や配線１２の形成される領域の上方に形成することで、当該半導体装置の面積の増大の抑制が図られている。
【００２８】
ここで、上記薄膜抵抗素子３０の形成される領域の直下における上記ＴＥＯＳ膜２１の上面の段差については、その極大点及び極小点間を結ぶ線と半導体基板１の面のなす鋭角（テーパ角）が「１０°」以下となるように設定されている。以下、これについて図２を用いて説明する。
【００２９】
図２（ａ）は、薄膜抵抗体の形成される領域の直下における層間絶縁膜の上面の段差についての上記テーパ角と薄膜抵抗素子の抵抗値のばらつきとの関係を示す実験データである。なお、図２（ａ）におけるプロット○は、ペア性ばらつきについての複数の測定値の平均を示しており、実際の計測値は、上記プロット○を貫く線分にて示す領域に渡っている。図２（ｂ）は、この実験に用いる互いに同一の形状にて形成される一対の薄膜抵抗素子Ｌ１及びＬ２を示している。また、図２（ｃ）は、図２（ｂ）のＡ−Ａ′断面である。
【００３０】
ここで、上記薄膜抵抗素子の抵抗値のばらつきは、同一の形状（線幅「１〜１０μｍ」、膜厚「１０〜５０ｎｍ」）に形成される薄膜抵抗素子Ｌ１及びＬ２の抵抗値のばらつき（ペア性ばらつき）として定義される。すなわち、薄膜抵抗素子Ｌ１、Ｌ２について計測される抵抗値をそれぞれ抵抗値Ｒ１、Ｒ２とするとき、ペア性ばらつきは、以下の式にて定義される。
【００３１】
（Ｒ１−Ｒ２）｛（Ｒ１＋Ｒ２）／２｝×１００
また、この実験で用いられる薄膜抵抗素子Ｌ１、Ｌ２は、スパッタリングによる成膜と、リソグラフィ技術によるパターニングとを有する同一の工程にて形成されたものである。そして、これら薄膜抵抗素子Ｌ１、Ｌ２は、図２（ｃ）に示されるように、配線５０の形成されている領域の上方に、層間絶縁膜５１を介して同配線５０と略直交するようにして形成されている。そして、これら薄膜抵抗素子Ｌ１、Ｌ２の上面は、層間絶縁膜５２で覆われている。また、薄膜抵抗素子Ｌ１やＬ２は、バリア層５３、５４、プラグ５５を介して層間絶縁膜５２上の配線５６と接続されている。
【００３２】
そして、上記テーパ角は、同図２（ｃ）に示すように、層間絶縁膜５１の上面の段差について、その極小点Ｐｍｉｎと極大点Ｐｍａｘとを結ぶ線Ｌｄと半導体基板と平行な面Ｓとのなす鋭角θとして定義されている。ここで、極大点Ｐｍａｘと極小点Ｐｍｉｎとは、いずれも層間絶縁膜５１の下方に形成される部材（ここでは、配線５０）に起因した段差の極大点及び極小点として定義されている。ちなみに、図２（ａ）に示す実験においては、テーパ角は、実験対象となるデバイスの断面写真から極大点及び極小点を取得することで求めたものを用いている。
【００３３】
上記図２（ａ）に示すように、上記テーパ角が「１０°」を超えたあたりから上記ペア性ばらつきが急激に増加することがわかる。このため、本実施形態では、先の図１に示したＴＥＯＳ膜２１の上面の段差について、そのテーパ角を「１０°」以下に設定する。
【００３４】
次に、こうした設定を実現するような薄膜抵抗素子の下方に形成される部材の敷設態様について考察する。
ここでは、図３（ａ）に示すように、ペア性ばらつきの測定対象となる薄膜抵抗素子Ｌ１、Ｌ２の下方に、同薄膜抵抗素子Ｌ１、Ｌ２に略直交するようにして、例えばアルミニウムからなる複数の金属膜６０を互いに平行に敷設する。そして、図３（ｂ）に図３（ａ）のＡ−Ａ断面として示すように、この金属膜６０をシリコン窒化膜６１にて覆う。更に、各金属膜６０間の段差を補償するようにして、これら金属膜６０間に有機ＳＯＧ膜６２を形成する。更に、これら有機ＳＯＧ膜６２及びシリコン窒化膜６１上方を、膜厚「２００〜４００ｎｍ」のＴＥＯＳ膜６３にて覆う。そしてＴＥＯＳ膜６３上に薄膜抵抗素子Ｌ１、Ｌ２を形成する。なお、薄膜抵抗素子Ｌ１、Ｌ２は、スパッタリングによる成膜と、リソグラフィ技術によるパターニングとを有する同一の工程にて形成されたものである。また、この薄膜抵抗素子Ｌ１、Ｌ２は、層間絶縁膜６５で覆われており、同薄膜抵抗素子Ｌ１、Ｌ２と層間絶縁膜６５上の電極６６とは、バリア層６７、６８、及びプラグ６９を介して互いに接続されている。
【００３５】
こうした条件下、上記金属膜６０の間隔（図３（ａ）中、「Ｗ」にて表記）を「０．８μｍ〜１０μｍ」の範囲で変更した際の上記ペア性ばらつきを図３（ｃ）に示す。同図３（ｃ）に示されるように、金属膜６０の間隔が広いほど、ペア性ばらつきは低減する。なお、図３（ｃ）におけるプロット○は、ペア性ばらつきについての複数の測定値の平均を示しており、実際の計測値は、上記プロット○を貫く線分にて示す領域に渡っている。
【００３６】
一方、図３（ｄ）に、上記金属膜６０の間隔を「０．８μｍ〜１０μｍ」の範囲で変更した際の上記ＴＥＯＳ膜６３上面のうち薄膜抵抗素子Ｌ１、Ｌ２の直下の領域の段差についてのテーパ角を示す。同図３（ｄ）に示すように、金属膜６０の間隔が広いほど、テーパ角は低減する。
【００３７】
以上から、金属膜６０の間隔の縮小に伴うペア性ばらつきの増大は、金属膜６０の間隔の縮小が上記ＴＥＯＳ膜６３上面のうち薄膜抵抗素子Ｌ１、Ｌ２の直下の領域の段差についてのテーパ角の増大を招くためであると結論できる。これは、金属膜６０の間隔が狭いと、金属膜６０上の各部材を形成する際のリソグラフィ工程やその後のエッチング工程におけるパターニング精度が、パターニングする対象が密なほど低下することに起因すると推定される。
【００３８】
したがって、ペア性ばらつきを低減させるべくテーパ角を低減させるためには、金属膜６０の間隔を拡大することが有効である。また、特に、図３（ｄ）から、金属膜６０の間隔を「１．７μｍ」以上とするとテーパ角を「１０°」以下とすることができることがわかる。
【００３９】
更に、本実施形態では、先の図１に示したように、上記配線１２と薄膜抵抗素子３０との間に形成される層間絶縁膜として、無機ＳＯＧ膜２０を備えている。
この無機ＳＯＧ膜２０は、メチル基を有しないため、有機ＳＯＧ膜と比較してビアホール内のプラグを汚染しにくい。したがって、この無機ＳＯＧ膜２０を用いた場合、これを開口することで先の図１に破線にて例示するような上下の層のコンタクトをとるビアホール２３形成したとしても、同ビアホール２３内のプラグの汚染を好適に回避することができる。
【００４０】
このため、先の図１に示したように、無機ＳＯＧ膜２０を、薄膜抵抗素子３０の形成される領域の下方の領域一帯を覆うようにして形成することができる。更に、薄膜抵抗素子３０の形成される領域の下方の領域において、無機ＳＯＧ膜２０の上面は、その最も低いところでもＴＥＯＳ膜２１の上面の段差の要因となる配線１２の上面よりも高くなるように形成することもできる。これにより、無機ＳＯＧ膜２０を用いることで、薄膜抵抗素子３０の形成される領域の直下におけるＴＥＯＳ膜２１の上面の平坦化を促進することができる。
【００４１】
これに対し、有機ＳＯＧ膜はメチル基を有するため、同有機ＳＯＧ膜がビアホールと接触するとビアホール内のプラグが汚染されるおそれがある。このため、素子や配線の段差を保証すべく有機ＳＯＧ膜を用いる場合、通常、先の図３（ｂ）に例示したようにビアホールに接触しないように素子や配線の側面に有機ＳＯＧ膜を形成するようにする。しかし、こうした態様にて有機ＳＯＧ膜を形成する際には、有機ＳＯＧ膜とビアホールとの接触を確実に回避すべく、オーバーエッチングがなされることとなり、このため、素子や配線の上面の平坦化は必ずしも十分なものとならない。
【００４２】
図４に、こうした無機ＳＯＧ膜と有機ＳＯＧ膜とを用いた場合について、薄膜抵抗素子の形成される領域の下方に形成される金属膜の間隔と、同薄膜抵抗素子の形成される領域の直下の層間絶縁膜のテーパ角との関係を示す。同図４に示すプロットである○及び△は、それぞれ無機ＳＯＧ膜及び有機ＳＯＧ膜を用いた場合について、ペア性ばらつきについての複数の測定値の平均を示している。そして、実際の計測値は、図４において上記プロットを貫く線分にて示す領域に渡っている。また、無機ＳＯＧ膜を用いた場合については先の図１に示した構成を用いるととともに、有機ＳＯＧ膜を用いた場合については先の図３（ｂ）に示した構成を用いた。
【００４３】
同図４に示されるように、無機ＳＯＧ膜を用いた場合の方が、薄膜抵抗素子の形成される領域の直下の層間絶縁膜のテーパ角を低減しやすいことがわかる。
ただし、同図４では、無機ＳＯＧ膜を用いた場合には金属膜の間隔によらずにいつでもテーパ角が「１０°」以下となっているが、これは、先の図１に示した設定がなされている場合についてのものである。すなわち、薄膜抵抗素子３０の形成される領域の下方の領域において、無機ＳＯＧ膜２０の上面が、その最も低いところでも配線１２の上面よりも高くなる設定がなされている場合についてのものである。したがって、膜厚が極端に薄い場合には、たとえ無機ＳＯＧ膜を用いたとしても必ずしもテーパ角が「１０°」以下とはならない。したがって、無機ＳＯＧ膜を用いた場合であれ、テーパ角を「１０°」以下に設定するためには、金属膜の間隔や金属膜の敷設方向を適宜考慮することが望ましい。
【００４４】
ここで、本実施形態にかかる半導体装置の製造手順について図５を用いて説明する。
この一連の工程においては、先ず図５（ａ）に示す工程において、上記絶縁膜１０上に例えばアルミニウムからなる配線１２を形成する。続く図５（ｂ）に示す工程においては、配線１２をシリコン窒化膜１４で覆う。更に、図５（ｃ）に示す工程において、上記無機ＳＯＧ膜２０の材料を回転塗布し、「１００〜２５０°」のベーク処理と「３００〜３５０°」のベーク処理とを段階的に行うことで、無機ＳＯＧ膜２０を形成する。
【００４５】
このように、無機ＳＯＧ膜２０を回転塗布することで、同無機ＳＯＧ膜２０の上面においては、配線１２の有する段差の影響は緩和される。
更に、図５（ｄ）に示す工程において、無機ＳＯＧ膜２０上にプラズマを用いた化学気相成長法（プラズマＣＶＤ法）により上記ＴＥＯＳ膜２１を形成する。そして、図５（ｅ）に示す工程において、スパッタリングにてクロムシリコン（ＣｒＳｉ）を成膜した後、リソグラフィ技術を用いてこれをパターニングすることで上記薄膜抵抗素子３０を形成する。
【００４６】
以上詳述した第１の実施形態によれば、以下の効果が得られるようになる。
（１）テーパ角を「１０°」以下に設定することで、抵抗値のばらつきを好適に抑制することができるようになる。
【００４７】
（２）層間絶縁膜として、無機ＳＯＧ膜２０を用いた。この無機ＳＯＧ膜２０により、薄膜抵抗素子３０の形成される領域の下方の領域一帯を覆うことが可能となり、薄膜抵抗素子３０の形成される領域の直下におけるＴＥＯＳ膜２１の段差を好適に抑制することができる。
【００４８】
（第２の実施形態）
次に、本発明にかかる第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００４９】
図６に、本実施形態にかかる半導体装置の構成を示す。なお、図６においては、先の図１に示した部材と同一の部材については、便宜上同一の符号を付した。
同図６に示されるように、本実施形態においては、無機ＳＯＧ膜２０の下層に形成される絶縁膜であるシリコン窒化膜１４や絶縁膜１０の上面は、薄膜抵抗素子３０の形成される領域よりも同領域に隣接する領域の方が高く設定されている。このため、無機ＳＯＧ膜２０を回転塗布する際、この無機ＳＯＧ膜２０は、薄膜抵抗素子３０の形成される領域の下方の領域へと流動するようになる。したがって、この無機ＳＯＧ膜２０を用いて薄膜抵抗素子３０の形成される領域の直下の領域の平坦化を促進することができる。
【００５０】
シリコン窒化膜１４の上面を上記態様にて設定すべく、本実施形態では、フィールド酸化膜２とポリシリコン膜３とを用いている。すなわち、半導体基板１上の素子を分離すべく、ＬＯＣＯＳ法にてフィールド酸化膜２を形成した後、このフィールド酸化膜２上にポリシリコン膜３を形成する。これにより、これらフィールド酸化膜２及びポリシリコン膜３上において、シリコン窒化膜１４や絶縁膜１０の上面を配線１２の上面よりも高くすることができる。そして、これにより、無機ＳＯＧ膜２０の上面を配線１２の上面よりも高くなるようにして形成することができる。
【００５１】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）及び（２）の効果に加えて、更に以下の効果が得られるようになる。
（３）無機ＳＯＧ膜２０の下層に形成される絶縁膜であるシリコン窒化膜１４や絶縁膜１０の上面を、薄膜抵抗素子３０の形成される領域よりも同領域に隣接する領域の方が高くなるようにした。これにより、この無機ＳＯＧ膜２０を用いて薄膜抵抗素子３０の形成される領域の直下の領域の平坦化を促進することができる。
【００５２】
（第３の実施形態）
次に、本発明にかかる第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。なお、本実施形態において、上記第１の実施形態と同一の部材については便宜上同一の符号を付した。
【００５３】
上記第１の実施形態では、薄膜抵抗素子３０と配線１２とを互いに略直交させて敷設した。これに対し、本実施形態では、図７に示すように、薄膜抵抗素子３０と配線１２とを、互いに平行且つ互いの投影が略重なるようにして形成する。具体的には、薄膜抵抗素子３０の投影が配線１２内に収まるように形成する。
【００５４】
これにより、薄膜抵抗素子３０の形成される領域の直下の領域において、配線１２の有無に起因してＴＥＯＳ膜２１に段差が生じることを好適に回避することができる。
【００５５】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）及び（２）の効果に加えて、更に以下の効果が得られるようになる。
（４）薄膜抵抗素子３０と配線１２とを、互いに平行且つ互いの投影が略重なるようにして形成することで、配線１２の有無に起因してＴＥＯＳ膜２１に段差が生じることを好適に回避することができる。
【００５６】
なお、上記各実施形態は、以下のように変更して実施してもよい。
・薄膜抵抗素子の材料としては、クロムシリコン（ＣｒＳｉ）に限らない。例えば、ＣｒＳｉＯＮ、ＳｎＯ２、ＣｒＳｉＮ、ＮｉＣｒ、Ｔａ、Ｃｒ、ＣｒＴｉ、Ｔｉ、ＴｉＡｌ、ＴｉＮ、Ｒｅ、β−ＦａＳｉ、単結晶シリコン、多結晶シリコン、Ｗｓｉ、Ｗ、ＴａＮ、Ｍｏ−Ｓｉ、ＴｉとＴｉＮとの積層膜、ＴｉとＷＮとの積層膜などでもよい。
【００５７】
・配線と薄膜抵抗素子との間に設けられる層間絶縁膜としては、上記各実施形態に例示したものに限らない。こうした層間絶縁膜としては、無機ＳＯＧ膜を備えて構成されることが望ましい。
【００５８】
・上記第１及び第２の実施形態では、薄膜抵抗素子の形成される領域の下方に層間絶縁膜を介して配線を備える構成としたが、配線の代わりに素子が形成されていてもよい。すなわち、例えば先の図１に示した構成において、薄膜抵抗素子３０の下方に配線１２を備えていなくてもバイポーラトランジスタＴｒ等の素子を備えているなら、こうした素子に起因した段差によって薄膜抵抗素子の抵抗値がばらつくおそれがある。このため、こうした場合であれ、上記第１及び第２の実施形態のような層間絶縁膜の設定は有効である。
【００５９】
・上記第２の実施形態において、無機ＳＯＧ膜は、必ずしも先の図６に例示したように薄膜抵抗素子３０の形成される領域の下方の領域のみに形成されるものに限らず、半導体基板１の全面に形成されていてもよい。
【００６０】
・上記第２の実施形態において、無機ＳＯＧ膜の下層の絶縁膜の上面を薄膜抵抗素子の形成される領域の下方の領域よりもこれに隣接する領域の方が高くするための手段としては、先の図６に例示したものに限らない。要は、上記下層の絶縁膜について、薄膜抵抗素子の形成される領域よりもこれに隣接する領域の方が高くなるように、同隣接する領域に適宜の段差調整手段を備えればよい。
【００６１】
・無機ＳＯＧ膜を用いなくても、例えば上記第３の実施形態に例示した構成や、先の図４に示したように金属膜の間隔を十分に離間させることで、薄膜抵抗素子の形成される領域の直下における層間絶縁膜の上面の段差をテーパ角を「１０°」以下とすることはできる。
【００６２】
・上記第１及び第２の実施形態において、配線１２と薄膜抵抗素子３０とを互いに略直交させて配置したが、これに限らない。
・上記各実施形態では、バイポーラトランジスタを主として用いた回路である半導体リニア回路を備える半導体装置に本発明を適用したがこれに限らず、例えばＣＭＯＳ回路を搭載した半導体装置であってもよい。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施形態の断面構成を示す断面図。
【図２】薄膜抵抗素子のペア性ばらつきと同素子下の絶縁膜の段差との関係を示す図。
【図３】薄膜抵抗素子の下方に形成される金属膜の間隔に対する同素子のペア性ばらつき及び素子下の絶縁膜の段差の関係を示す図。
【図４】層間絶縁膜として無機ＳＯＧ膜及び有機ＳＯＧ膜を用いた場合の半導体装置の特性を比較する図。
【図５】上記実施形態の製造工程を示す断面図。
【図６】本発明にかかる半導体装置の第２の実施形態の断面構成を示す断面図。
【図７】本発明にかかる半導体装置の第３の実施形態の断面構成を示す平面図。
【図８】従来の半導体装置の断面構成を示す断面図。
【図９】従来の半導体装置の断面構成を示す断面図。
【符号の説明】
１…半導体基板、２…フィールド酸化膜、３…ポリシリコン膜、１０…絶縁膜、１２…配線、１４…シリコン窒化膜、２０…無機ＳＯＧ膜、２１…ＴＥＯＳ膜、２３…ビアホール、３０…薄膜抵抗素子、４０…絶縁膜、４１…ビアホール、４２、５０…配線、５１、５２…層間絶縁膜、５３、５４…バリア層、５５…プラグ、５６…配線、６０…金属膜、６１…シリコン窒化膜、６２…有機ＳＯＧ膜、６３…ＴＥＯＳ膜、６５…層間絶縁膜、６６…電極、６７、６８…バリア層、６９…プラグ。
Claims (7)
- 半導体基板上の素子及び配線の少なくとも一方の形成される領域の上方に層間絶縁膜を介して薄膜抵抗素子を備える半導体装置にあって、
前記薄膜抵抗素子の形成される領域の直下における前記層間絶縁膜の上面の段差の極大点及び極小点間を結ぶ線と、前記半導体基板の面とのなす鋭角が「１０°」以下に設定される
ことを特徴とする半導体装置。 - 前記層間絶縁膜として、前記薄膜抵抗素子の形成される領域の下方の領域一帯を覆うようにして形成される無機スピンオングラス膜を備える
請求項１記載の半導体装置。 - 請求項１記載の半導体装置において、
前記層間絶縁膜は、無機スピンオングラス膜と該無機スピンオングラス膜の下層の絶縁膜とを備えており、且つ同下層の絶縁膜の上面は、前記薄膜抵抗素子の形成される領域よりも該領域に隣接する領域の方が高く設定されてなる
ことを特徴とする半導体装置。 - 前記薄膜抵抗素子は、前記配線の形成される領域上に形成されるものであって、且つ該配線間の間隔が「１．７μｍ」以上に設定されてなる
請求項１〜３のいずれかに記載の半導体装置。 - 前記薄膜抵抗素子は、前記配線の形成される領域上に形成されるものであって、且つ前記薄膜抵抗素子と前記配線とは、互いに平行且つ互いの投影が略重なるようにして形成されてなる
請求項１〜３記載の半導体装置。 - 素子及び配線の少なくとも一方の形成される領域の上方に層間絶縁膜を介して薄膜抵抗素子を備える半導体装置にあって、
前記層間絶縁膜として、前記薄膜抵抗素子の形成される領域の下方の領域一帯を覆うかたちで形成される無機スピンオングラス膜を備える
ことを特徴とする半導体装置。 - 素子及び配線の少なくとも一方の形成される領域の上方に層間絶縁膜を介して薄膜抵抗素子を備える半導体装置を製造する方法において、
前記層間絶縁膜として、無機スピンオングラス膜を回転塗布することでその上面を平坦化しつつ前記領域の上方に同無機スピンオングラス膜を形成する工程と、
前記回転塗布により平坦化のなされた無機スピンオングラス膜上に前記薄膜抵抗素子及び前記層間絶縁膜を構成する絶縁膜のいずれかを成膜する工程とを備える
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097248A JP2004304068A (ja) | 2003-03-31 | 2003-03-31 | 半導体装置及びその製造方法 |
| US10/797,081 US7298020B2 (en) | 2003-03-31 | 2004-03-11 | Semiconductor device and method of manufacturing the same |
| DE102004015282A DE102004015282A1 (de) | 2003-03-31 | 2004-03-29 | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097248A JP2004304068A (ja) | 2003-03-31 | 2003-03-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004304068A true JP2004304068A (ja) | 2004-10-28 |
Family
ID=32985514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003097248A Pending JP2004304068A (ja) | 2003-03-31 | 2003-03-31 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7298020B2 (ja) |
| JP (1) | JP2004304068A (ja) |
| DE (1) | DE102004015282A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010507241A (ja) * | 2006-10-20 | 2010-03-04 | アナログ・デバイシズ・インコーポレーテッド | 封入された金属抵抗器 |
| US7855434B2 (en) | 2007-03-29 | 2010-12-21 | Ricoh Company, Ltd. | Semiconductor device capable of decreasing variations in size of metal resistance element |
| CN102142426A (zh) * | 2010-01-28 | 2011-08-03 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| JP2013105911A (ja) * | 2011-11-14 | 2013-05-30 | Denso Corp | 半導体装置 |
| JP2013222717A (ja) * | 2012-04-12 | 2013-10-28 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7956672B2 (en) * | 2004-03-30 | 2011-06-07 | Ricoh Company, Ltd. | Reference voltage generating circuit |
| US7211494B2 (en) * | 2004-12-28 | 2007-05-01 | Medtronic, Inc. | Semiconductor structures utilizing thin film resistors and tungsten plug connectors and methods for making the same |
| JP2009231445A (ja) * | 2008-03-21 | 2009-10-08 | Toshiba Corp | 半導体記憶装置 |
| JP5824330B2 (ja) * | 2011-11-07 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| ITMI20130060A1 (it) * | 2013-01-17 | 2014-07-18 | St Microelectronics Srl | Dispositivo a semiconduttore a struttura impilata. |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131546A (ja) * | 1986-11-20 | 1988-06-03 | Fuji Xerox Co Ltd | 半導体装置 |
| JPH02161793A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 多層配線基板 |
| JPH02219259A (ja) * | 1989-02-20 | 1990-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH04269853A (ja) * | 1990-12-19 | 1992-09-25 | Samsung Electron Co Ltd | 半導体装置のリフロー方法 |
| JPH04343261A (ja) * | 1991-05-21 | 1992-11-30 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPH07122635A (ja) * | 1993-10-21 | 1995-05-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH08143818A (ja) * | 1994-11-25 | 1996-06-04 | Showa Denko Kk | 半導体絶縁膜用及び平坦化膜用組成物並びにその膜の形成方法 |
| JPH09199589A (ja) * | 1996-01-18 | 1997-07-31 | Sony Corp | 配線形成方法 |
| JPH10229083A (ja) * | 1997-02-14 | 1998-08-25 | Sony Corp | 金属配線および／または金属プラグの形成方法 |
| JPH11145288A (ja) * | 1997-09-08 | 1999-05-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000235973A (ja) * | 1999-02-17 | 2000-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3231645B2 (ja) * | 1997-01-16 | 2001-11-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6441447B1 (en) * | 1998-02-12 | 2002-08-27 | Intersil Corporation | Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same |
| JP4232292B2 (ja) | 1999-10-18 | 2009-03-04 | 株式会社デンソー | 半導体装置の製造方法 |
| US20010053559A1 (en) * | 2000-01-25 | 2001-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
| JP2002368100A (ja) | 2001-06-04 | 2002-12-20 | Denso Corp | 半導体装置 |
-
2003
- 2003-03-31 JP JP2003097248A patent/JP2004304068A/ja active Pending
-
2004
- 2004-03-11 US US10/797,081 patent/US7298020B2/en not_active Expired - Fee Related
- 2004-03-29 DE DE102004015282A patent/DE102004015282A1/de not_active Ceased
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131546A (ja) * | 1986-11-20 | 1988-06-03 | Fuji Xerox Co Ltd | 半導体装置 |
| JPH02161793A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 多層配線基板 |
| JPH02219259A (ja) * | 1989-02-20 | 1990-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH04269853A (ja) * | 1990-12-19 | 1992-09-25 | Samsung Electron Co Ltd | 半導体装置のリフロー方法 |
| JPH04343261A (ja) * | 1991-05-21 | 1992-11-30 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPH07122635A (ja) * | 1993-10-21 | 1995-05-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH08143818A (ja) * | 1994-11-25 | 1996-06-04 | Showa Denko Kk | 半導体絶縁膜用及び平坦化膜用組成物並びにその膜の形成方法 |
| JPH09199589A (ja) * | 1996-01-18 | 1997-07-31 | Sony Corp | 配線形成方法 |
| JPH10229083A (ja) * | 1997-02-14 | 1998-08-25 | Sony Corp | 金属配線および／または金属プラグの形成方法 |
| JPH11145288A (ja) * | 1997-09-08 | 1999-05-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000235973A (ja) * | 1999-02-17 | 2000-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010507241A (ja) * | 2006-10-20 | 2010-03-04 | アナログ・デバイシズ・インコーポレーテッド | 封入された金属抵抗器 |
| US7855434B2 (en) | 2007-03-29 | 2010-12-21 | Ricoh Company, Ltd. | Semiconductor device capable of decreasing variations in size of metal resistance element |
| CN102142426A (zh) * | 2010-01-28 | 2011-08-03 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| JP2011155192A (ja) * | 2010-01-28 | 2011-08-11 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8659122B2 (en) | 2010-01-28 | 2014-02-25 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2013105911A (ja) * | 2011-11-14 | 2013-05-30 | Denso Corp | 半導体装置 |
| JP2013222717A (ja) * | 2012-04-12 | 2013-10-28 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7298020B2 (en) | 2007-11-20 |
| US20040188770A1 (en) | 2004-09-30 |
| DE102004015282A1 (de) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202259277U (zh) | 集成电路 | |
| US20150187632A1 (en) | Metal thin film resistor and process | |
| KR20060020617A (ko) | Ｏ ｔｃｒ을 지닌 박막 레지스터의 제조 방법 | |
| US8531003B2 (en) | Semiconductor device and manufacturing method of the same | |
| TW200849479A (en) | Semiconductor device and method of manufacturing the same | |
| US20130093056A1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
| JP2004304068A (ja) | 半導体装置及びその製造方法 | |
| US8748988B2 (en) | Semiconductor device having resistor formed of a polycrystalline silicon film | |
| US11508500B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using TFR cap layer(s) as an etch stop and/or hardmask | |
| KR100817958B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20080093706A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20010046771A1 (en) | Thin film resistor having improved temperature independence and a method of engineering the TCR of the thin film resistor | |
| US11990257B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using wet etching of a dielectric cap | |
| JPH06318673A (ja) | 半導体装置およびその製造方法 | |
| JP2006222410A (ja) | 半導体装置及びその製造方法 | |
| JP2005303051A (ja) | 半導体装置及びその製造方法 | |
| TWI822337B (zh) | 半導體結構及其製造方法 | |
| JP4610247B2 (ja) | 半導体装置及びその製造方法 | |
| KR101261743B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20230361159A1 (en) | Thin-film resistor (tfr) module including a tfr element formed in a metal cup structure | |
| JP2010278479A (ja) | 半導体装置の製造方法 | |
| JP4497975B2 (ja) | 半導体装置 | |
| US20240088201A1 (en) | Integrated resistor | |
| US20210273037A1 (en) | Thin film resistor (tfr) formed in an integrated circuit device using an oxide cap layer as a tfr etch hardmask | |
| JP4776234B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090819 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090911 |