JPH0410424A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、一つの半導体基板に少なくともＭＩＳ型素子
を集積化した半導体集積回路に関し、特にその多層配線
技術に関するものである。

（口〉従来の技術 半導体集積回路には、一つの半導体基板にバイポーラト
ランジスタ、ＰチャンネルＭＩ　５ＦＥＴ、Ｎチャンネ
ルＭＩＳＦＥＴの夫々を設けたものがある（例えば、特
開平１−２４５５５３号公報）。

このような半導体集積回路の断面図を第３１３０に示す
。同図において、（１）はＰ型半導体基板、（２）は基
板（１）全面に積層して形成したＮ型エピタキシャル層
、（３）は基板（１）表面に形成したＮ１型埋め込み層
、（４）は基板（１）表面に形成したＰ＋型埋め込み層
、（５）はＰ＋型分離領域、及び（６）はフィールド酸
化膜、（７）はＮＰＮトランジスタ（８）のＰ型ベース
領域、（９）は同じ＜ＮＰＮ　トランジスタ（８）のＮ
＋型エミッタ領域、（１０）はＮ＋型フレクタコンタク
ト領域、（１１）はＮチャンネル型ＭＯＳトランジスタ
（１２）のＰ型ウェル領域、（１３）はＮチャンネル型
ＭＯＳトランジスタ（１２）のＮ型ソース・ドレイン領
域、（１４）はゲート電極である。尚、Ｐチャンネル型
ＭＯ３）ランジスタは記載していない。（１５）は各素
子の不純物拡散領域にオーミンクコンタクトする第１配
線層、（１６）は層間絶縁膜、（１７）は第２配線層で
ある。

ＭＯ３型トランジスタを含む半導体集積回路の場合、Ｍ
ＯＳ部のフンタミブロッキング性等の点でパッシベーシ
ョンがシビアになる。その為、従来の層間絶縁膜（１６
）はＰＳＧ等の酸化膜が利用され、最後にＳｉＮ膜でパ
ッシベーションを行なっていた。また、ＰＳＧ等では段
差の平坦化が困難であるので、無機系絶縁膜（ＳＯＧ）
（ｔｇ）による平坦化が行なわれていた。

（ハ）発明が解決しようとする課題 しかしながら、Ｓ　ＯＧ　（５ｐｉｎ　Ｏｎ　Ｇｌａｓ
ｓ　）　（１８）による平坦化には限度があり、そのた
め工程の複雑化や信頼性の低下を招く欠点があった。

そこで本願発明者は、層間絶縁膜（１６）として平坦性
に優れ、バイポーラ型ＩＣでの実績が高いポリイミド樹
脂系絶縁膜を用いることを思案した。

ところが、ポリイミド樹脂だけではＭＯＳ部のコンタミ
ブロッキング性に乏しく装置全体の信頼性を損なう欠点
があった。さらに、微細加工に適するポジ型レジストが
ポリイミド系樹脂との選択性の乏しく、これがスルーホ
ールの微細加工を困難にする欠点があった。

（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑み成きれたもので、眉間絶
縁膜（３７〉をシリコン窒化膜（３９）とポリイミド系
絶縁膜（４０）との積層構造とすることによりＭＯ３素
子に十分なパッシベーション効果を与えると共に、 前記積層層間絶縁膜（３７）にスルーホール（４１）を
開口するに際し、シリコン窒化膜（３９）上に第１のレ
ジストパターン（４３〉を形成する工程と、第１のレジ
ストパターン（４３）をマスクとしてシリコン窒化膜（
３９）を除去する工程と、第１のレジストパターン（４
３）を除去してポリイミド系絶縁膜（４０）を形成する
工程と、ポリイミド系絶縁膜（４０）上に第２のレジス
トパターン（４５）を形成する工程と、第２のレジスト
パターン（４５）をマスクとしてポリイミド系絶縁膜（
４０）を除去する工程とを具備することにより、上記積
層層間絶縁膜（３７）に微細化スルーホール（４１）を
形成できる半導体集積回路の製造方法を提供するもので
ある。

（ホ）作用 本発明によれば、先ずシリコン窒化膜（３９）だけを開
口するので、ポリイミド系絶縁膜（４０）の制限を受け
ずに微細化したスルーホール（４１）の接続部分を形成
できる。その後、ポリイミド系絶縁膜（４０）の形成と
２回目のホトエツチングを行ない、前記シリコン窒化膜
（３９）の開口部よりは大きな開口を形成するが、スル
ーホール（４１）全体としテミレばシリコン窒化膜（３
９）が１回目ホトエツチングにより微細加工されている
ので、微細化されたスルーホール（４１）とすることが
できる。

また、シリコン窒化膜（３９）が微細化スルーホールを
形成するので、ポリイミド系絶縁膜（４０）の開口は大
きくても高集積化を妨げない。

（へ）実施例 以下に本発明の一実施例を図面を参照して詳細に説明す
る。その製造方法を説明するに先立ち、先ず積層構造の
層間絶縁膜を有する半導体集積回路を第２図を用いて説
明する。同図において、（２１）はＰ型シリコン半導体
基板、（２２）は基板（２１）全面にエピタキシャル成
長して形成したＮ−型エピタキシャル層、（２３）はエ
ピタキシヤルＪｉ（２２）を貫通し素子間分離を行なう
Ｐ＋型分離領域、（２４）は分離領域（２３）によって
島状に形成された島領域、（２５）は選択酸化法によっ
て得られたＬＯＧＯ８酸化膜である。（２６）はＮＰＮ
　トランジスタ（２７）のＰ型ベース領域、（２８）は
ＮＰＮｈランジスタ（２７）のＮ１型エミッタ領域、（
２９）はＮＰＮ　トランジスタ（２７）のＮ＋型フレク
タコンタクト領域、（３０）はＮＰ　Ｎ　）−ランジス
タ（２７）の底部に埋め込まれたＮ＋型の埋め込み層で
ある。（３１）はＮｃｈ−ＭＯＳＦＥＴ　（３２）のゲ
ート電極、（３３）はＮｃｈ−ＭＯＳＦＥＴ（３２）の
Ｎ＋型ソース・ドレイン電極、（３４）はＮｃｈ−ＭＯ
ＳＦＥＴ（３２）のＰ型ウェル領域、（３５）はＮａｈ
　−Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ（３２）の底部に埋め込まれ
たＰ＋型の埋め込み層である。尚、図示しないがＰｃｈ
−ＭＯＳＦＥＴはＮ−型エピタキシャル層（２２）の表
面にゲート電極とＰ型ソース・ドレインを設けて形成さ
れる。ゲート電極（３１）は不純物をドープしたポリシ
リコン層から成り、このポリシリコン層はゲート電極（
３１）として用いられる他、ゲート電極（３１）の相互
接続や抵抗素子としても用いられるものである。

エピタキシャル層（２２）表面に形成きれた個々の素子
は、電極配線によって相互接続され所定の回路機能を構
成する。その電極配線は、先ず各素子の不純物拡散領域
とコンタクトホールを介してオーミンクコンタクトし酸
化膜上を延在する第１配線層（３６）と、第１配線層（
３６）とは層間絶縁膜（３７）によって層間絶縁される
第２配線層（３８）とで形成される。電極材料にはＡｐ
又はＡｊ２−５ｉが用いられる。層間絶縁膜（３７〉は
、第１配線層（３６）やゲート電極（３１）を覆うよう
にプラズマＣＶＤ法によって形成した膜厚数千人のシリ
コン窒化膜（３９）と、シリコン窒化膜（３９）の上に
スピンオン塗布法によって形成した膜厚１，０〜２．０
μのポリイミド系絶縁膜（４０）との２層構成から成る
。第２配線層（３８）はポリイミド系絶縁膜（４０）の
上を延在し、第１配線層（３６）と第２配線層（３８）
とは、層間絶縁膜（３７）に開けられたスルーポール（
４１）を介して層間接続される。スルーホール（４１）
は、ポリイミド系絶縁膜（４０）において側面がテーパ
形状を成して第２配線層（３８）の断線防止とし、シリ
コン窒化膜（３９）においては垂直形成を成して微細コ
ンタクトとする。そして、最終パッシベーション被膜（
４２）には層間絶縁に用いたポリイミド系絶縁膜（４０
）と同系列のポリイミド樹脂をスピンオン塗布して形成
する。

上記積層した層間絶縁膜（３７）の構成によれば、第１
配線層（３６）やゲート電極（３１）の全面を覆うよう
にシリコン窒化膜（３９）が形成されるので、ＭＯ８素
子のフンタミブロッキング等、素子に対して十分なパッ
シベーション効果を与えることができる。一方、シリコ
ン窒化膜（３９）の上はポリイミド系絶縁膜（４０〉が
スピンオン塗布されて第１配線層（３６）やゲート電極
（３１）が発生する段差を平坦化するので、信頼性の高
い多層配線構造とすることができる。

シリコン窒化膜（３９）の上にポリイミド系絶縁膜（４
０）を形成したのには様々な理由がある。先ず本願と逆
にポリイミド系絶縁膜（４０〉の上にシリコン窒化膜（
３９）を形成した場合は、ポリイミド樹脂によるプラズ
マＣＶＤ装置の汚染の問題が生じる。

ＭＯ５型半導体装置では特に良質な膜質が要求されるか
ら、前記製造装置の汚染は当然歩留り低下の要因となる
。さらに、ポリイミド樹脂の全面をシリコン窒化膜（３
９）で覆うと、ポリイミド樹脂が発生するガスの逃げ場
所が無くなってシリコン窒化膜（３９）や第２配線層（
３８）の所謂「ふくれ、が発生し、配線不良となる問題
が生じる。また、第１配線層（３６）の下に形成した場
合は、信頼性の低下を招く。つまり、本願構成の積層構
造とすることが、他の問題を全て解決する手段となるの
である。従って、配線層が３層、４層と増大した場合に
は、２層目と３層目の層間絶縁膜及び３Ｎ１目と４層目
の層間絶縁膜はポリイミド系絶縁膜（４０）のみの単層
構造で行なう。

第１図Ａ乃至第１図Ｆはこのような層間絶縁膜（３７）
にスルーホールを形成できる本願の製造方法を示す断面
図である。

先ず第１図Ａに示す通り、各素子を形成する不純物拡散
領域とゲート電極（３１）の形成が終了したエピタキシ
ャル層（２２）表面の酸化膜を開口してコンタクトホー
ルを形成し、八〇又はＡｊ２−５ｉの蒸着又はスパッタ
による堆積とバターニングにより、各不純物拡散領域に
オーミックコンタクトする第１配線Ｊｌ（３６）を形成
する。そして基板（２１）全面にプラズマＣＶＤ法によ
る膜厚数千人のシリコン窒化膜（３９）を堆積する。シ
リコン窒化膜（３９）自体に平坦化能力のは無いので、
シリコン窒化膜（３９）の表面は第１配線層（３６）や
ゲート電極（３１）の段差がそのまま反映されることに
なる。

次いで第１図Ｂに示す通り、シリコン窒化膜（３９）の
上にポジ型レジストを形成し、これを露光・現像するこ
とで第１のレジストパターン（４３）ヲ形成し、フッ素
系（ＣＨＦ、等）のＲＩＥ（リアクティブ・イオン・エ
ツチング）によってシリコン窒化膜（３９）を異方エツ
チングする。ポジ型レジストはネガ型に比べ微細パター
ンが形成でき、異方エツチングは側壁が垂直となるので
、シリコン窒化膜（３９）の開口部（４４）は微細パタ
ーンとすることができる。

次いで第１図Ｃに示す通り、第１のレジストパターン（
４３）を除去してポリイミド樹脂をスピンオン塗布し、
ポリイミド系絶縁膜（４０）を形成する。

膜厚は１．０〜２．０μとし、塗布後は数百℃、数十分
のハードベークを行なう。

次いで第１図りに示す通り、ポリイミド系絶縁膜（４０
）の上に今度はネガ型レジストを形成し、これを露光・
現像することで第２のレジストパターン（４５）を形成
し、第２のレジストパターン（４５）をマスクとしてヒ
ドラジン溶液によるウェットエツチングでポリイミド系
絶縁膜（４０）をバターニングする。ネガ型レジストは
前記ヒドラジン溶液に対して耐性を示すので、ポリイミ
ド系絶縁膜（４０）のバターニングマスクとなり得る。

ポジ型レジストでは前記ヒドラジン溶液に溶解してしま
うので、ポジ型レジストを用いることはプロセス的に別
の工夫が必要となる。また、ネガ型レジストはポジ型に
比べて微細加工が出来ないので、その開口は前の工程で
形成したシリコン窒化膜（３９）のものより大きい。第
２のレジストパターン（４５）の開口は第１のレジスト
パターン（４３）の開口と同−軌軸上に形成するだけで
ある０本実施例では、第１のレジストパターン（４３）
の開口に対し、第２のレジストパターン（４５）の開口
は１辺が倍の大きさの正方形で形成した。その結果スル
ーホール（４１）の形状は、ポリイミド系絶縁膜（４０
）で前記ウェットエツチングによりテーバ形状を成し、
シリコン窒化膜（３９）で異方エツチングによる垂直形
状を成し、その底部に１回目ホトエツチングによる微細
加工さレタシリコン窒化膜（３９）の開口がシリコン窒
化膜（３９〉表面の一部を露出するように形成されるこ
とになる。

尚、ポリイミド系絶縁膜（４０）の開口をシリコン窒化
膜（３９）のものより大きくした結果、２枚のマスクず
れによる他の配線との層間短絡の危惧が生じる。その為
本願は、シリコン窒化膜（３９）の膜厚をその絶縁耐圧
だけで眉間耐圧を満足する厚みとした。このようにして
おけば、近接する他の配線上を覆うポリイミド系絶縁膜
（４０）が全て除去された状態で第２配線層（３８）が
延在しても層間短絡による不良発生は無い。従ってポリ
イミド系絶縁膜（４０）は、絶縁膜としてでは無く単純
に平坦化としての機能を持つことになる。

次いで第１図Ｅに示す通り、第２のレジストパターン（
４５）を除去した後ポリイミド系絶縁膜（４０〉の表面
に周知の蒸着、又はスパッタ手法によって再度Ａｆｆｉ
又はｋｌ−５ｉを堆積し、これをバターニングすること
により第２配線層（２８〉を形成する。第１配線層（３
６）と第２配線Ｍ　（３Ｂ＞とは、微細加工されたシリ
コン窒化膜（３９）の開口を介してコンタクトすること
になる。従って第１配線層（３８）のスルーホールパッ
ドは、ポリイミド系絶縁膜（４０）が大きく開口されて
いても実質的にシリコン窒化膜（３９）の開口に合わせ
て形成すれば良く、配線の高集積化が可能である。

そして第一１図Ｆに示す通り、ポリイミド系樹脂をスピ
ンオン塗布して最終パッシベーション被膜（４２）とし
た。

このように本願発明の製造方法によれば、シリコン窒化
膜（３９〉だけを先に微細加工を処すので、ポリイミド
を使用した積層構造の層間絶縁膜（３７〉に微細なスル
ーホール（４１〉を形成することができる。

クト）発明の効果 以上に説明した通り、積層構造の層間絶縁膜（３７〉は
、Ｍ２Ｓ部のフンタミブロツキング等パッシベーション
効果を維持しつつ、層間絶縁にポリイミド系絶縁膜（４
０）を利用できる利点を有する。そのため、極めて平坦
な表面を得ることができ、これが信頼性の高い多層配線
構造を提供できる利点を有する他、ポリイミド系絶縁膜
（４０）による平坦化は他のＳＯＧやＰＳＧリフロー等
の平坦化手段よりプロセスが簡単であり、工程の単純化
及びローコスト化が図れる利点を有する。

モして本発明の製造方法によれば、シリコン窒化膜（３
９）だけを先に微細加工しておくので、ポリイミド樹脂
を使用した層間絶縁膜（３７）に微細な接続開口部を有
するスルーホール（４１）を形成できる利点を有する。

そのため、第１配線層（３６）のスルーホールバッド等
をより微細化し配線密度を向上できる利点を有する。さ
らにシリコン窒化膜（３９〉だけで層間耐圧を満足でき
るようにしておくことにより、第１のレジストパターン
（４３）と第２のレジストパターン（４５）のマスクず
れによる層間短絡の危惧を解消できる利点を有する。そ
して更に、ポリイミド系絶縁膜（４０）は大きな開口面
積を有し且つ側壁がテーバ形状に加工されるので、第２
配線層（３８）の断線、段切れ等の危惧も解消できる利
点を有する。

【図面の簡単な説明】

第１図Ａ〜第１図Ｆ及び第２図は本発明を説明する為の
断面図、第３図は従来例を説明する為の断面図である。 ２ン

Claims (6)

【特許請求の範囲】
1. （１）同一半導体基板上に少なくともＭＩＳ型素子を集
   積化し、これらを多層配線構造により相互接続した半導
   体集積回路の製造方法において、各素子の不純物拡散領
   域にコンタクトする第１配線層を形成する工程、 前記第１配線層を覆うようにシリコン窒化膜を形成する
   工程、 前記シリコン窒化膜上に第１のレジストパターンを形成
   し、前記シリコン窒化膜を異方性エッチングする工程、 前記第１のレジストパターンを除去し、前記シリコン窒
   化膜上にポリイミド系絶縁膜を形成する工程、 前記ポリイミド系絶縁膜の上に第２のレジストパターン
   を形成し、前記ポリイミド系絶縁膜を等方エッチングす
   る工程、 前記レジストパターンを除去し、電極材料の堆積とホト
   エッチングによって前記ポリイミド系絶縁膜上を延在し
   前記ポリイミド系絶縁膜と前記シリコン窒化膜の開口を
   介して前記第１配線層と接続する第２配線層を形成する
   工程とを具備することを特徴とする半導体集積回路の製
   造方法。
2. （２）前記半導体集積回路はバイポーラ型素子とＭＩＳ
   型素子を共存したものであることを特徴とする請求項第
   １項に記載の半導体集積回路の製造方法。
3. （３）前記第１のレジストパターンがポジ型レジストで
   あり、前記第２のレジストパターンがネガ型レジストで
   あることを特徴とする請求項第１項に記載の半導体集積
   回路の製造方法。
4. （４）前記シリコン窒化膜の膜厚が前記第１配線層と前
   記第２配線層との層間絶縁耐圧を満足する厚みであるこ
   とを特徴する請求項第１項に記載の半導体集積回路の製
   造方法。
5. （５）前記シリコン窒化膜のエッチングはドライエッチ
   ングであることを特徴とする請求項第１項に記載の半導
   体集積回路の製造方法。
6. （６）前記ポリイミド系絶縁膜のエッチングはヒドラジ
   ン液によるウェットエッチングであることを特徴とする
   請求項第１項に記載の半導体集積回路の製造方法。