JPS6194356A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6194356A JPS6194356A JP59216657A JP21665784A JPS6194356A JP S6194356 A JPS6194356 A JP S6194356A JP 59216657 A JP59216657 A JP 59216657A JP 21665784 A JP21665784 A JP 21665784A JP S6194356 A JPS6194356 A JP S6194356A
- Authority
- JP
- Japan
- Prior art keywords
- film
- channel
- insulating film
- mask
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関る。
従来例の構成とその問題点
半導体装置が高密度化されるにつれて種々の微細パター
ンを形成するのが困難になるが、狭い不純物拡散領域に
コンタクト窓を開口するのも難かしい工程の一つである
。
ンを形成するのが困難になるが、狭い不純物拡散領域に
コンタクト窓を開口するのも難かしい工程の一つである
。
たとえば０ＭＯ８Ｌ Ｓ Ｉの製造工程を第１図ととも
に説明し、問題点について詳しく説明する。まず、Ｎ形
のウェルが形成されたｐ形半導体基板１の表面罠形成し
た薄いＳｌＯ膜２上２上 ｉｓ Ｎ ４膜３を形成し、
写真蝕刻法を用いて能動領域上に形成したホトレジスト
膜４をマスクにして８１３Ｎ ４膜３をエツチングしく
第１図ａ）、再度ホトレジスト膜４０を形成した後、Ｂ
イオンを注入してｐ形のチャンネルストッパ５を形成す
る（第１図ｂ）。
に説明し、問題点について詳しく説明する。まず、Ｎ形
のウェルが形成されたｐ形半導体基板１の表面罠形成し
た薄いＳｌＯ膜２上２上 ｉｓ Ｎ ４膜３を形成し、
写真蝕刻法を用いて能動領域上に形成したホトレジスト
膜４をマスクにして８１３Ｎ ４膜３をエツチングしく
第１図ａ）、再度ホトレジスト膜４０を形成した後、Ｂ
イオンを注入してｐ形のチャンネルストッパ５を形成す
る（第１図ｂ）。
つぎにホトレジスト膜４，４０を除去して選択熱酸化に
よりフィールド５ｉ０２膜６を形成した後。
よりフィールド５ｉ０２膜６を形成した後。
能動領域にゲート酸化膜を形成してからその上に形成し
たゲート電極７をマスクにＡｓ イオン、Ｂイオンを
注入してｎチャンネル、ｐチャンネルのｎ形、ｐ形のソ
ース、ドレイン８，８０を形成する（第１図Ｃ）。さら
に、層間絶縁膜としてＰＳＧ膜９を形成し、熱処理を施
した後、コンタクト窓１０を開口してからＡ２電極配線
１１を形成する（第１図ｄ）。
たゲート電極７をマスクにＡｓ イオン、Ｂイオンを
注入してｎチャンネル、ｐチャンネルのｎ形、ｐ形のソ
ース、ドレイン８，８０を形成する（第１図Ｃ）。さら
に、層間絶縁膜としてＰＳＧ膜９を形成し、熱処理を施
した後、コンタクト窓１０を開口してからＡ２電極配線
１１を形成する（第１図ｄ）。
このような従来の製造方法においてコンタクト窓１０を
開口する際に所定の位置からコンタクト窓１ｏがずれた
りあるいはＰＳＧＳｅＯ２方向エツチングが過ぎてコン
タクト窓１ｏの寸法が大きくなると、ｎチャンネル領域
においてその後に形成したＡ２電極配線１１がチャンネ
ルストッパ５を介して半導体基板１と短絡してしまう。
開口する際に所定の位置からコンタクト窓１ｏがずれた
りあるいはＰＳＧＳｅＯ２方向エツチングが過ぎてコン
タクト窓１ｏの寸法が大きくなると、ｎチャンネル領域
においてその後に形成したＡ２電極配線１１がチャンネ
ルストッパ５を介して半導体基板１と短絡してしまう。
このような短絡現象はチャンネルストッパ６のｐ形不純
物であるＢがフィールドＳ １０２膜６を形成する際の
熱処理によって横方向、すなわちソース８の方向に熱拡
散し、一方ｎチャンネルのソース、８は横方向拡散を抑
えるだめに拡散係数の小さいＡｓをｎ形不純物として添
加し、さらに熱処理時間を短かくするためにｎチャンネ
ルのソース、ドレイン領域のフィールドＳｉｏ２膜６の
端近傍はｐ形になっている。従って、コンタクト窓１Ｑ
の一部がソース８の端に位置すると、前述のへ２電極１
１と半導体基板１との短絡が容易に起こる。特にＬＳＩ
が高密度化されると微小な寸法のノース。
物であるＢがフィールドＳ １０２膜６を形成する際の
熱処理によって横方向、すなわちソース８の方向に熱拡
散し、一方ｎチャンネルのソース、８は横方向拡散を抑
えるだめに拡散係数の小さいＡｓをｎ形不純物として添
加し、さらに熱処理時間を短かくするためにｎチャンネ
ルのソース、ドレイン領域のフィールドＳｉｏ２膜６の
端近傍はｐ形になっている。従って、コンタクト窓１Ｑ
の一部がソース８の端に位置すると、前述のへ２電極１
１と半導体基板１との短絡が容易に起こる。特にＬＳＩ
が高密度化されると微小な寸法のノース。
ドレイン領域上にコンタクト窓１ｏを開口する必要があ
り、わずかなコンタクト窓１０の位置ずれがあっても上
記短絡が起りやすい。
り、わずかなコンタクト窓１０の位置ずれがあっても上
記短絡が起りやすい。
この問題の解決方法の一つとしてｎチャンネルＣＭＯ３
ＬＳＩにおいてはコンタクト窓開ロ後Ｋｎ形不純物で拡
散係数の大きいＰを熱拡散により添加することでソース
、ドレインを拡がらせる工程を追加することができる。
ＬＳＩにおいてはコンタクト窓開ロ後Ｋｎ形不純物で拡
散係数の大きいＰを熱拡散により添加することでソース
、ドレインを拡がらせる工程を追加することができる。
しかるに０ＭＯ３ＬＳＩにおいてはｐチャンネル領域に
も同時にコンタクト窓が開口されており、ここにｎ形不
純物を添加することができないため上記の解決方法を採
ることが不可能である。
も同時にコンタクト窓が開口されており、ここにｎ形不
純物を添加することができないため上記の解決方法を採
ることが不可能である。
また浅いソース、ドレインの形成が必要な微細寸法のＬ
ＳＩにおいても熱処理を追加することが困難となる。
ＳＩにおいても熱処理を追加することが困難となる。
したがって高密度のＬＳＩ、特に０ＭＯ３ＬＳＩにおい
てコンタクト窓におけるＡ！電極配線とＳｉ基板との短
絡は製造歩留りを低下させる大きな原因となる。
てコンタクト窓におけるＡ！電極配線とＳｉ基板との短
絡は製造歩留りを低下させる大きな原因となる。
発明の目的
本発明の目的はＡ２電極配線と半導体基板との短絡を防
ぎ高密度ＬＳＩの製造歩留りを向上し得る製造方法を提
供することである。
ぎ高密度ＬＳＩの製造歩留りを向上し得る製造方法を提
供することである。
発明の構成
本発明は例えばｎチャンネルのフィールドＳｉＯ３膜端
部にはｐ形の高濃度不純物層であるチャンネルストッパ
が形成されるのを防ぐことによってコンタクト窓の寸法
が大きくなったり位置ずれが生じてもＡ４電極配線と半
導体基板との短絡を生じさせないものである。フィール
ド５ｉ０２膜端部にｐ形のチャンネルストッパが形成さ
れないために本発明の製造方法では選択酸化マスクとな
るＳｉ３Ｎ４膜上に高濃度の不純物を含んだ絶縁膜を形
成し、この絶縁膜とＳ ｉ ｓ Ｎ ４膜との積層膜を
所定のパターンに蝕刻した後熱処理を施こして前記絶縁
膜を流動させた後、ｎチャンネル領域にチャンネルスト
ッパを形成するためのＢイオンを注入してから、フィー
ルドＳｉｏ２膜を形成する。
部にはｐ形の高濃度不純物層であるチャンネルストッパ
が形成されるのを防ぐことによってコンタクト窓の寸法
が大きくなったり位置ずれが生じてもＡ４電極配線と半
導体基板との短絡を生じさせないものである。フィール
ド５ｉ０２膜端部にｐ形のチャンネルストッパが形成さ
れないために本発明の製造方法では選択酸化マスクとな
るＳｉ３Ｎ４膜上に高濃度の不純物を含んだ絶縁膜を形
成し、この絶縁膜とＳ ｉ ｓ Ｎ ４膜との積層膜を
所定のパターンに蝕刻した後熱処理を施こして前記絶縁
膜を流動させた後、ｎチャンネル領域にチャンネルスト
ッパを形成するためのＢイオンを注入してから、フィー
ルドＳｉｏ２膜を形成する。
実施例の説明
以下に第２図により、本発明の一実施例を説明する。
まず、深さ６μｍのｎ形つェルが形成された比抵抗が１
０Ω・αのｐ形８１基板１主面に厚さ５００人のＳｉＯ
□膜２，１２００人（７） Ｓ １ ａ Ｎ ４膜３を
形成し、さらにＰ濃度が８モル係で厚さ７０００八〇Ｐ
ＳＧ膜２０を形成した後、写真蝕刻法を用いてチャンネ
ル領域に形成したホトレジスト膜４をマスクとして反応
性イオンエツチング（ＲＩＥ）法によりＰＳＧ膜２ｏ、
Ｓｉ３Ｎ４膜３をｘ −） ｆ ｙグする（第２図ａ）
。ホトレジスト膜４を除去してから熱処理を施こしてＰ
ＳＧ膜２０を流動させ。
０Ω・αのｐ形８１基板１主面に厚さ５００人のＳｉＯ
□膜２，１２００人（７） Ｓ １ ａ Ｎ ４膜３を
形成し、さらにＰ濃度が８モル係で厚さ７０００八〇Ｐ
ＳＧ膜２０を形成した後、写真蝕刻法を用いてチャンネ
ル領域に形成したホトレジスト膜４をマスクとして反応
性イオンエツチング（ＲＩＥ）法によりＰＳＧ膜２ｏ、
Ｓｉ３Ｎ４膜３をｘ −） ｆ ｙグする（第２図ａ）
。ホトレジスト膜４を除去してから熱処理を施こしてＰ
ＳＧ膜２０を流動させ。
流れ出たＤＳＧ膜２１でチャンネル領域端近傍を覆った
後、ｐチャンネル領域をホトレジスト膜４１で覆ってｐ
形不純物であるＢイオンを５０１１Ｗで加速、注入して
ｎチャンネルのフィールド領域にチャンネルストッパ６
を形成する（第２図ｂ）。つづいて１０００°Ｃの酸化
雰囲気中で熱処理を施こして厚さ７０ｏ〇へのフィール
ドｂ １０２膜６を形成した後（第２図Ｃ）、Ｓ ｔ
ｓ Ｎ ４膜３を除去し、チャンネル領域に新たに３６
０への厚さのゲートＳｉｏ２膜を形成した後、ｎ形不純
物を添加した多結μｓｉ膜よりなるゲート電極７を形成
し、ソース８、ドレイン８０を形成するためにｎチャン
ネル、ｐチャンネルに各々Ｂイオン、 Ａｓイオンを注
入する（第２図ｄ）。このときフィールドＳｉ○２膜６
端部まではチャンネルストッパが形成されていないため
。
後、ｐチャンネル領域をホトレジスト膜４１で覆ってｐ
形不純物であるＢイオンを５０１１Ｗで加速、注入して
ｎチャンネルのフィールド領域にチャンネルストッパ６
を形成する（第２図ｂ）。つづいて１０００°Ｃの酸化
雰囲気中で熱処理を施こして厚さ７０ｏ〇へのフィール
ドｂ １０２膜６を形成した後（第２図Ｃ）、Ｓ ｔ
ｓ Ｎ ４膜３を除去し、チャンネル領域に新たに３６
０への厚さのゲートＳｉｏ２膜を形成した後、ｎ形不純
物を添加した多結μｓｉ膜よりなるゲート電極７を形成
し、ソース８、ドレイン８０を形成するためにｎチャン
ネル、ｐチャンネルに各々Ｂイオン、 Ａｓイオンを注
入する（第２図ｄ）。このときフィールドＳｉ○２膜６
端部まではチャンネルストッパが形成されていないため
。
ノース、ドレイン８はフィールドＳ ｉ０２膜６端部ま
で形成されている。
で形成されている。
つぎにＰ濃度が８モル％のＰＳＧ膜９を形成し。
熱処理を施こして流動させた後、コンタクト窓１゜を開
口した後Ａ２配線１１を形成する（第２図ｅ）。
口した後Ａ２配線１１を形成する（第２図ｅ）。
この時コンタクト窓の位置が所定の位置よりずれたとし
てもソース８、ドレイン８０がチャンネル領域の端まで
形成されているためＡ２電極１１とＳｔ 基板１がチャ
ンネルストッパ５を通じて電気的に短絡することはない
。
てもソース８、ドレイン８０がチャンネル領域の端まで
形成されているためＡ２電極１１とＳｔ 基板１がチャ
ンネルストッパ５を通じて電気的に短絡することはない
。
なお上記の実施例では不純物を含む絶縁膜２０としてＰ
ＳＧ膜を選んだがその他にＢを含むＢＳＧ膜、ＢとＰの
両方を含むＢＰＳＧ膜、さらにはＡ８を含むＡｓガラス
膜でも同様の効果を得ることができる。
ＳＧ膜を選んだがその他にＢを含むＢＳＧ膜、ＢとＰの
両方を含むＢＰＳＧ膜、さらにはＡ８を含むＡｓガラス
膜でも同様の効果を得ることができる。
発明の効果
以上に述べた本発明の製造方法を用いると微細な寸法の
ソース、ドレインに対してコンタクト窓を開口する際に
コンタクト窓の位置が所定の位置からずれても、またＰ
ＳＧ膜のオーバーエ・ンチングによりコンタクト窓の寸
法が大きくなってもＡＱ電極配線とＳｔ基板とが短絡す
ることがなく、したがってソース、ドレイン８の寸法が
微細なＬＳＩでも高歩留りで製造することができる。
ソース、ドレインに対してコンタクト窓を開口する際に
コンタクト窓の位置が所定の位置からずれても、またＰ
ＳＧ膜のオーバーエ・ンチングによりコンタクト窓の寸
法が大きくなってもＡＱ電極配線とＳｔ基板とが短絡す
ることがなく、したがってソース、ドレイン８の寸法が
微細なＬＳＩでも高歩留りで製造することができる。
さらにチャンネルストッパを形成するためのイオン注入
はＰＳＧ膜をマスクとして行なうため、特に０ＭＯ３Ｌ
ＳＩの製造においてｎチャンネル領域にＢイオンを注入
する際に、Ｓｉ３Ｎ４膜のエツチング時のマスクであっ
たホトレジスト膜を除去しても自己整合的にフィールド
領域にチャンネルストッパ６を形成することができる。
はＰＳＧ膜をマスクとして行なうため、特に０ＭＯ３Ｌ
ＳＩの製造においてｎチャンネル領域にＢイオンを注入
する際に、Ｓｉ３Ｎ４膜のエツチング時のマスクであっ
たホトレジスト膜を除去しても自己整合的にフィールド
領域にチャンネルストッパ６を形成することができる。
したがって従来の製造方法のようにこのホトレジスト膜
上にさらに第二層目のホトレジスト膜を重ねる必要がな
く、これに伴なうホトレジストパターン不良などによる
歩留り低下を防止することができる。
上にさらに第二層目のホトレジスト膜を重ねる必要がな
く、これに伴なうホトレジストパターン不良などによる
歩留り低下を防止することができる。
第１図ａ−ｄは従来の製造方法を示す工程断面図、第２
図ａ−ｅは本発明の製造方法を示す工程断面図である。 １・・・・・・ｐ形Ｓｔ基板、２０・・・・・・ＰＳＧ
膜、５・・・・・・チャンネルストッパ、６・・・・・
・フィールドＳ ｚ ０２膜、８・・・・・・ソース、
ドレイン、１０・・・・・・コンタクト窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第２図
図ａ−ｅは本発明の製造方法を示す工程断面図である。 １・・・・・・ｐ形Ｓｔ基板、２０・・・・・・ＰＳＧ
膜、５・・・・・・チャンネルストッパ、６・・・・・
・フィールドＳ ｚ ０２膜、８・・・・・・ソース、
ドレイン、１０・・・・・・コンタクト窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第２図
Claims (1)
- 一導電型シリコン基板の主面に第１の絶縁膜を介して窒
化シリコン膜と不純物を含む第２の絶縁膜を形成する工
程、前記第２の絶縁膜と前記窒化シリコン膜とをホトレ
ジスト膜をマスクにして同時に蝕刻する工程、前記ホト
レジスト膜を除去後熱処理を施こして前記第２の絶縁膜
を流動させる工程、前記第２の絶縁膜をマスクとして前
記シリコン基板に同一導電型の不純物イオンを注入する
工程、前記第２の絶縁膜を除去した後、熱酸化によりフ
ィールド酸化膜を形成する工程よりなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216657A JPS6194356A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216657A JPS6194356A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6194356A true JPS6194356A (ja) | 1986-05-13 |
| JPH0237703B2 JPH0237703B2 (ja) | 1990-08-27 |
Family
ID=16691887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216657A Granted JPS6194356A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0662816U (ja) * | 1993-02-13 | 1994-09-06 | 岩谷産業株式会社 | 合成樹脂フイルム製手提袋 |
-
1984
- 1984-10-16 JP JP59216657A patent/JPS6194356A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0662816U (ja) * | 1993-02-13 | 1994-09-06 | 岩谷産業株式会社 | 合成樹脂フイルム製手提袋 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0237703B2 (ja) | 1990-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| US4826781A (en) | Semiconductor device and method of preparation | |
| JPH0479133B2 (ja) | ||
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| JPS6041470B2 (ja) | 半導体装置の製造方法 | |
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| JPH10209293A (ja) | 半導体装置の製造方法 | |
| US6489661B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH06333944A (ja) | 半導体装置 | |
| JPS6194356A (ja) | 半導体装置の製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| EP0280587A1 (en) | Spacer masked VLSI process | |
| JPS5870567A (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| JPS63318769A (ja) | 半導体装置 | |
| JPS61170029A (ja) | 半導体装置およびその製造方法 | |
| JPS6384161A (ja) | 半導体装置の製造方法 | |
| JPS60126869A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH0410420A (ja) | 半導体集積回路の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPS61290737A (ja) | 半導体装置の製造方法 | |
| JPS62130523A (ja) | 半導体装置の製造方法 |