JPS6053080A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路装置に係り、特に、絶縁ゲート
型電界効果トランジスタに使用するに好適な半導体集積
回路装置に関する。

〔発明の背景〕

従来、庖禄ゲート型トランジスタでは、第１図に示すよ
うに、コンタクト用のゲート引き出し部３１上にコンタ
クト穴４０を設けて、ゲート用導電体３０と配線用導電
体（図には示していない）のコンタクトをとっている。

このため、ケート引き出し部３１を設けるだけ、素子形
成に必便な面積が増え、渠造化を妨げることになる。

〔発明の目的〕

本発明は絶縁ゲート型トランジスタにおいて、下記のこ
とを目的とする。

（１）チャネル上のゲート用導電体部で配線用導電体と
コンタクトをとることによシゲート引き出し部をなくシ
、トランジスタを小型化して集積度を上げる。

（２）ゲートに隣接する部分に、コンタクト穴を開ける
ためのエツチングにおいて、はとんどエツチングされな
い１色縁体を設け、コンタクト穴の位置がずれた嚇合で
も、コンタクト穴がソース、ドレイン、おるいは、ゲー
ト用イ色禄体に達することを防ぐ。

〔発明の慨要〕

本発明は、角縁ゲー）０Ｍ’Ｍ界効果トランジスタにお
いて、チャネル上のゲート導電体部で配線用導電体とコ
ンタクトをとることを第１の特徴とする。

しかし、半導体集積回路装置の政綱化が進み１、絶縁ゲ
ート型トランジスタのゲート寸法が２μｍ以下となった
現在では、単に、この構造とするだけでは素子作製上問
題がある。列えば、ゲート寸法が２μｍの素子ではコン
タクト穴の大きさは１．５〜２．０μｍである。素子作
製時に、露光装置の合わせ誤差のだめにコンタクト穴の
位置ずれが約０．５μｍ生じる。その結果、ソース、ド
レイン、あるいは、ゲート用絶縁体にコンタクト穴が達
し、所’ｌｌのトランジスタ特性を得られない。

本発明の第２の特徴は、この問題を防ぐために、ゲート
に隣接する部分に、コンタクト穴を開けるだめのエツチ
ングにおいて、はとんどエツチングされない絶縁体を、
異方性エツチングを利用して設けることである。その結
果、素子作製時にコンタクト穴の位置ずれが生じても、
コンタクト穴はソース、ドレイン、あるいは、ゲート用
二色縁体に達しない。このため所望のトランジスタ特性
を帰られる。

〔発明の実施例〕

本発明の実施例を図面により詳細に説明する。

第２図（ａ）（ｂ）に、本発明の実施例の絶縁ゲート型
電界効果トランジスタの平面パターンを示す。１０゜２
０は、各々半導体基体の一生面側に形成したソース、ド
レインであり、３０はゲート用導電体、４０はコンタク
ト穴である。

本発明は、ゲート用導電体と配線用導電体のコンタクト
を、チャネル上のゲート部でとることを第１の特徴とす
る。このため、従来例（第１図）で見られるような、コ
ンタクト用のゲート引き出し部３１を設ける必要がなく
、トランジスタを形成するのに必要な面積が小さい。

しかし、上記構造では、第２図（ｂ）のようにコンタク
ト穴が形成される場合がある。これは、コンタクト穴４
０をエツチングする時に、マスクとして使用するレジス
トパターンの位置がずれるためである。このずれは、所
望のコンタクトパターンをもつマスクを介してレジスト
を露光する時の、マスクのパターンと半導体基体上に形
成したバター／との合わせ誤差によシ生じる。このずれ
のために次に示すような問題が生じる。

第３図は、本発明の実施例の絶縁ゲート型電界効果トラ
ンジスタの、ゲート部分の（断面図である。

１０はソース、２０はドレイン、３０はゲート用導電体
、４０はコンタクト穴、１００は旧縁体、２００は半導
体基体と配線用導電体の間の絶縁を保つための紹縁体、
３００はコンタクト穴４０をエツチングする時のマスク
となるレジストである。

コンタク、ト穴４０が第２図（ａ）の様に形成された場
合には、第３図（ａ）の様に、コンタクト穴はすべてゲ
ート用導電体３０上にあシ問題はない。ところが、コン
タクト穴４０が第２図（ｂ）の様に形成されると、第３
図（ｂ）に示すように、コンタクト穴４０がノース１０
．　ドレイン２０、あるいは、ゲート用４８祿体１０１
に達する。このため、所望のデバイス特性を得られない
。これを防ぐだめ、第３図（Ｃ）の謙にゲートに隣接す
る領域に、絶縁体２００（例えばリンケイ酸ガラス）よ
シエッチング速度が遅い絶縁体１５０（例えばイントリ
ンシック・ポリシリコン）を設けることが、本発明の第
２の特徴である。その紡毛、ソース１０、ドレイン２０
あるいはゲート用絶縁体１０１にコンタクト穴は達しな
い。このため所望のトランジスタ特性を得られる。

次に、本発明の実施例の製造方法を第４図（ａ）〜（ｅ
）に示す。

（ａ）　半導体基体１（例えばシリコンウェハ）上に、
ゲート用絶縁体１０１（例えばシリコン酸化膜）を形成
する。次に、ゲートに用いる材料、例えば、ポリシリコ
ン１漢を形成し、リン処理をする。ホトレジストで所望
のパターンを形成した後、エツチングをしてゲート用導
電体３０を形成する。その後、例えば熱酸化を行ない、
ゲート用導′亀体３゜の回シに絶縁体１００を形成する
。イオン打込みなどを利用してソース１０、ドレイン２
０　ｋ　形成する。

（ｂ）　絶縁体１５０（例えばイントリンシック・ポリ
ノリコン）をル成する。この絶縁体１５０には、半４本
、５（体１と配・誠用導成体の１−の絶縁を保つために
設ける絶縁体２００（例えばリンケイｒ設ガラス）よシ
もエツチング速度の遅いものを選ぶ。

（Ｃ）　全面を、クリえは、フロン１１５　（Ｃ２ＣＩ
Ｆａ　）ガスを用いて異方性ドライエツチングし、ゲー
トに隣接する部分に絶縁体１５０を残す。

（ｄ）　、１．出縁体２００を形成する。

（ｅ）　ホトレジスト３００を所望のパターンに形成し
た陵、異方性ドライエツチングをしてコンタクト穴４０
を開ける。

〔発明の効果〕

本范明によれば、絶縁ゲート型、毬界効果トランジスタ
において、ゲート用導電体とｂｅ；ｔｉＪ用導畦体のコ
ンタクトをとるだめのゲート引き出し部を設ける必要が
ない。また、コンタクト穴の位置ずれが生じても、コン
タクト穴がソース、ドレインあるいはゲート用絶縁体に
達しない。その結果、トランジスタ特性を落すことなく
、トランジスタを小型化して集積度を上げることができ
る。

第４図の本発明の実施例では、ゲート用導電体３０にリ
ンドープ・ポリシリコン、絶縁体１５０にイントリンシ
ック・ポリシリコンを使用した場合を説明した。一般に
、イントリンシック・ポリシリコンよりもリンドープ・
ポリシリコンのエツチング速度の方が大きい。その為、
第４図で絶縁体１００がないと、絶縁体１５０を異方性
ドライエツチングする際に、僅にオーバーエツチングし
ただけで、ゲート用導電体３０はかなりエツチングされ
る。

しかし、ゲート用導電体３０およびゲート用絶縁体１０
１に比べ、十分にエツチング速度の大きい絶縁体、例え
ば、窒化シリコンを絶縁体１５０として用いる場合、絶
縁体１００は必要ない。この場合のゲート部分の構造を
第５図に示す。

【図面の簡単な説明】

第１図は絶縁ゲート型トランジスタの従来例を示す平面
図、第２図は、本発明の一実施例を示す平面図、第３図
は本発明のゲート部の断面図、第４図は、本発明の製造
方法を示すゲート部の断面図、第５図は本発明の曲の実
施例の断面図である。 １・・・半導体基体、１０・・・ソース、２０・・・ド
レイン、３０・・・ゲート用導′鑞体、３１・・・ゲー
ト引き出し耶、４０・・・コンタクト穴、１００，１５
０，２００・・・絶縁体、３００・・・レジスト。 代理人　弁理士　高橋明夫 茅　１　凹 第２　図 にう （ｂ） 第　３　目 第　Ｓ　口 ０ 第１頁の続き ■発明者　岡　野　貞　夫　日立市幸町３丁目所内 １番１号　株式会社日立製作所日立研究４０１−

Claims (1)

1. 【特許請求の範囲】 １、第１の導電型の半導体基体の一主面側に、第２の導
   電型の第１．第２半導体領域が形成され、この第１．第
   ２半導体領域を、各々ソース、ドレインとする絶家ゲー
   ト型礪界効果トランジスタにおいて、 ゲート用導電体と配線用導電体に隣接して、それぞれを
   絶縁する絶縁体のうち、チャネル上の前記ゲート用導電
   体に接する部分に開口部を設け、６ｊＩ記ゲ一ト用導電
   体と前記配線用導電体とのコンタクトをとることを特徴
   とする半導体集積回路装置。