JPH0360043A

JPH0360043A - 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法

Info

Publication number: JPH0360043A
Application number: JP19515389A
Authority: JP
Inventors: Kenji Sera; 賢二世良
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-27
Filing date: 1989-07-27
Publication date: 1991-03-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、絶縁物基板上に低温プロセスで高移動度半導
体薄膜を形成する半導体薄膜の製造方法およびこの半導
体薄膜が用いられている高移動度、高耐圧でリーク電流
の少ない薄膜トランジスタの製造方法に関するものであ
る。

（従来の技術）近年ガラス基板上に薄Ｍ！能動デバイスをつくりこむ技
術は、大面積透過型液晶デイスプレィや密着型イメージ
センサ等を初めとする各所に応用が自衛され、研究が活
発化している。

そのなかでも大面積に均一に成膜できるａ−３ｔ：Ｈは
、既に製品レベルの応用が進んでいる。しかし、ａ−３
ｔ：Ｈでは移動度が非常に低いためその応用分野が制限
されている。すなわち、光センサやスイッチングデバイ
スとしては応用可能であるが、これらを駆動する周辺回
路を同時につくりこもうとした場合、移動度が単結晶シ
リコンの約１０００分の１と低いので、必要とする遠さ
の駆動回路を製作することができない、現在、このよう
な駆動回路はシリコンウェハ上で製作され、ワイヤボン
ディングで薄膜デバイスと接続しているのが現状である
。

しかし、製造コストや配線の歩どまりなどの点から、将
来的には全薄膜化が必要とされている。

全薄膜化のためにはガラス基板上に高移動度薄膜を製作
する手段が必要となる。最近では、ガラス基板上で単結
晶シリコンを得ることも可能となってきているが、その
ためには、かなりの高温プロセスを必要とし、ガラス基
板も含め他の部分が高温にさらされてしまう、その結果
、使用するガラス基板として耐熱性の高い材料を用いな
ければならず、他部への損傷の問題等が生じてくる。

そこで、低温プロセスで均一に高移動度の半導体薄膜お
よび薄膜能動デバイスを作成する研究が活発に行われて
いる。その一つとして多結晶シリコンのＴＰＴの研究開
発が行われている。

第５図（ａ）と（ｂ）は従来のプレーナ型薄膜トランジ
スタの１３ｆｉを示した平面図および断面図である。こ
の構造は次の製造工程を経て得られる。

即ち、まず、絶縁基板３上に多結晶シリコンを形成し、
ソース・ドレイン低抵抗半導体層４を形成する０次に活
性層となる多結晶シリコン５をアイランド化しゲート絶
縁１ｌｉ７、ゲート電極８を形成後、ゲート電極をパタ
ーン化する。その後、ゲート′＠極８をマスクとしてイ
オン注入によりソース・ドレイン領域を形成する。更に
、層間絶縁膜１０の形成、コ、ンタクトホール形成を行
い、メタル配線１１を行う。

ここで、さらに活性層となる薄膜半導体層を５００Å以
下の超薄膜化することによりトランジスタの性能は格段
に向上し、最近では低温で電界−麺果移動度１００ｃｍ
’　／Ｖ、ｓ以上の性能が得られる。

（発明が解決しようとする課題）しかし、多結晶シリコン薄膜トランジスタではどうして
も結晶粒界での散乱が移動度を妨げる１つの大きい要因
となり、粒界を含む限りはこれ以上の性能向上は困難で
ある。

最近の研究では非晶質シリコンの低温固相成長法により
結晶粒径は５μｍ程度のものまでできており、このよう
な大粒径多結晶シリコン膜の場合、チャネル内部に結晶
粒界を１つも含まない薄膜トランジスタを製作すること
も不可能ではない。

そのためには結晶粒に合わせてトランジスタを製作しな
ければならないが、結晶の核発生の位置を制御すること
は現状では困難であるためチャネル内部に結晶粒界を含
まないトランジスタを製作することは実用的には困難で
ある。しかも、結晶粒が大きくなるとチャネル内部に含
む粒界数が減少するのでトランジスタの特性のばらつき
が大きくなるという欠点も含んでいる。

そこで本発明では、結晶核の発生位置を制御できる成膜
方法を提供し、この成膜方法を用いて結晶の核発生の位
置を常にトランジスタのチャネル中央に起こるよう制御
し、トランジスタチャネルのサイズを５μｍ以内にする
ことによりトランジスタチャネルに常に結晶粒界を含ま
ないで薄膜ＩＣを製作する方法を提供するものである。

（課題を解決するための手段）前述の課題を解決するために本発明の半導体薄膜の製造
方法は、絶縁性基板上に非晶質シリコンを堆積し、６５
０℃以下の低温アニールにより結晶成長させる半導体薄
膜の製造方法において、多結晶薄膜半導体層による微小
突起物を形成する工程と、この上部に非晶質半導体薄膜
を形成し、前記突起物を中心に結晶成長させる工程とを
有する。

また、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上に低抵抗半導体層を形成し、この低抵抗半導体層
をパターニングしてソース・ドレイン領域を形成すると
ともに成長核となりうる突起物を形成する工程と、この
上に成膜した非晶質シリコン膜を６５０℃以下の低温ア
ニールにより突起物を中心に結晶を成長させる工程と、
この突起物をさけて幅が前記結晶の粒径以下のチャネル
をチャネルの中央部に突起がくるように形成する工程と
、このチャネル上部にゲート絶縁膜および、ゲート電極
を形成する工程とを有する。

（作用〉結晶成長の核は基板、シリコン膜界面より発生している
ことが明らかとなっている。ここで基板に凹凸がある場
合、膜にストレスが生じ、そこが核となる可能性が高い
。

本発明では、チャネル中央部に突起物を形成し、この突
起物を中心に結晶成長させることにより、結晶の位置制
御を可能にする方法である。この突起物をソース・ドレ
インの低抵抗層を形成する層で同時に製作しておけばＬ
ＤＤ構造薄膜トランジスタの製作工程に比ベニ枚数の増
加はない４．ｔた、このような突起物を中心に成長した
結晶粒の内部のみをチャネルに使い、しかも層間リーク
を防ぐため突起物のある部分を避けてダブルチャネル構
造とすることにより結晶粒界を含まないトランジスタを
制御性よく製作することができる。

尚、ソース・ドレイン用のシリコン層の境界部分も結晶
粒の核と成り得るが、微小突起部の方がストレスが大き
く核発生が起こり易いこと、ソース・ドレインの境界部
分から結晶成長が起こったとしても、チャネル部とこの
ソース・ドレイン用半導体層の距離とを制御することに
よりチャネル部に結晶粒界を含まないように制御するこ
とができるから、いずれにしてもチャネル部に結晶粒界
を含まないようにすることが可能である。

また、この構造のトランジスタはドレイン端の近傍のみ
ドーピング濃度が低いＬＤＤＩＩ造を有しており、ソー
ス・トレイン間の耐圧は高く、リーク電流についても従
来のトランジスタに比べ改善されている。更に、ドレイ
ン端部に結晶粒界を含まないため、多結晶シリコン薄膜
トランジスタのリーク電流の原因といわれている粒界ト
ラップを介したエミッシッン電流も抑えられ、リーク電
流に関してもかなり改善される。その結果、高速化、低
リーク電流化を実現できる。

（実施例）次に本発明について図面を参照しながら説明する。

第１図（ａ）は本発明による半導体薄膜の製造方法によ
り形成された半導体薄膜である。

絶縁性基板上に予め形成しておいた多結晶半導体の微小
突起物１上に非晶質半導体を成膜し、６００℃〜６５０
℃の温度でアニールを行い、突起物１を中心に結晶粒２
を成長せしめ、結晶粒２が整然と並んだ多結晶半導体薄
膜を形成する。

一方、同図（ｂ）は、従来の固相成長法により成膜した
多結晶薄膜であるが、突起物１がないので、結晶粒はラ
ンダムに配置された多結晶半導体薄膜が作成されている
ことが分かる。

第２図（ａ）〜（ｈ）は本発明による製造方法の一実施
例を示す工程図であり、同図（ａ）。

（ｃ）、（ｅ）、（ｇ＞は各工程における装置の平面図
、（ｂ）、（ｄ）、（ｆ）、（ｈ）は各工程における装
置の断面図である。

先ず、第２図（ａ）と（ｂ）に示すように、ガラス基板
３上にソース・ドレイン領域を形成する低抵抗半導体層
４を形成しパターン化する。このとき、２つのチャネル
間のほぼ中央部に突起物を同時に設ける０次に活性層５
として、非晶質シリコンを２０００人成膜し、６００〜
６５０℃でアニールして固相成長により多結晶化した後
、アイランド化する。この成長時チャネル中央部の突起
物が結晶成長の核となり易いため、ここを中心として点
線のような結晶粒６が得られる。その結果、チャネル内
にはすくなくともチャネルを横切る結晶粒界は存在しな
い、このとき突起物の点では眉間ショートなどが発生し
易いためチャネルはこの突起物部分を避はダブルチャネ
ル構造としている（第２図（Ｃ）、（ｄ））。

そして、ゲート絶縁膜７と、ゲート″ｔ［！８を成膜し
、ゲート電極パターンを形成する。その後、ゲート電極
をマスクとしてイオン注入法により自己整合的に低濃度
のソース・ドレイン領域を形成する（第２図（ｅ）、（
ｆ））、パヅシベーション膜形成後、コンタクトホール
を形成する。その後、電極メタル層１工を成脱し、電極
パターンを形成すると、チャネル内部に結晶粒界を含ま
ないトランジスタが簡単に得られる（第２図（ｇ）。

（ｈ））、また本発明の方法によれば、リーク電流の少
ないＬＤＤ構遺が得られ、しかも選択エツチングプロセ
スを必要とせず制御性、再現性も高い。

実際に製作した薄膜トランジスタのドレイン電流のゲー
ト電圧による変化を示す特性図が第４図に示されている
０図中、実線が本発明の方法により製作された薄膜トラ
ンジスタの特性、破線が従来の方法で製作した多結晶シ
リコン薄膜トランジスタの特性である。第４図から明ら
かなように、電界効果移動度、リーク電流とも大きく改
善されている。

また、チャネル幅の大きなトランジスタを得たい場合は
、第３図（ａ）と（ｂ）に示すように各チャネル幅は５
μｍ以下のままマルチチャネルにしてチャネル数を増や
せばどのようなＷ／Ｌ比の一トノランジスタも製作でき
る。この場合、図に示すように、突起物部分および粒界
部分を避けてチャネルを形成する。

（発明の効果）以上詳述したように、本発明による薄膜の製造方法によ
り結晶粒の位置の制御が可能となる。また、この成膜性
を用いた薄膜トランジスタの製造方法によりチャネル内
部に少なくともチャネルを横切る結晶粒界を含まない薄
膜トランジスタが簡単な工程で再現性よく製作できる。

更に、この製造方法により得られた薄膜トランジスタで
はしきい値などのばらつきが小さく、回路設計のマージ
ンが高くとれるようになる。

【図面の簡単な説明】

第１図（ａ）と（ｂ）は本発明と従来方法により得られ
た半導体薄膜を示す図、第２図（ａ）〜（ｈ）は本発明
による製造方法の各工程における装置の平面図と断面図
、第３図（ａ）と（ｂ）はチャネル幅の大きなトランジ
スタを得る場合の実施例を示す図、第４図は本発明と従
来方法により得られたトランジスタの特性を示す図、第
５図（ａ）と（ｂ）は従来の多結晶薄膜トランジスタを
示す図である。１・・・突起物、２・・・半導体薄膜、３・・・ソース
・ドレイン低抵抗半導体層、５・・・半導体層、６・・
・結晶粒、７・・・ゲート絶縁膜、８・・・ゲート絶縁
膜、９・・・不純物イオン、１０・・・層間絶縁膜、１
１・・・電極メタル。

Claims

【特許請求の範囲】

（１）絶縁性基板上に非晶質シリコンを堆積し、６５０
℃以下の低温アニールにより結晶成長させる半導体薄膜
の製造方法において、多結晶薄膜半導体層による微小突
起物を形成する工程と、この上部に非晶質半導体薄膜を
形成し、前記突起物を中心に結晶成長させる工程とを有
することを特徴とする半導体薄膜の製造方法。
（２）絶縁性基板上に低抵抗半導体層を形成し、この低
抵抗半導体層をパターニングしてソース・ドレイン領域
を形成するとともに成長核となりうる突起物を形成する
工程と、この上に成膜した非晶質シリコン膜を６５０℃
以下の低温アニールにより突起物を中心に結晶を成長さ
せる工程と、この突起物をさけて幅が前記結晶の粒径以
下のチャネルをチャネルの中央部に突起がくるように形
成する工程と、このチャネル上部にゲート絶縁膜および
、ゲート電極を形成する工程とを有することを特徴とす
る薄膜トランジスタの製造方法。