JP3198378B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3198378B2 JP3198378B2 JP04441096A JP4441096A JP3198378B2 JP 3198378 B2 JP3198378 B2 JP 3198378B2 JP 04441096 A JP04441096 A JP 04441096A JP 4441096 A JP4441096 A JP 4441096A JP 3198378 B2 JP3198378 B2 JP 3198378B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- catalyst supply
- catalyst
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000003054 catalyst Substances 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 6
- -1 or Sb Inorganic materials 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 122
- 239000010409 thin film Substances 0.000 description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 description 28
- 229910021419 crystalline silicon Inorganic materials 0.000 description 24
- 239000013078 crystal Substances 0.000 description 23
- 230000003197 catalytic effect Effects 0.000 description 18
- 239000011521 glass Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶化半導体膜を
活性領域に用いる半導体装置の製造方法に関する。
活性領域に用いる半導体装置の製造方法に関する。
【0002】
【従来の技術】一般に、非晶質半導体簿膜を多結晶化し
た半導体薄膜を活性領域に用いる半導体装置としては、
アクティブマトリクス型液晶表示装置やイメージセンサ
等においてスイッチング素子として用いられるTFTが
知られている。このようなTFTにおいては、通常、薄
膜状のシリコン半導体層として、非晶質シリコン半導体
(a―Si)とか結晶性シリコン半導体(pーSi)が
用いられる。
た半導体薄膜を活性領域に用いる半導体装置としては、
アクティブマトリクス型液晶表示装置やイメージセンサ
等においてスイッチング素子として用いられるTFTが
知られている。このようなTFTにおいては、通常、薄
膜状のシリコン半導体層として、非晶質シリコン半導体
(a―Si)とか結晶性シリコン半導体(pーSi)が
用いられる。
【0003】非晶質シリコン半導体は成膜温度が低く、
化学的気相法で比較的容易に作製することが可能で生産
性に富むため、今まで比較的多用されている。しかしな
がら、非晶質シリコン半導体は結晶性シリコン半導体に
比べて導電性等の物性が劣っているので、今後、さらに
高速特性に優れたTFTを得るためには、結晶性シリコ
ン半導体を薄膜状半導体層の材料に用いたTFTの作製
方法の確立が強く求められている。
化学的気相法で比較的容易に作製することが可能で生産
性に富むため、今まで比較的多用されている。しかしな
がら、非晶質シリコン半導体は結晶性シリコン半導体に
比べて導電性等の物性が劣っているので、今後、さらに
高速特性に優れたTFTを得るためには、結晶性シリコ
ン半導体を薄膜状半導体層の材料に用いたTFTの作製
方法の確立が強く求められている。
【0004】結晶性を有するシリコン半導体膜の形成方
法としては、絶縁性基板に非晶質シリコン薄膜を形成し
た後、600℃以上の温度で12時間以上の熱処理を施
す手法が一般的である。しかしながら、600℃を越え
る熱処理温度では絶縁性基板に反りや収縮が発生する可
能性が高くなるため、安価であるが耐熱性に劣る無アル
カリガラスを絶縁性基板として用いることができない。
また、12時間以上の熱処理を行うことは、製造時間が
長時間化してコストアップの要因となる。このような理
由により、600℃以上の温度で12時間以上の熱処理
を施す手法はあまり採用されていない。
法としては、絶縁性基板に非晶質シリコン薄膜を形成し
た後、600℃以上の温度で12時間以上の熱処理を施
す手法が一般的である。しかしながら、600℃を越え
る熱処理温度では絶縁性基板に反りや収縮が発生する可
能性が高くなるため、安価であるが耐熱性に劣る無アル
カリガラスを絶縁性基板として用いることができない。
また、12時間以上の熱処理を行うことは、製造時間が
長時間化してコストアップの要因となる。このような理
由により、600℃以上の温度で12時間以上の熱処理
を施す手法はあまり採用されていない。
【0005】これに対して、特開平6―244103号
公報に示す方法が考えられている。これは次に示すよう
な方法である。すなわち、非晶質シリコン層の上側に触
媒となる金属薄膜を形成し、この薄膜から触媒となる金
属を微量に非晶質シリコン薄膜内に導入することで、触
媒金属元素を核とした結晶核を早期に発生させる。そし
て、さらに導入した金属を触媒として結晶成長を促進さ
せることで、短時間かつ低温の熱処理で結晶化させると
いうものである。なお、結晶化が終了したのち、残存す
る金属薄膜はエッチング等によって取り除かれる。この
手法では、処理温度550℃、処理時間4時間程度で非
晶質シリコン薄膜を結晶化できる。
公報に示す方法が考えられている。これは次に示すよう
な方法である。すなわち、非晶質シリコン層の上側に触
媒となる金属薄膜を形成し、この薄膜から触媒となる金
属を微量に非晶質シリコン薄膜内に導入することで、触
媒金属元素を核とした結晶核を早期に発生させる。そし
て、さらに導入した金属を触媒として結晶成長を促進さ
せることで、短時間かつ低温の熱処理で結晶化させると
いうものである。なお、結晶化が終了したのち、残存す
る金属薄膜はエッチング等によって取り除かれる。この
手法では、処理温度550℃、処理時間4時間程度で非
晶質シリコン薄膜を結晶化できる。
【0006】このようにして短時間かつ低温度で結晶成
長した結晶性シリコン膜は、通常の熱処理のみによる方
法で結晶化した結晶性シリコン膜が双晶構造であるのに
対して、針状または柱状の結晶となる。さらには、それ
ぞれの針状結晶または柱状結晶の内部は単結晶に近い状
態になる。そのため、このような結晶構造を有する結晶
性シリコン膜を用いてTFTを作製すると、電界効果移
動度が1.2〜1.5倍に向上することが確認されてい
る。
長した結晶性シリコン膜は、通常の熱処理のみによる方
法で結晶化した結晶性シリコン膜が双晶構造であるのに
対して、針状または柱状の結晶となる。さらには、それ
ぞれの針状結晶または柱状結晶の内部は単結晶に近い状
態になる。そのため、このような結晶構造を有する結晶
性シリコン膜を用いてTFTを作製すると、電界効果移
動度が1.2〜1.5倍に向上することが確認されてい
る。
【0007】しかしながら、このようにして結晶成長し
た結晶は方向性を持たないため、この結晶性シリコン膜
をTFTのチャネルに用いると、結晶性シリコン膜内に
残存する触媒元素がオフ電流の増加等の問題を引き起こ
す。
た結晶は方向性を持たないため、この結晶性シリコン膜
をTFTのチャネルに用いると、結晶性シリコン膜内に
残存する触媒元素がオフ電流の増加等の問題を引き起こ
す。
【0008】そこで、触媒元素を残存させないために、
シリコン膜を横方向(膜幅方向)に成長させる手法が考
えられた。この手法は、最初に、スパッタリング法とか
プラズマCVD法等の手法により非晶質シリコン膜上に
金属薄膜を形成したうえで、フォトリソグラフィ法によ
って金属薄膜をパターンニングすることで、各TFT形
成領域に対応してほぼ1カ所ずつ触媒金属パターンを形
成する。そして、この触媒金属パターンから下方の非晶
質シリコン膜に対してに触媒元素(金属元素)を導入す
る。この状態で非晶質シリコン膜に熱処理を施し、触媒
金属パターンの下方に位置する非晶質シリコン膜の領域
だけをまず選択的に結晶化する。そして、さらに熱処理
を継続することで、その触媒元素導入領域から横方向
(基板に水平な方向)に沿って結晶成長させる。
シリコン膜を横方向(膜幅方向)に成長させる手法が考
えられた。この手法は、最初に、スパッタリング法とか
プラズマCVD法等の手法により非晶質シリコン膜上に
金属薄膜を形成したうえで、フォトリソグラフィ法によ
って金属薄膜をパターンニングすることで、各TFT形
成領域に対応してほぼ1カ所ずつ触媒金属パターンを形
成する。そして、この触媒金属パターンから下方の非晶
質シリコン膜に対してに触媒元素(金属元素)を導入す
る。この状態で非晶質シリコン膜に熱処理を施し、触媒
金属パターンの下方に位置する非晶質シリコン膜の領域
だけをまず選択的に結晶化する。そして、さらに熱処理
を継続することで、その触媒元素導入領域から横方向
(基板に水平な方向)に沿って結晶成長させる。
【0009】この手法では、次のような理由により触媒
元素のない結晶性シリコン膜を得ることができる。すな
わち、結晶成長中においては、不純物元素(触媒元素)
は結晶成長領域の先端部に集まるという特徴がある。そ
のため、不純物元素(触媒元素)は触媒元素導入領域を
起点として、非晶質シリコン膜の横方向(膜幅方向)外
側方向へと追いやられ、結晶成長が終了した時点では、
結晶性シリコン膜の幅方向両端位置にのみ存在して、半
導体領域として用いられる中央部には触媒元素が存在し
なくなる。
元素のない結晶性シリコン膜を得ることができる。すな
わち、結晶成長中においては、不純物元素(触媒元素)
は結晶成長領域の先端部に集まるという特徴がある。そ
のため、不純物元素(触媒元素)は触媒元素導入領域を
起点として、非晶質シリコン膜の横方向(膜幅方向)外
側方向へと追いやられ、結晶成長が終了した時点では、
結晶性シリコン膜の幅方向両端位置にのみ存在して、半
導体領域として用いられる中央部には触媒元素が存在し
なくなる。
【0010】また、このようにして横方向に成長した結
晶領域は、成長方向に沿った針状または柱状の結晶状態
となり、上述した手法、すなわち、上層の金属薄膜から
金属元素を直接的に非晶質シリコン膜に導入することで
結晶成長させる手法に比べて、良好な結晶性を得ること
もできる。
晶領域は、成長方向に沿った針状または柱状の結晶状態
となり、上述した手法、すなわち、上層の金属薄膜から
金属元素を直接的に非晶質シリコン膜に導入することで
結晶成長させる手法に比べて、良好な結晶性を得ること
もできる。
【0011】
【発明が解決しようとする課題】しかしながら、このよ
うにして不純物(触媒元素)の除去を促進した従来の製
造方法にも、次のような課題があった。すなわち、触媒
金属パターンを形成するためには、まず金属薄膜を成膜
する必要がある。この金属薄膜はスパックリング法やプ
ラズマCVD法によって形成されるが、このとき、プラ
ズマとかスパッタリングのダメージがシリコン薄膜中に
残存してしまい、TFT特性に悪影響を及ぼしてしま
う。
うにして不純物(触媒元素)の除去を促進した従来の製
造方法にも、次のような課題があった。すなわち、触媒
金属パターンを形成するためには、まず金属薄膜を成膜
する必要がある。この金属薄膜はスパックリング法やプ
ラズマCVD法によって形成されるが、このとき、プラ
ズマとかスパッタリングのダメージがシリコン薄膜中に
残存してしまい、TFT特性に悪影響を及ぼしてしま
う。
【0012】さらには、結晶成長処理が終了したのち、
触媒金属パターンをエッチングにより除去する必要があ
るが、その際に、エッチング液中の元素、エッチングさ
れた触媒金属パターン中の触媒元素、さらには絶縁性基
板から溶け出した元素がTFT特性に悪影響を及ぼして
しまう。特に、絶縁性基板として多用されるガラス基板
中は、シリコンに対してドナーとなり得るAsを含有し
ているものが多く、ガラスが剥き出しになっているガラ
ス基板の裏面がエッチング液に晒されることにより、ガ
ラス基板中のAsをはじめとする不純物が結晶性シリコ
ン膜表面に付着したり、結晶性シリコン膜中に取り込ま
れてしまう。このようにして不純物が結晶性シリコン膜
に入り込むと、TFTの特性劣化のみならず、信頼性の
低下を招いてしまう。
触媒金属パターンをエッチングにより除去する必要があ
るが、その際に、エッチング液中の元素、エッチングさ
れた触媒金属パターン中の触媒元素、さらには絶縁性基
板から溶け出した元素がTFT特性に悪影響を及ぼして
しまう。特に、絶縁性基板として多用されるガラス基板
中は、シリコンに対してドナーとなり得るAsを含有し
ているものが多く、ガラスが剥き出しになっているガラ
ス基板の裏面がエッチング液に晒されることにより、ガ
ラス基板中のAsをはじめとする不純物が結晶性シリコ
ン膜表面に付着したり、結晶性シリコン膜中に取り込ま
れてしまう。このようにして不純物が結晶性シリコン膜
に入り込むと、TFTの特性劣化のみならず、信頼性の
低下を招いてしまう。
【0013】
【課題を解決するための手段】本発明においては、次の
ようにして、半導体装置を製造することで、上述した課
題の解決を達成している。
ようにして、半導体装置を製造することで、上述した課
題の解決を達成している。
【0014】請求項1に係る本発明では、絶縁性基板の
表面に触媒供給膜を形成する工程と、前記絶縁性基板
に、前記触媒供給膜を覆って絶縁膜を形成する工程と、
前記絶縁膜上に非晶質半導体膜を形成する工程と、前記
触媒供給膜の成分を触媒にして前記非晶質半導体膜を結
晶化する工程とを含んだ半導体装置の製造方法として、
上述した課題を解決している。
表面に触媒供給膜を形成する工程と、前記絶縁性基板
に、前記触媒供給膜を覆って絶縁膜を形成する工程と、
前記絶縁膜上に非晶質半導体膜を形成する工程と、前記
触媒供給膜の成分を触媒にして前記非晶質半導体膜を結
晶化する工程とを含んだ半導体装置の製造方法として、
上述した課題を解決している。
【0015】請求項2に係る本発明では、請求項1に係
る本発明において、前記触媒供給膜を光を遮断する材質
の膜から構成することで上述した課題を解決している。
る本発明において、前記触媒供給膜を光を遮断する材質
の膜から構成することで上述した課題を解決している。
【0016】請求項3に係る本発明では、請求項1また
は2に係る本発明において、前記絶縁膜を形成した後、
この絶縁膜に前記触媒供給膜に達する開口部を形成する
工程を更に含み、かつ、前記非晶質半導体膜を結晶化す
る工程は、前記開口部を介して非晶質半導体膜に接する
触媒供給膜表面から触媒成分を供給しつつ行うことによ
って上述した課題を解決している。
は2に係る本発明において、前記絶縁膜を形成した後、
この絶縁膜に前記触媒供給膜に達する開口部を形成する
工程を更に含み、かつ、前記非晶質半導体膜を結晶化す
る工程は、前記開口部を介して非晶質半導体膜に接する
触媒供給膜表面から触媒成分を供給しつつ行うことによ
って上述した課題を解決している。
【0017】請求項4に係る本発明では、請求項1ない
し3のいずれかに係る本発明において、前記触媒供給膜
を、Ni、Fe、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、Al、ないしSbの各金属膜、もしく
は前記金属のうち少なくとも一つを含有する金属膜とす
ることで、上述した課題を解決している。
し3のいずれかに係る本発明において、前記触媒供給膜
を、Ni、Fe、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、Al、ないしSbの各金属膜、もしく
は前記金属のうち少なくとも一つを含有する金属膜とす
ることで、上述した課題を解決している。
【0018】請求項5に係る本発明では、請求項1ない
し3のいずれかに係る本発明において、前記触媒供給膜
を、Ni、Fe、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、Al、ないしSbのうち少なくとも一
つを含有する半導体化合物膜とすることで上述した課題
を解決している。
し3のいずれかに係る本発明において、前記触媒供給膜
を、Ni、Fe、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、Al、ないしSbのうち少なくとも一
つを含有する半導体化合物膜とすることで上述した課題
を解決している。
【0019】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の製造方法で製造
された半導体装置であるTFTの断面構成を示してい
る。図2は、それぞれ本発明の製造方法の各製造段階の
状態を示している。
を参照して説明する。図1は、本発明の製造方法で製造
された半導体装置であるTFTの断面構成を示してい
る。図2は、それぞれ本発明の製造方法の各製造段階の
状態を示している。
【0020】この実施の形態では、ガラス基板にアクテ
ィブマトリクス型の液晶表示装置の周辺駆動回格や、一
般の薄膜集積回路を構成するNチャネル型TFTとPチ
ャネルTFTとを相補型に構成したCMOS構造の半導
体装置を例にしている。なお、図では、Nチャネル型T
FTのみについて示したが、構造的にはPチャネル型T
FTでも基本的に同様となるため、図示を省略してい
る。
ィブマトリクス型の液晶表示装置の周辺駆動回格や、一
般の薄膜集積回路を構成するNチャネル型TFTとPチ
ャネルTFTとを相補型に構成したCMOS構造の半導
体装置を例にしている。なお、図では、Nチャネル型T
FTのみについて示したが、構造的にはPチャネル型T
FTでも基本的に同様となるため、図示を省略してい
る。
【0021】このTFT1は、絶縁性基板として例えば
ガラス基板2を備えている。ガラス基板2の表面には触
媒供給膜3が形成されている。触媒供給膜3はNi、F
e、Co、Pd、Pt、Cu、Ag、Au、In、S
n、Al、ないしSbの各金属膜、もしくは前記金属の
うち少なくとも一つを含有する金属膜(例えば合金膜)
から構成されており、厚さ100nm程度の厚さに形成
されている。また、ガラス基板2上には、触媒供給膜3
を覆って絶縁性薄膜4が設けられている。絶縁性薄膜4
は酸化シリコン膜(SiO2)とか窒化シリコン膜(S
iN)から構成されており、100〜300nmの厚さ
に形成されている。触媒供給膜3の上方位置にある絶縁
性薄膜4には、触媒供給膜3に達する第1コンタクトホ
ール5が形成されている。コンタクトホール5は触媒供
給膜3に部分的に接する大きさを備えている。
ガラス基板2を備えている。ガラス基板2の表面には触
媒供給膜3が形成されている。触媒供給膜3はNi、F
e、Co、Pd、Pt、Cu、Ag、Au、In、S
n、Al、ないしSbの各金属膜、もしくは前記金属の
うち少なくとも一つを含有する金属膜(例えば合金膜)
から構成されており、厚さ100nm程度の厚さに形成
されている。また、ガラス基板2上には、触媒供給膜3
を覆って絶縁性薄膜4が設けられている。絶縁性薄膜4
は酸化シリコン膜(SiO2)とか窒化シリコン膜(S
iN)から構成されており、100〜300nmの厚さ
に形成されている。触媒供給膜3の上方位置にある絶縁
性薄膜4には、触媒供給膜3に達する第1コンタクトホ
ール5が形成されている。コンタクトホール5は触媒供
給膜3に部分的に接する大きさを備えている。
【0022】絶縁性薄膜4の上層には結晶性シリコン薄
膜6が形成されている。結晶性シリコン薄膜6はTFT
1の領域をほぼ覆う楕円形状(長径約60μm、短径約
40μm)をしており、50〜100nmの厚さに形成
されている。また、結晶性シリコン膜6の長径方向両端
は、リンイオンといった不純物が拡散されることで、ソ
ース・ドレイン領域7A、7Bを構成している。また、
結晶性シリコン膜6は第1コンタクトホール5内に入り
込んで触媒供給膜3に接している。
膜6が形成されている。結晶性シリコン薄膜6はTFT
1の領域をほぼ覆う楕円形状(長径約60μm、短径約
40μm)をしており、50〜100nmの厚さに形成
されている。また、結晶性シリコン膜6の長径方向両端
は、リンイオンといった不純物が拡散されることで、ソ
ース・ドレイン領域7A、7Bを構成している。また、
結晶性シリコン膜6は第1コンタクトホール5内に入り
込んで触媒供給膜3に接している。
【0023】結晶性シリコン薄膜6の上層にはゲート絶
縁膜8が形成されており、ゲート絶縁膜8上にはゲート
電極9が形成されている。ゲート電極9はソース・ドレ
イン領域7A、7Bによって挟まれた結晶性シリコン薄
膜6の上方位置に配置されている。
縁膜8が形成されており、ゲート絶縁膜8上にはゲート
電極9が形成されている。ゲート電極9はソース・ドレ
イン領域7A、7Bによって挟まれた結晶性シリコン薄
膜6の上方位置に配置されている。
【0024】ゲート絶縁膜8の上層には層間絶縁膜10
が形成されている。そして、層間絶縁膜10およびゲー
ト絶縁膜8を厚み方向に貫通して第2コンタクトホール
11A,11Bが形成されている。第2コンタクトホー
ル11A、11Bは、ソース・ドレイン領域7A,7B
の上方位置に形成されており、第2コンタクトホール1
1A、11Bの底面にはソース・ドレイン領域7A、7
Bが露出している。
が形成されている。そして、層間絶縁膜10およびゲー
ト絶縁膜8を厚み方向に貫通して第2コンタクトホール
11A,11Bが形成されている。第2コンタクトホー
ル11A、11Bは、ソース・ドレイン領域7A,7B
の上方位置に形成されており、第2コンタクトホール1
1A、11Bの底面にはソース・ドレイン領域7A、7
Bが露出している。
【0025】第2コンタクトホール11A、11B上方
の層間絶縁膜10の表面にはアルミニウム等の金属から
なるソース・ドレイン電極12A,12Bが形成されて
いる。一方、第2コンタクトホール11A,11Bには
アルミニウム等の導電体からなる電極導出部13が充填
されており、ソース・ドレイン電極12A,12Bは電
極導出部13を介してソース・ドレイン領域7A,7B
に接続されている。
の層間絶縁膜10の表面にはアルミニウム等の金属から
なるソース・ドレイン電極12A,12Bが形成されて
いる。一方、第2コンタクトホール11A,11Bには
アルミニウム等の導電体からなる電極導出部13が充填
されており、ソース・ドレイン電極12A,12Bは電
極導出部13を介してソース・ドレイン領域7A,7B
に接続されている。
【0026】このようにして構成されたTFT1では、
触媒供給膜3は遮光膜となっており、そのために、構造
上、次のような効果を奏する。すなわち、TFT1をア
クティブマトリクス型の液晶表示装置等のスイッチング
素子に応用するにあたっては、表示を明るくするための
バックライトや、プロジェクションに液晶表示装置を採
用する際のハロゲンランプなどによる、強い光が結晶化
シリコン薄膜6に入射すると、オフ電流の増加、閾値電
圧の変化など特性変動を生じさせる要因となる。
触媒供給膜3は遮光膜となっており、そのために、構造
上、次のような効果を奏する。すなわち、TFT1をア
クティブマトリクス型の液晶表示装置等のスイッチング
素子に応用するにあたっては、表示を明るくするための
バックライトや、プロジェクションに液晶表示装置を採
用する際のハロゲンランプなどによる、強い光が結晶化
シリコン薄膜6に入射すると、オフ電流の増加、閾値電
圧の変化など特性変動を生じさせる要因となる。
【0027】そこで、従来から、チャネル領域の下側も
しくは上側に遮光膜を設けて、上記した強い光がチャネ
ル領域に侵入することを防止することが行われている。
しくは上側に遮光膜を設けて、上記した強い光がチャネ
ル領域に侵入することを防止することが行われている。
【0028】一方、TFT1が有する触媒供給膜3は上
述したように、Ni、Fe、Co、Pd、Pt、Cu、
Ag、Au、In、Sn、Al、ないしSbの各金属
膜、もしくは前記金属のうち少なくとも一つを含有する
金属膜(例えば合金膜)から構成されているので、当然
ながら光を反射する。
述したように、Ni、Fe、Co、Pd、Pt、Cu、
Ag、Au、In、Sn、Al、ないしSbの各金属
膜、もしくは前記金属のうち少なくとも一つを含有する
金属膜(例えば合金膜)から構成されているので、当然
ながら光を反射する。
【0029】そこで、このTFT1では触媒供給膜3を
遮光膜として機能させることができ、そのため、このT
FT1をアクティブマトリクス型の液晶表示装置等のス
イッチング素子として用いても、強い光によって特性変
動を生じさせることがなくなり、その分、信頼性が向上
することになる。
遮光膜として機能させることができ、そのため、このT
FT1をアクティブマトリクス型の液晶表示装置等のス
イッチング素子として用いても、強い光によって特性変
動を生じさせることがなくなり、その分、信頼性が向上
することになる。
【0030】次に、このTFT1の製造工程を図3を参
照して説明する。まず、300mm□程度の絶縁性基板
(例えばガラス基板)2の裏面を洗浄した後、絶縁性基
板2の表面に、Ni、Fe、Co、Pd、Pt、Cu、
Ag、Au、In、Sn、Al、ないしSbの各金属
膜、もしくは前記金属のうち少なくとも一つを含有する
金属膜からなる触媒供給膜3をスパッタリング法を用い
て厚さ100nm程度堆積させる。
照して説明する。まず、300mm□程度の絶縁性基板
(例えばガラス基板)2の裏面を洗浄した後、絶縁性基
板2の表面に、Ni、Fe、Co、Pd、Pt、Cu、
Ag、Au、In、Sn、Al、ないしSbの各金属
膜、もしくは前記金属のうち少なくとも一つを含有する
金属膜からなる触媒供給膜3をスパッタリング法を用い
て厚さ100nm程度堆積させる。
【0031】そして、周知のフォトリソグラフィ法によ
り、触媒供給膜3をTFT1の大きさの相当する所定の
パターンに加工する。次いで、絶縁性薄膜4として酸化
シリコン膜(SiO2)や窒化シリコン膜(SiN)を
化学的気相成長法(CVD法)やスパッタリング法を用
いて厚さ100〜1300nm程度堆積させる。
り、触媒供給膜3をTFT1の大きさの相当する所定の
パターンに加工する。次いで、絶縁性薄膜4として酸化
シリコン膜(SiO2)や窒化シリコン膜(SiN)を
化学的気相成長法(CVD法)やスパッタリング法を用
いて厚さ100〜1300nm程度堆積させる。
【0032】絶縁性薄膜4を形成したのち、周知のフォ
トリソグラフィ法により、絶縁性薄膜4の表面に第1コ
ンタクトホール5を形成する。このときのフォトリソグ
ラフィ法では、絶縁性薄膜4をフッ酸等を用いてエッチ
ングするのが好ましい。なお、第1コンタクトホール5
は触媒供給膜3の上方にあって、触媒供給膜3の一部の
領域を覆う大きさに形成される。第1コンタクトホール
5は、次に形成する非晶質シリコン膜14中に触媒元素
を導入するための導入口となる。(図3(a)参照) 次に、絶縁性薄膜4上に、半導体薄膜として、非晶質シ
リコン(a―Si)の薄膜14をCVD法といった手法
を用いて厚さ50〜100nm程度堆積させる。このと
き、非晶質シリコン薄膜14が第1コンタクトホール5
の内部にも入り込んで形成されるので、非晶質シリコン
薄膜14は触媒供給膜3の表面に接することになる。
トリソグラフィ法により、絶縁性薄膜4の表面に第1コ
ンタクトホール5を形成する。このときのフォトリソグ
ラフィ法では、絶縁性薄膜4をフッ酸等を用いてエッチ
ングするのが好ましい。なお、第1コンタクトホール5
は触媒供給膜3の上方にあって、触媒供給膜3の一部の
領域を覆う大きさに形成される。第1コンタクトホール
5は、次に形成する非晶質シリコン膜14中に触媒元素
を導入するための導入口となる。(図3(a)参照) 次に、絶縁性薄膜4上に、半導体薄膜として、非晶質シ
リコン(a―Si)の薄膜14をCVD法といった手法
を用いて厚さ50〜100nm程度堆積させる。このと
き、非晶質シリコン薄膜14が第1コンタクトホール5
の内部にも入り込んで形成されるので、非晶質シリコン
薄膜14は触媒供給膜3の表面に接することになる。
【0033】そして、非晶質シリコン薄膜14を形成し
たガラス基板2を窒素雰囲気にしたアニール炉100に
入れて550℃,8時間といった所定の温度と時間でア
ニール処理することで、非晶質シリコン薄膜14を結晶
化する。このとき、第1コンタクトホール5を介して触
媒供給膜3中の触媒元素が非晶質シリコン薄膜14に導
入されるため、非晶質シリコン薄膜14は、触媒供給膜
3の接触点を起点として横方向に結晶成長する。(第3
図(b)参照) 結晶成長中、非晶質シリコン薄膜14に形成される結晶
化領域15は、図4の平面図に示すように、第1コンタ
クトホール5を中心に、放射状に外側へ向かって広がっ
ていく。また、このようにして得られる結晶性シリコン
薄膜6の成長距離(第1コンタクトホール5を起点とし
た結晶化シリコン薄膜6の周縁位置までの距離)Lはア
ニール温度が高い程、また、アニール時間が長いほど長
くなる。そのため、TFT1のレイアウトやTFT1の
製造に使用するプロセスに応じて温度、時間は選択すれ
ばよい。本実施の形態では、結晶化領域15は、第1コ
ンタクトホール5から楕円状に拡がり、成長距離Lは楕
円の長径方向には約60μm、短径方向には約40μm
となる。
たガラス基板2を窒素雰囲気にしたアニール炉100に
入れて550℃,8時間といった所定の温度と時間でア
ニール処理することで、非晶質シリコン薄膜14を結晶
化する。このとき、第1コンタクトホール5を介して触
媒供給膜3中の触媒元素が非晶質シリコン薄膜14に導
入されるため、非晶質シリコン薄膜14は、触媒供給膜
3の接触点を起点として横方向に結晶成長する。(第3
図(b)参照) 結晶成長中、非晶質シリコン薄膜14に形成される結晶
化領域15は、図4の平面図に示すように、第1コンタ
クトホール5を中心に、放射状に外側へ向かって広がっ
ていく。また、このようにして得られる結晶性シリコン
薄膜6の成長距離(第1コンタクトホール5を起点とし
た結晶化シリコン薄膜6の周縁位置までの距離)Lはア
ニール温度が高い程、また、アニール時間が長いほど長
くなる。そのため、TFT1のレイアウトやTFT1の
製造に使用するプロセスに応じて温度、時間は選択すれ
ばよい。本実施の形態では、結晶化領域15は、第1コ
ンタクトホール5から楕円状に拡がり、成長距離Lは楕
円の長径方向には約60μm、短径方向には約40μm
となる。
【0034】このときのアニール炉100の加熱温度と
しては、600℃以下、好ましくは550℃以下が好ま
しい。この熱温度は、TFT1のサイズを考えると前記
した成長距離Lが必要であることから採用しているが、
このような低温の加熱温度にすると、ガラス基板2とし
て、安価であるものの、耐熱性能に若干劣る無アルカリ
ガラスを用いることができ、コストダウンにつながる。
しては、600℃以下、好ましくは550℃以下が好ま
しい。この熱温度は、TFT1のサイズを考えると前記
した成長距離Lが必要であることから採用しているが、
このような低温の加熱温度にすると、ガラス基板2とし
て、安価であるものの、耐熱性能に若干劣る無アルカリ
ガラスを用いることができ、コストダウンにつながる。
【0035】この後、周知の手法を用いてゲート絶縁膜
8とゲート電極膜(図示省略)とを堆積したのち、周知
のフォトリソグラフィ法によりゲート電極膜をパターニ
ングすることでゲート電極9を形成する。さらに、ゲー
ト電極9の両端の所定領域にイオンドープ法により不純
物としてリンイオンを注入し、レーザーアニール法で不
純物注入領域を活性化することでソース・ドレイン領域
7A、7Bを形成する。
8とゲート電極膜(図示省略)とを堆積したのち、周知
のフォトリソグラフィ法によりゲート電極膜をパターニ
ングすることでゲート電極9を形成する。さらに、ゲー
ト電極9の両端の所定領域にイオンドープ法により不純
物としてリンイオンを注入し、レーザーアニール法で不
純物注入領域を活性化することでソース・ドレイン領域
7A、7Bを形成する。
【0036】ソース・ドレイン領域7A,7Bを形成し
たのち、さらに、層間絶縁膜10を堆積する。そして、
層間絶縁膜10に周知のフォトリソグラフィ法により、
第2コンタクトホール11A、11Bを形成する。そし
て、電極導出部13とソース・ドレイン電極12A、1
2Bとを形成すると、図1に示すTFT1が完成する。
たのち、さらに、層間絶縁膜10を堆積する。そして、
層間絶縁膜10に周知のフォトリソグラフィ法により、
第2コンタクトホール11A、11Bを形成する。そし
て、電極導出部13とソース・ドレイン電極12A、1
2Bとを形成すると、図1に示すTFT1が完成する。
【0037】このようにして製造されるTFT1では、
結晶性シリコン薄膜6は、その表面がプラズマやエッチ
ング液に晒されることなく形成されるので、その表面に
不純物や金属元素によるプラズマダメージやエッチング
ダメージが形成されることがない。そのため、結晶化シ
リコン薄膜6の上層に設けられるゲート絶縁膜8との間
に良好な界面状態を形成することができ、これによって
TFT特性の低下が防止されている。
結晶性シリコン薄膜6は、その表面がプラズマやエッチ
ング液に晒されることなく形成されるので、その表面に
不純物や金属元素によるプラズマダメージやエッチング
ダメージが形成されることがない。そのため、結晶化シ
リコン薄膜6の上層に設けられるゲート絶縁膜8との間
に良好な界面状態を形成することができ、これによって
TFT特性の低下が防止されている。
【0038】また、このTFT1では、非晶質シリコン
膜14の下部に選択的に形成されたコンタクトホール5
を介して触媒供給膜3から導入された触媒元素を用い
て、非晶質シリコン膜14の結晶成長を促進させている
ので、その分、結晶成長に要する処理時間の短縮化と、
結晶成長に要する熱処理温度の低温化とが可能となって
いる。さらには、触媒元素をコンタクトホール5から部
分的に非晶質シリコン薄膜14に供給して結晶化させて
いるので、非晶質シリコン膜14に対して横方向(膜幅
方向)に沿って結晶を成長させることができる。そのた
め、不純物(触媒元素)を半導体領域の周縁部分まで追
いやって、半導体領域として用いられる結晶性シリコン
薄膜6の中央部に触媒元素を無くしてしまい、これによ
って不純物残存に起因する特性劣化を防止できるとい
う、横方向結晶の利点を享受することができる。
膜14の下部に選択的に形成されたコンタクトホール5
を介して触媒供給膜3から導入された触媒元素を用い
て、非晶質シリコン膜14の結晶成長を促進させている
ので、その分、結晶成長に要する処理時間の短縮化と、
結晶成長に要する熱処理温度の低温化とが可能となって
いる。さらには、触媒元素をコンタクトホール5から部
分的に非晶質シリコン薄膜14に供給して結晶化させて
いるので、非晶質シリコン膜14に対して横方向(膜幅
方向)に沿って結晶を成長させることができる。そのた
め、不純物(触媒元素)を半導体領域の周縁部分まで追
いやって、半導体領域として用いられる結晶性シリコン
薄膜6の中央部に触媒元素を無くしてしまい、これによ
って不純物残存に起因する特性劣化を防止できるとい
う、横方向結晶の利点を享受することができる。
【0039】ところで、上述した実施の形態では、触媒
供給膜3として、Ni、Fe、Co、Pd、Pt、C
u、Ag、Au、In、Sn、Al、ないしSbの各金
属膜、もしくは前記金属のうち少なくとも一つを含有す
る金属膜としたが、触媒供給膜3はこのような構成に限
定されるものではない。すなわち、触媒供給膜3は、N
i、Fe、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、ないしSbのうち少なくとも一つを含
有する半導体化合物膜(好ましくは、シリコン化合物
膜)としても、同様の効果を奏することができる。
供給膜3として、Ni、Fe、Co、Pd、Pt、C
u、Ag、Au、In、Sn、Al、ないしSbの各金
属膜、もしくは前記金属のうち少なくとも一つを含有す
る金属膜としたが、触媒供給膜3はこのような構成に限
定されるものではない。すなわち、触媒供給膜3は、N
i、Fe、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、ないしSbのうち少なくとも一つを含
有する半導体化合物膜(好ましくは、シリコン化合物
膜)としても、同様の効果を奏することができる。
【0040】
【発明の効果】以上のように、本発明によれば、次のよ
うな効果を奏することができる。
うな効果を奏することができる。
【0041】請求項1,4,5の効果 触媒供給膜を非晶質半導体膜の下側に配置したので、触
媒供給膜形成時には、非晶質半導体膜が存在しなくな
り、そのために、触媒供給膜の形成によって非晶質半導
体膜にタメージを与えたりすることがなくなった。
媒供給膜形成時には、非晶質半導体膜が存在しなくな
り、そのために、触媒供給膜の形成によって非晶質半導
体膜にタメージを与えたりすることがなくなった。
【0042】また、触媒供給膜は絶縁膜を介して非晶質
半導体膜の下側に配置されるので、結晶化工程を終了し
たのちも、そのまま放置しておくことができるようにな
り、非晶質半導体膜にタメージを与える触媒供給膜の除
去工程を行う必要がなくなった。
半導体膜の下側に配置されるので、結晶化工程を終了し
たのちも、そのまま放置しておくことができるようにな
り、非晶質半導体膜にタメージを与える触媒供給膜の除
去工程を行う必要がなくなった。
【0043】このような理由により、ダメージのない結
晶化半導体膜を形成することが可能となり、その分、半
導体装置の特性を向上させることができ、特に、液晶表
示装置においては、高精細で大面積なアクティブマトリ
クス基板に必要な画素スイッチング素子と駆動回路を同
時に形成するために要求される高速で高性能、かつ高信
頼性を同時に満たすようなTFTといった半導体装置を
製造することが可能となった。
晶化半導体膜を形成することが可能となり、その分、半
導体装置の特性を向上させることができ、特に、液晶表
示装置においては、高精細で大面積なアクティブマトリ
クス基板に必要な画素スイッチング素子と駆動回路を同
時に形成するために要求される高速で高性能、かつ高信
頼性を同時に満たすようなTFTといった半導体装置を
製造することが可能となった。
【0044】また、本発明を実施するために必要な追加
工程は、絶縁性基板上に触媒供給膜を形成するという、
極めて一般的で量産性の高い工程であるため、特殊な設
備の導入などは不要である。そのため、本発明を実施す
るにも、ほとんど設備投資を行う必要はない。
工程は、絶縁性基板上に触媒供給膜を形成するという、
極めて一般的で量産性の高い工程であるため、特殊な設
備の導入などは不要である。そのため、本発明を実施す
るにも、ほとんど設備投資を行う必要はない。
【0045】請求項2の効果 触媒供給膜を光を遮断する膜としたので、上述した効果
とともに遮光膜を設けたことによる効果、すなわち、ア
クティブマトリクス型の液晶表示装置等のスイッチング
素子として半導体装置を用いた場合に、その特性変動を
防止して、信頼性を向上させることが可能となる、とい
う効果も奏することができる。また、このような新たな
効果を奏する遮光膜を形成する工程と触媒供給膜を形成
する工程とを一つにまとめることができて、その分製造
が簡単になる、という効果も奏することができる。
とともに遮光膜を設けたことによる効果、すなわち、ア
クティブマトリクス型の液晶表示装置等のスイッチング
素子として半導体装置を用いた場合に、その特性変動を
防止して、信頼性を向上させることが可能となる、とい
う効果も奏することができる。また、このような新たな
効果を奏する遮光膜を形成する工程と触媒供給膜を形成
する工程とを一つにまとめることができて、その分製造
が簡単になる、という効果も奏することができる。
【0046】請求項3の効果 触媒成分の供給を絶縁膜に設けた開口部から行うので、
これによって行う非晶質半導体膜の結晶化工程を横方向
に沿った結晶化とすることができた。そのため、触媒成
分等の不純物を結晶化領域の主要部分から排除できると
いう、横方向に沿った結晶化による利点を享受すること
ができる。
これによって行う非晶質半導体膜の結晶化工程を横方向
に沿った結晶化とすることができた。そのため、触媒成
分等の不純物を結晶化領域の主要部分から排除できると
いう、横方向に沿った結晶化による利点を享受すること
ができる。
【0047】なお、本発明を実施するために必要な追加
工程は、絶縁膜に開口部を形成するという、極めて一般
的で量産性の高い工程であるため、特殊な設備の導入な
どは不要である。そのため、本発明を実施するにも、ほ
とんど設備投資を行う必要はない。
工程は、絶縁膜に開口部を形成するという、極めて一般
的で量産性の高い工程であるため、特殊な設備の導入な
どは不要である。そのため、本発明を実施するにも、ほ
とんど設備投資を行う必要はない。
【図1】本発明の一実施の形態の半導体装置の製造方法
で製造したTFTの構造を示す断面図である。
で製造したTFTの構造を示す断面図である。
【図2】本発明の一実施の形態の半導体装置の製造方法
で製造したTFTの構造を示す平面図である。
で製造したTFTの構造を示す平面図である。
【図3】本発明の一実施の形態の半導体装置の製造方法
の工程の各段階をそれぞれ示す断面図である。
の工程の各段階をそれぞれ示す断面図である。
【図4】本発明の一実施の形態の半導体装置の製造方法
の工程の途中の状態を示す平面図である。
の工程の途中の状態を示す平面図である。
2 ガラス基板 3 触媒供給膜 4 絶縁性薄膜 6 結晶性シリコン薄膜 14 非晶質シリコン薄膜
Claims (5)
- 【請求項1】 絶縁性基板の表面に触媒供給膜を形成す
る工程と、 前記絶縁性基板に、前記触媒供給膜を覆って絶縁膜を形
成する工程と、 前記絶縁膜上に非晶質半導体膜を形成する工程と、 前記触媒供給膜の成分を触媒にして前記非晶質半導体膜
を結晶化する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項2】 前記触媒供給膜を光を遮断する材質の膜
から構成することを特徴とする請求項1記載の半導体装
置の製造方法。 - 【請求項3】 前記絶縁膜を形成した後、この絶縁膜に
前記触媒供給膜に達する開口部を形成する工程を更に含
み、 かつ、前記非晶質半導体膜を結晶化する工程は、前記開
口部を介して非晶質半導体膜に接する触媒供給膜表面か
ら触媒成分を供給しつつ行うことを特徴とする請求項1
または2記載の半導体装置の製造方法。 - 【請求項4】 前記触媒供給膜は、Ni、Fe、Co、
Pd、Pt、Cu、Ag、Au、In、Sn、Al、な
いしSbの各金属膜、もしくは前記金属のうち少なくと
も一つを含有する金属膜であることを特徴とする請求項
1ないし3のいずれか記載の半導体装置の製造方法。 - 【請求項5】 前記触媒供給膜は、Ni、Fe、Co、
Pd、Pt、Cu、Ag、Au、In、Sn、Al、な
いしSbのうち少なくとも一つを含有する半導体化合物
膜であることを特徴とする請求項1ないし3のいずれか
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04441096A JP3198378B2 (ja) | 1996-03-01 | 1996-03-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04441096A JP3198378B2 (ja) | 1996-03-01 | 1996-03-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09237760A JPH09237760A (ja) | 1997-09-09 |
JP3198378B2 true JP3198378B2 (ja) | 2001-08-13 |
Family
ID=12690749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04441096A Expired - Fee Related JP3198378B2 (ja) | 1996-03-01 | 1996-03-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3198378B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4626796B2 (ja) * | 2002-10-09 | 2011-02-09 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電子機器 |
KR100600874B1 (ko) * | 2004-06-09 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
-
1996
- 1996-03-01 JP JP04441096A patent/JP3198378B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09237760A (ja) | 1997-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
KR100559060B1 (ko) | 결정성반도체제작방법 | |
US6013544A (en) | Method for fabricating a semiconductor device | |
KR100839735B1 (ko) | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 | |
US6011275A (en) | Semiconductor device and method of manufacturing the same | |
KR100715908B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
US6861300B2 (en) | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels | |
KR20010039906A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR100958826B1 (ko) | 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법 | |
JP3198378B2 (ja) | 半導体装置の製造方法 | |
KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
JPH10209467A (ja) | 薄膜半導体装置 | |
KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
JP3238072B2 (ja) | 薄膜トランジスタ | |
KR100761082B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
JPH08148425A (ja) | 半導体装置およびその製造方法 | |
JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
KR100659581B1 (ko) | 실리콘 결정화 방법 및 상기 결정화 방법으로 제조된 박막트랜지스터 및 그 제조방법 | |
US20060040434A1 (en) | Method of fabricating thin film transistor | |
JPH11354800A (ja) | 薄膜トランジスタ及びその形成方法並びに液晶表示装置 | |
KR100397876B1 (ko) | 박막트랜지스터와 그 제조방법 | |
KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
JP2001155995A (ja) | 半導体装置の製造方法 | |
JP2000323717A (ja) | 薄膜トランジスタおよびこの薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |