KR100955380B1

KR100955380B1 - 폴리실리콘 액정표시소자 제조방법

Info

Publication number: KR100955380B1
Application number: KR1020030043991A
Authority: KR
Inventors: 양준영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2010-04-29
Anticipated expiration: 2023-06-30
Also published as: KR20050003274A

Abstract

본 발명은 폴리실리콘 액정표시소자에 관한 것으로, 기판 상에 게이트 라인과 데이터 라인을 동시에 형성하는 단계, 데이터 라인과 액티브 층을 연결하는 금속박막을 형성하는 단계, 상기 금속박막을 리프트 오프 공정을 통해 제거하는 단계, 상기 금속박막 상에 화소전극을 형성하는 단계를 통해 폴리실리콘 액정표시소자를 제조함으로써 공정에 적용되는 마스크의 수를 줄이고 공정을 단축하는 효과를 얻을 수 있다.

폴리실리콘, 리프트 오프, 금속박막

Description

폴리실리콘 액정표시소자 제조방법{FABRICATION METHOD OF POLYCRYSTALLINE LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 구동회로부와 화면표시부가 동일 기판 상에 형성되는 종래의 폴리실리콘 액정표시소자의 개략적 구조를 나타내는 단면도.

도2a~2h는 종래의 폴리실리콘 액정표시소자의 제조공정을 나타내는 공정 수순도.

도3a~3g는 본 발명의 폴리실리콘 액정표시소자의 제조공정을 나타내는 공정 수순도.

********* 도면의 주요부분에 대한 부호의 설명************

301:기판 302:버퍼층

303:액티브 층 304:게이트 절연막

305:게이트 전극 306:데이터 라인

307:보호막 308:감광막

309,309a,309b,309c:금속박막 310:화소전극

본 발명은 액정표시소자의 제조 방법에 관한 것으로써, 특히 액티브층으로 폴리실리콘을 적용하는 폴리실리콘 액정표시소자 제조 방법에 관한 것이다.

구동회로부 분리형 액정표시소자는 화면을 표시하는 화면 표시부와 상기 화면 표시부를 구동하는 구동회로부로 구분될 수 있는데, 화면 표시부와 구동회로부가 분리되어 형성되고 TCP(Tape Carrier Package)등을 통하여 서로 연결되어 있다.

반면, 구동회로부 일체형 액정표시소자는 화면 표시부를 구성할 때 구동회로부를 동시에 동일한 기판 상에 형성하는 방법을 사용함으로 구동회로부 분리형 액정표시소자에 비해 제조 공정에서 편리하다.

구동회로부 일체형 액정표시소자를 구성하기 위해서는 미세한 소자 형성이 가능한 폴리실리콘 층을 채널 층으로 주로 사용한다.

또한, 폴리실리콘을 채널 층으로 사용하는 액정표시소자는 비정질 실리콘을 채널로 사용하는 액정표시소자에 비해 채널의 이동도가 우수하여 고속 동작을 요하는 액정표시소자의 제조에 적합하다. 보통, 비정질 박막트랜지스터(Thin Film Transistor, TFT)의 전기적 이동도가 0.1~1㎠/Vsec 정도인데 반해, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 TFT의 전기적 이동도는 100㎠/Vsec가 넘는 값을 가진다.

상기의 폴리실리콘을 채널로 사용하는 구동회로부 일체형 액정표시소자를 도 1을 통해서 살펴보면, 단위화소들이 매트릭스 형태로 배열된 화면 표시부(101)와 화면 표시부의 외곽으로 화면 표시부의 소자들을 구동하기 위한 구동회로부(102)가 형성되어 있다. 상기 구동회로부(102)에는 게이트 드라이버(104)와 데이터 드라이 버(103)등의 구동회로부가 형성되어 있다.

상기 구동회로부에는 P-채널과 N-채널 MOS(Complementary Metal Oxide Semiconductor)를 하나의 회로에 동시에 구성하여 단위 트랜지스터의 기능을 발휘하게 한 IC 회로가 단위체를 형성하며 화면 표시부의 단위화소들과 연결되어 있다.

도 2를 통하여 P채널 TFT와 N채널 TFT를 구비하는 구동회로부와 단위화소를 구비하는 화면 표시부의 개략적 단면을 중심으로 폴리실리콘 액정표시소자의 제조방법을 살펴본다.

폴리실리콘 액정표시소자를 제조하기 위하여 먼저, 기판(201)을 준비하고 상기 기판 상에 실리콘 산화막으로 구성되는 버퍼층(202)을 형성한다.

상기 실리콘 산화막 상에 증착 온도가 낮은 플라즈마 화학기상증착방법 (plasma enhanced chemical vapor deposition; PECVD)에 의해 비정질 실리콘막(203)을 증착하고, 약 400℃정도의 온도에서 열처리를 하여 비정질 실리콘막에 포함된 수소를 이탈시키는 탈 수소공정을 거친다. 비정질 실리콘을 탈 수소화하는 것은 비정질 실리콘을 폴리실리콘화 하는 과정에서 수소가스가 폭발적으로 발생하여 기판에 손상을 줄 수 있으므로 열처리를 통해 미리 제거하는 것이다.

다음으로 비정질 실리콘을 다결정화하기 위하여 상기 비정질 실리콘 층이 형성된 기판을 열처리한다. 액정표시소자를 형성하는 기판은 통상 유리기판으로써 고온의 열처리를 할 경우 유리 기판이 열에 의해 변성될 수 있으므로 유리기판을 이용하여 폴리실리콘 TFT를 형성하는 공정에서는 저온에서 순간적인 열처리를 통해 비정질 실리콘을 결정질 실리콘으로 만들 수 있는 레이저 어닐링 방법을 사용한다.

그러므로 비정질 실리콘이 형성된 기판을 엑시머 레이저 등을 조사하여 기판 전체에 형성된 비정질 실리콘을 다결정질 실리콘(폴리실리콘)으로 변화시킨다.

폴리실리콘이 형성된 다음, 상기의 폴리실리콘을 건식각을 통하여 화면 표시부중 화소전극의 액티브층, 구동회로부의 CMOS중 P형 박막트랜지스터와 N형 박막트랜지스터의 액티브층을 정의한다. 도 2b는 실리콘 산화층(202)상에 비정질 실리콘 층이 결정화되고 식각되어 정의된 화소전극의 액티브층(203a), N형 박막트랜지스터의 액티브층(203b), P형 박막트랜지스터의 액티브층(203c)을 도시하고 있다.

폴리실리콘으로 이루어진 액티브층을 형성한 다음, 상기 액티브층을 보호하고 상부에 형성될 게이트 라인과 액티브층을 절연하기 위한 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 구성된 게이트 절연막을 기판 전면에 형성하고, 게이트 메탈을 스퍼터링 방법에 의해서 상기 게이트 절연막 상에 형성한다. 상기 게이트 메탈을 마스크를 적용하고 사진 식각공정을 통하여 화면 표시부 TFT의 게이트전극과 CMOS중 N-TFT와 P-TFT용 게이트전극으로 각각 패터닝한다.

상기 게이트 전극은 도전성과 화소전극으로 사용되는 ITO(Indium Tin Oxide)막과의 오믹 컨택을 위하여 알루미늄과 몰리브덴의 이중 층을 사용하거나 단지 몰리브덴으로만 이루어진 단일 층을 적용하여 게이트 전극을 형성할 수 있다.

게이트 전극이 패터닝된 후에 상기 화소부와 회로부의 TFT소자를 게이트 전극과 드레인 및 소스 전극과의 리키지(leakage)전류를 방지하는데 효과적인 LDD 형으로 형성하기 위하여 불순물 이온을 주입한다. 주입되는 불순물로는 N형 TFT를 형성하기 위해서는 전자를 공여하는 원소주기율표상 5족 원소에 해당하는 인(P)이나 비소(As)등 원소를 상기 폴리실리콘 층에 주입하고 P형 TFT를 형성하기 위해서는 홀(hole)을 공여하는 원소주기율표상 3족 원소에 해당하는 붕소(B)등의 원소를 주입한다.

도 2d를 통하여 LDD(lightly doped drain)형 TFT를 형성하는 공정을 설명하면, 게이트 라인(205)이 형성된 기판 전체에 스핀 코팅 방법 등에 의해 감광막을 형성하고 포토 리소그라피(photo lithography)공정을 통하여 감광막으로 P형 TFT가 형성될 영역은 가리고 나머지 영역의 감광막은 제거한다. 상기 결과, P형 TFT 영역은 감광막(206)에 의해 가려지고 나머지 화소영역과 N형 TFT 영역은 오픈된 모습을 도 2d를 통하여 확인할 수 있다.

다음으로 오픈된 영역 상에 존재하는 게이트 라인(205)과 상기 감광막(206)을 마스크로 적용하여 저농도의 인(P)등의 5족 원소를 이온 주입한다. 상기의 결과, 화면 표시부 TFT의 액티브층(203a)과 구동 회로부 N형 TFT의 액티브층(203b)에는 저농도의 N형 이온이 주입되고 액티브층 중 게이트 라인에 의해 가려진 영역은 이온이 주입되지 않은 상태로 남게 된다. 저농도의 인(P) 이온을 주입한 후에 상기 감광막을 제거한다.

LDD형의 TFT는 액티브층 중 채널 층과 가까운 소스/드레인 전극부는 저농도의 불순물이 도핑 되어 있고 채널과 이격된 영역의 소스/드레인 전극부는 고농도의 불순물이온이 도핑 되어 있는 구조이므로, 도 2e에서와 같이, 액티브층 중 게이트 전극과 이격된 영역에 고농도의 불순물을 주입하기 위하여 기판 전체에 감광막을 코팅하고 P형 TFT 영역 전체와 N형 TFT 영역 중 게이트 전극 및 일부 액티브층이 가려지도록 감광막(207)을 패터닝한다. 상기 감광막(207)을 마스크로 적용하여 고농도의 N형 불순물을 이온 주입하여 N형 TFT를 완성한다.

다음으로 P형 TFT를 LDD 형의 TFT로 형성하는 공정을 진행한다.

P형 TFT를 형성하는 공정은 상기에서 설명한 바와 같이 N형 TFT를 만드는 공정과 동일하게 진행된다.

도 2f에서 도시한 바와 같이, P형 TFT를 LDD형으로 구성하기 위하여 N형 TFT가 형성된 영역 전체를 감광막(210)으로 가리고 저농도의 붕소(B)등의 3족 이온을 P형 TFT의 액티브층상에 주입한다. 그 결과, 저농도의 P형 이온이 주입된 P형 TFT의 액티브층(211)을 도 2f를 통하여 확인할 수 있다.

저농도의 P형 이온을 주입한 후, 도 2g에서와 같이 N형 TFT 형성영역과 P형TFT의 게이트 전극과 일부 액티브층을 감광막(213)으로 가리고 고농도의 P형 이온을 주입하여 LDD형의 P형 TFT를 완성한다.

상기에서 P형 또는 N형의 이온이 주입된 영역은 TFT의 소스/드레인 전극과 연결되는 액티브 영역으로 작용한다.

상기의 결과물에 실리콘 질화막 또는 실리콘 산화막의 절연막(214)을 기판 전체에 형성하고 TFT 소자 중 소스와 드레인 전극이 형성될 영역에 컨택홀(220)를 형성한다. 상기 컨택홀은 도 2h에서 도시된 바와 같이, 화소부와 구동 회로부의 TFT 모두에 형성되며 상기 컨택홀(220) 상에 소스/드레인 전극용 도전층을 형성하고 패터닝하여 소스/드레인 전극을 형성한다.

도 2i는 TFT상에 소스/드레인 전극이 형성된 모습을 도시하고 있다.

다음으로 상기 공정 결과 형성된 TFT소자를 보호하기 위해 주로 실리콘 산화막 성분으로 구성되는 보호막(217)을 형성하고, 상기의 보호막(217) 상에 화소영역 상의 TFT 중 드레인 전극이 노출되도록 컨택홀(219)을 형성한다.

상기 결과물에 화소전극용 ITO막을 형성하여 상기 컨택홀(219)과 전기적으로 연결되게 한 다음 패터닝하여 화소전극(218)을 형성한다.

상기에서, 폴리실리콘을 채널로 사용하는 액정표시소자의 제조방법을 살펴보았다.

폴리실리콘을 채널 층으로 사용하는 액정표시소자는 소자의 동작특성이 우수한 장점은 있지만 공정이 매우 복잡한 단점이 있다.

그러므로 폴리실리콘을 채널로 적용하는 액정표시소자의 제조에 있어서는 공정의 단축이 가장 큰 문제점이며 상기의 문제점을 해결하기 위하여 다양한 시도가 이루어지고 있다.

본 발명은 상기와 같이 폴리실리콘을 채널 층으로 사용하는 액정표시소자를 제조함에 있어서 공정을 단축하는 것을 목적으로 한다. 폴리실리콘을 채널 층으로 사용하기 위해서는 비정질 실리콘을 결정질 실리콘으로 변형시켜야하는데, 이를 위해서는 레이저 어닐링을 실시한다. 레이저 어닐링 공정은 상당한 시간을 요하는 공정으로써 폴리실리콘 액정표시소자가 생산력에서나 가격 면에서 경쟁력을 확보하기 위해서는 무엇보다도 공정 수를 줄이는 것이 필수적이다. 그러므로 본 발명은 게이트 전극을 포함하는 게이트 라인과 소오스 전극을 포함하는 데이터 라인을 동시에 형성하고 리프트 오프(lift off)공정을 통하여 게이트 전극 및 소오스 전극을 형성함으로써 공정 수를 줄이고자 안출된 것이다.

본 발명의 폴리실리콘 액정표시소자의 제조 방법은 기판을 준비하는 단계; 상기 기판 상에 액티브층을 형성하는 단계; 상기 액티브 층상에 데이터 라인과 게이트 전극을 포함하는 게이트 라인을 동시에 형성하는 단계; 상기 데이터 라인과 액티브층의 일부를 노출시키는 단계; 상기 노출된 데이터 라인과 액티브 층상에 도전 막을 형성하는 단계; 상기 도전 막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

특히, 액티브층을 형성하고 상기 액티브 층상에 형성되는 데이터 라인은 채널 층으로 사용되는 액티브층과 이격되어 형성되는 것을 특징으로 하며, 상기 노출된 액티브층과 데이터 라인 상에 형성되는 도전막의 일부를 제거하는 공정은 리프트 오프(lift off)공정을 통하여 형성되는 것을 특징으로 한다.

본 발명의 폴리실리콘 액정표시소자의 제조 방법을 도 3a~ 3g를 통하여 상세히 설명한다.

폴리실리콘 층을 채널 층으로 사용하는 이유는 폴리실리콘이 비정질 실리콘에 비해 전기이동도가 높아 소자특성이 우수하기 때문인데 고속의 동작특성을 요하는 액정표시소자에 적합하다. 또한 디자인 룰(design rule)을 극소화하여 동일 기판 상에 구동회로부와 화면표시부를 동시에 형성할 수 있어 제조 공정에서 편리한 장점이 있다.

구동회로부나 화면표시부를 구성하는 소자의 기본은 박막트랜지스터인데, 특히 고화질의 액정표시소자를 제조하기 위해서는 오늘날, 미세한 디자인 룰을 가진 TFT소자가 사용되고 있다.

TFT 소자가 미세해지면 채널 층도 함께 좁아지기 때문에 채널 층을 통과하는 전자에 의해 소자가 훼손되는 문제가 발생할 수 있다. 상기의 문제를 해결하기 위해서 고화질의 액정표시소자의 제조를 위해서는 박막트랜지스터로 LLD형의 TFT를 주로 사용한다.

LDD(lightly doped drain) 형의 TFT는 채널 층과 인접한 액티브층을 저농도의 불순물이 도핑되게 하여 핫 케리어(hot carrier)의 발생으로 소자에 불량이 발생하는 것을 막을 수 있도록 한 것이다.

상기에서 설명한 소자의 불량을 발생시키는 핫 케리어는 주로 전자로 전자의 이동에 의해 소자를 구동하는 N형의 TFT에서 발생하므로 N형의 TFT만 LDD형으로 만들고 케리어로 전공을 사용하는 P형의 TFT에서는 LDD형의 TFT를 구성할 필요가 없다.

그러므로, 폴리실리콘 액정표시소자의 구동소자로서 N형 TFT와 P형 TFT는 LDD형으로 만드는 공정에서 약간의 차이가 있으나 대체로 동일한 공정을 통해서 이루어질 수 있다.

본 발명의 설명에서는 폴리실리콘 액정표시소자의 제조 공정을 P형의 TFT를 제조하는 공정을 중심으로 하여 설명한다.

먼저 도 3에서 도시된 바와 같이, 투명한 유리로 구성되는 기판을 준비하고 상기 기판(301)에 포함될 수 있는 불순물들이 상부에 형성될 액티브 층상으로 확산되는 것을 방지하기 위해 주로 실리콘 산화막으로 구성되는 버퍼층(302)을 형성한다. 상기 버퍼층(302)은 플라즈마화학기상증착방법(PECVD)에 의해 형성될 수 있다.

기판(301) 상에 버퍼층(302)을 형성한 다음, 상기 기판 상에 액티브층(303)을 형성하는 공정을 진행한다.

상기 액티브층을 형성하는 공정은 먼저, 기판 상에 비정질의 실리콘 층을 PECVD 방법에 의해 형성하고 상기 폴리실리콘 층을 열처리하여 다결정질의 실리콘 층으로 변화시킨다.

비정질의 실리콘은 실리콘 입자들이 서로 무작위로 배열한 상태로 존재하는데 이들을 고온의 요로(furnace)에서 가열 용융시키고 재결정을 하면 핵을 중심으로 성장하여 그레인(grain)이 큰 단결정들의 집합인 폴리실리콘 층으로 변하게 된다.

폴리실리콘은 그레인이 상당히 큰데, 그레인 경계 면적이 적을수록 전자나 전공 등이 케리어의 이동속도가 향상된다. 이는 그레인 경계를 통하여 케리어들이 이동을 하기 때문인데, 그레인의 크기가 크면 그만큼 케리어가 이동해야하는 이동거리가 작아지고 케리어의 이동도는 증가하기 때문이다.

그런데, 유리기판을 기판으로 사용하는 액정표시소자의 제조 방법에서는 고온의 요로에서 비정질 실리콘을 가열하여 폴리실리콘으로 변화시키는 방법은 적합하지가 않다. 왜냐하면 액정표시소자의 제조에 사용되는 유리기판은 600℃이상에서는 변형을 일으켜 600℃이상으로 가열하는 요로에서는 기판이 변형되는 문제가 있 기 때문이다.

그래서, 본 발명에서는 기판 상에 형성되는 비정질 실리콘 층을 폴리실리콘 층으로 변형시키기 위해서 저온 어닐링이 가능한 레이저 어닐링 방법을 사용한다.

레이저 어닐링 방법은 기판 상에 형성된 비정질의 실리콘 층에 순간적으로 고온가열이 가능한 레이저를 조사하여 비정질의 실리콘을 결정화하는 방법이다. 이 방법에 의해 유리재질로 형성되는 본 발명의 액정표시소자 기판을 변형시키지 않고 효과적으로 실리콘 층을 결정화할 수 있다.

특히, 레이저 어닐링에 의해 폴리실리콘을 형성하는 기술에는 비정질 실리콘 층을 완전히 용융시키고 수평으로 결정화를 유도하여 그레인의 경계를 최소화하는 연속적 수평결정화(sequential lateral solidification, SLS)방법에 의해서 채널 층을 구성할 수 있는데, SLS방법에 의해서 소자의 특성을 극대화시킬 수 있다.

본 발명의 액정표시소자에 사용되는 액티브층의 제조 방법은 가열 결정화 방법이나 레이저 조사에 의한 결정화 방법으로 제한될 것은 아니며 비정질 실리콘을 폴리실리콘으로 형성 가능한 방법이면 어떠한 방법도 가능하다.

기판 상에 형성된 비정질 실리콘을 폴리실리콘으로 형성한 다음, 상기 폴리실리콘 층을 패터닝하여 액티브층(303)을 정의한다.

상기 액티브층을 형성하는 방법은 상기 폴리실리콘 층상에 감광막을 도포하고, 사진식각법에 의해 액티브층 패턴을 패터닝하고 상기 패터닝된 감광막을 마스크로 적용하여 건식각하고 액티브층(303)을 형성한다.

액티브층을 형성한 다음, 실리콘 질화막 또는 실리콘 산화막으로 구성되는 게이트 절연막(304)을 PECVD 방법에 의해 형성한다.

다음으로 도 3b에서 도시된 바와 같이, 상기 게이트 절연막(304)상에 게이트 라인과 데이터 라인을 형성하기 위한 도전막을 스퍼터링 방법에 의해 증착한다.

게이트 라인과 데이터 라인을 구성하는 도전막은 주고 알루미늄과 몰리브덴의 합금이나 몰리브덴 단층을 사용할 수 있는데 사용되는 도전막은 도전성의 임의의 금속박막일 수 있다.

상기 금속성 도전막은 주로 스퍼터링(sputtering) 방법에 의해 형성되는데, 스퍼터링 방법이란 아르곤(Ar)등의 불활성 이온을 금속타겟에 충돌시키고 금속입자를 비산시켜 기판 상에 증착하게 하는 방법이다.

다음단계로, 스퍼터링 방법으로 게이트 절연막(304)상에 증착된 금속박막을 게이트 라인과 데이터 라인으로 패터닝하는 공정을 실시한다.

즉, 금속박막 상에 감광막을 스핀 코팅방법으로 도포하는 단계, 상기 감광막 상에 게이트 라인 및 데이터 라인의 패턴을 포함하는 마스크를 적용하여 노광하는 단계, 노광된 상기 감광막을 현상공정을 통해 제거하고 게이트 라인과 데이터 라인으로 포함하는 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 통하여 게이트 절연막 상에 형성된 도전막을 식각하는 단계를 거쳐 게이트 라인과 데이터 라인을 형성한다.

상기 공정에서 게이트 라인은 게이트 라인의 일 측에 형성되며 게이트 라인의 외측으로 돌출 된 게이트 전극을 포함하며 데이터 라인은 일 측에 돌출 된 소오스 전극을 포함할 수 있다. 상기 데이터 라인은 반드시 소오스 전극을 포함해야 하 는 것을 아닌 것이 본 발명의 일 특징이다.

게이트 라인과 데이터 라인을 형성하는 과정에서 게이트 전극(305)은 상기 액티브층(303)상에 형성되지만 데이터 라인(306) 또는 소오스 전극(미도시)은 상기 액티브층(303)상에 형성되지 않고 액티브 층과 이격되어 형성된다.

즉, 데이터 라인(306)은 상기 액티브 층(303)과 겹쳐 형성되지 않음이 본 발명의 한 특징이다. 본 발명의 데이터 라인은 컨택홀을 통해서 액티브 층과 연결되지 않고 화소전극을 형성하는 공정에서 데이터 라인과 액티브 층이 연결됨으로 액티브 층상에 데이터 라인이 위치해서는 안된다.

게이트 전극과 데이터 라인을 형성한 다음, 상기 게이트 전극(305)을 마스크로 적용하여 불순물이온을 액티브 층(303)으로 도핑하는 공정을 진행한다.

이는 상기 액티브 층(303)을 p형의 TFT로 형성하기 위한 공정으로 P형의 TFT를 형성하기 위해서는 주입되는 불순물이온으로 붕소(B)등의 3족 이온을 주입한다.P형 TFT는 케리어로 전공을 사용하므로 핫 케리어 작용에 의한 소자불량을 방지하기 위한 LDD형의 TFT로 구성할 필요는 없다.

도 3b에서 이온 주입 공정은 도시되지 않았지만, 상기 주입되는 불순물 이온에 의해 액티브 층(303)중 게이트 전극에 의해 가려진 부분은 불순물 이온의 주입이 없고 그 외의 액티브 층은 이온이 주입되어 케리어를 포함하게 된다.

상기의 p형 TFT를 형성하는 공정이 끝나면, 동일 평면의 일 측에 형성되는 N형 TFT를 형성하는 공정이 진행될 수 있다. 상기의 공정은 도면에 미도시 되었지만 여기서 간략히 설명하면, 상기 P형 TFT 소자 영역을 감광막으로 완전히 가리고 N형 TFT 소자 영역은 오픈하는 단계, N형 TFT 영역에 형성된 게이트 전극을 마스크로 적용하여 저농도 불순물 이온을 주입하는 단계, N형 TFT 영역에 존재하는 게이트 전극과 N형 TFT 영역에 존재하는 액티브 층의 일부를 감광막으로 가리고 고농도의 불순물 이온을 주입함으로써 LDD형의 TFT를 형성한다.

도 3b에서 형성된 게이트 라인과 데이터 라인의 평면도를 도 3c에 도시하였다. 게이트 절연막(304) 상에 게이트 라인(305a)과 데이터 라인(306)은 동일한 층상에 존재하므로 서로 겹치게 된다.

게이트 라인과 데이터 라인은 겹쳐서는 안되므로 도 3c에서 도시된 바와 같이 게이트 라인과 데이터 라인이 겹치는 영역에서는 게이트 라인(305a) 또는 데이터 라인(306)을 단락시키고 그 단락된 사이로 게이트 라인(305a) 또는 데이터 라인(306)을 통과시켜 서로 연결되지 않게 한다.

도 3c는 데이터 라인(306)의 일부를 단락시키고 그 단락된 사이로 게이트 라인이 통과하도록 한 일 실시 예를 도시한 것이다.

도 3c의 A-A'와 B-B'를 절단면으로 했을 때 나타나는 단면을 중심으로 본 발명의 나머지 공정을 상세히 설명한다.

도 3d는 도 3c의 A-A'와 B-B'를 절단면으로 했을 때 나타나는 단면을 나타낸 것이다.

도 3d에서 도시된 바와 같이, 게이트 라인과 데이터 라인을 게이트 절연막 상에 형성한 다음, 상기 게이트 라인과 데이터 라인을 절연하고 외부로부터 보호하기 위한 실리콘 산화막 또는 실리콘 질화막의 보호막(307)을 기판 전면에 형성한 다. 상기 보호막(307)은 도 3c에서 도시 된 바와 같이, 단선된 데이터 라인 사이에 형성되는 게이트 라인 상에도 동시에 형성된다. 단선된 데이터 라인 사이에 형성된 보호막을 도 3d의 B-B' 절단면도를 통하여 확인할 수 있다.

상기 보호막(307)을 기판 전면에 형성한 다음, 감광막을 스핀 코팅 방법으로 기판 전면에 형성하고 사진식각공정을 통하여 패턴을 형성한다. 상기 감광막은 보호막(307)상에 형성되면서 데이터 라인(306)의 일부와 액티브 층(303)의 일부를 식각을 통하여 노출시킬 수 있도록 패터닝된다. 또한 단선된 데이터 라인의 일부를 노출시키고 단선된 데이터 라인 사이에 형성되는 게이트 라인(305b)이 가려지도록 패터닝된다.

상기의 감광막 패턴을 마스크로 적용하여 상기 보호막(307)을 식각한다. 도 3e는 상기 보호막이 식각된 모습을 도시한 것으로, 데이터 라인(306)의 일부, 데이터 라인과 인접한 액티브 층(303)의 일부, 화소전극과 연결될 액티브 층의 일부, 단선된 데이터 라인 끝단이 노출되도록 식각을 실시한다.

그 결과, 도 3e에서 도시된 바와 같이, 데이터 라인(306)과 게이트 라인 사이가 노출되고 화소전극과 연결되는 액티브 층 상부가 노출되고 단선된 데이터 라인의 양 끝단이 노출되게 된다.

상기의 결과물에 도전성의 금속박막(309)을 얇게 증착한다. 상기의 증착되는 금속박막의 두께는 약50 Å~100Å내외로 할 수 있다.

일부가 식각된 상기 보호막(307)상에 증착되는 도전막에 의해 데이터 라인(306)과 액티브 층(303)은 서로 전기적으로 연결되게되고 화소전극과 연결될 액티브 층(303)상에도 상기 금속박막(309)이 형성되어 화소전극과 서로 전기적으로 연결될 수 있게 된다.

또한, 단선된 데이터 라인의 양끝단도 상기 금속박막(309)에 의해 서로 연결되게 된다.

상기의 얇은 금속막은 상기 보호막(307)을 식각하기 위하여 형성된 감광막(308)상에도 형성되는데, 상기 금속막을 패터닝된 상기 감광막(308)을 포함하는 기판 전면에 증착한 다음, 리프트 오프(lift off)방법에 의해 상기 감광막(308)과 그 위에 형성된 금속박막(309)을 한꺼번에 제거한다.

리프트 오프방법은 감광막 상에 금속막 등이 형성된 경우, 감광막을 제거하는 과정에서 그 상 방에 형성된 금속막 등을 동시에 제거하는 방법이다.

도 3e에 도시된 바와 같이, 상기 금속박막(309)은 상기 감광막(308)상에 일부가 형성되기 때문에 리프트 오프 방법으로 제거가 가능하다.

그 결과, 도 3f에서 도시된 바와 같이, 상기 금속박막(309)은 데이터 라인(306)과 액티브 층(303a)을 연결하면서 데이터 라인과 액티브 층(303)사이(309a) ,화소전극과의 연결되는 액티브 층상에 일부(309b)와 단선된 데이터 라인의 끝단과 단선된 데이터 라인의 사이를 통과하는 게이트 라인 사이에 남게된다(309c).

상기의 결과물에 화소전극을 형성하기 위한 투명전극인 ITO(Indium Tin Oxide)막을 증착한다.(도3g)

화소전극 물질을 상기 결과물에 증착한 결과, 도 3g에서 도시된 바와 같이, 화소전극은 데이터 라인(306)과 액티브 층(303)사이에 형성된 금속박막(309a), 화소전극과 연결되는 액티브 층상의 금속박막(309b), 단선된 데이터 라인과 그 사이를 통과하는 게이트 라인 사이에 형성되는 금속박막(309c)과 각각 형성되도록 패터닝된다.

화소전극은 상기 데이터 라인(306)과 액티브 층(303)사이의 전기적 연결을 강화하며 화소전극과 전기적 연결을 위하여 액티브 층(303)상에 형성된 금속박막(309b)과 연결된다.

또한, 단선된 데이터 라인을 서로 전기적으로 연결하는 역할을 수행한다.(도 3g) 즉, 도 3g에 도시된 바와 같이, 상기 화소전극은 단선된 데이터 라인의 양 끝단에 형성된 금속박막(309c)과 연결되고 단선된 데이터 라인 사이를 통과하는 게이트 라인 위에 형성된 보호막(307)을 건너 데이터 라인을 서로 연결한다.

상기의 결과, 본 발명의 액정표시소자에서, 데이터 라인(306)을 통하여 입력되는 데이터 신호는 금속박막과 그 위에 형성된 화소전극을 통하여 액티브 층으로 전달되고 채널 층을 통과하여 금속박막과 연결된 화소전극과 곧바로 연결된다.

즉, 종래의 액정표시소자가 구비하는 드레인 전극은 필요치가 않다.

또한, 본 발명은 데이터 라인과 게이트 라인이 동일 층위에 형성되기 때문에 발생할 수 있는 쇼트 문제를 데이터 라인과 게이트 라인이 교차하는 지점의 데이터 라인을 분리하고 그 사이를 게이트 라인이 통과하게 하고 화소전극을 형성하는 단계에서 서로 연결함으로써 해결한다.

상기에서 살펴본 바와 같이, 데이터 라인과 게이트 라인을 동일 층상에 형성하고 리프트 오프 공정을 통하여 데이터 라인과 액티브 층을 전기적으로 연결시킬 수 있도록 함으로써 사용되는 마스크의 수를 줄여 공정을 단순화 시켜 생산효율을 증대시키는 효과를 얻을 수 있다.

Claims

기판을 준비하는 단계;

상기 기판 상에 액티브 층을 형성하는 단계;

상기 액티브층을 포함한 기판 상에 게이트절연막을 형성하는 단계;

상기 게이트절연막 상에 데이터 라인과 게이트 라인을 동시에 형성하는 단계;

상기 데이터 라인과 게이트 라인을 포함한 상기 게이트절연막 상에 보호막을 형성하는 단계;

상기 보호막 상에 감광막을 형성하고 이를 패터닝하는 단계;

상기 패터닝된 감광막을 마스크로 상기 보호막과 게이트절연막을 선택적으로 패터닝하여 상기 데이터 라인과 액티브 층의 일부분을 노출시키는 단계;

상기 노출된 데이터 라인 및 액티브층과 함께 상기 패터닝된 감광막을 포함한 보호막 상에 금속박막을 형성하는 단계;

상기 감광막 상에 형성된 금속박막과 상기 감광막을 리프트 오프 공정으로 동시에 제거하여 상기 노출된 데이터 라인과 액티브층 및 상기 보호막 측벽에 금속박막 패턴을 형성하는 단계를 형성하는 단계;

상기 금속박막패턴 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조 방법.
제 1항에 있어서, 상기 게이트 라인과 상기 데이터 라인은 서로 분리되도록 상기 게이트 라인과 상기 데이터 라인 중 어느 하나가 단락되고 다른 하나는 그 사이에 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
제 1항에 있어서, 상기 액티브 층을 형성하는 단계는

기판 상에 비정질 실리콘 층을 형성하는 단계;

상기 비정질 실리콘 층을 다결정화하는 단계;

상기 다결정화된 실리콘 층을 액티브 층으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조 방법.
제 1항에 있어서, 상기 액티브 층상에 데이터 라인과 게이트 전극을 포함하는 게이트 라인을 동시에 형성하는 단계는

상기 액티브 층상에 게이트 절연막을 형성하는 단계;

상기 게이트 절연막 상에 도전막을 형성하는 단계;

상기 도전막을 게이트 라인과 데이터 라인으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
제 1항에 있어서, 상기 데이터 라인과 액티브 층의 일부분을 노출시키는 단계는 상기 액티브 층과 상기 화소전극이 연결되는 컨택홀이 동시에 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
제 1항에 있어서, 상기 데이터 라인과 액티브 층의 일부분을 노출시키는 단계는 상기 보호막 상에 감광막을 형성하는 단계;

상기 감광막을 패터닝하는 단계;

상기 패터닝된 감광막을 마스크로 적용하여 상기 보호막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
삭제
제 1항에 있어서, 상기 화소전극을 형성하는 단계는 단선된 데이터 라인이 서로 연결되도록 패터닝되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
기판 상에 형성되고, 소자의 채널 층으로 작용하는 액티브 층;

상기 액티브층을 포함한 기판 상에 형성된 게이트절연막;

상기 게이트절연막 상에 형성되고, 상기 액티브 층과 이격되며 일부분이 단선된 데이터 라인 및 상기 단선된 데이터 라인 사이를 통과하는 게이트 라인;

상기 데이터라인과 게이트라인 및 게이트절연막 상에 형성되고, 상기 데이터라인 및 액티브층 일부분을 노출시키는 컨택홀을 구비한 보호층;

상기 이격되는 데이터 라인과 액티브 층을 연결하고 상기 보호층의 컨택홀 내에 형성되는 금속박막;

상기 금속박막 상에 형성되는 화소전극을 구비하는 것을 특징으로 하는 폴리실리콘 액정표시소자.