JPH02226979A

JPH02226979A - 複合ビデオフレームストア

Info

Publication number: JPH02226979A
Application number: JP1336799A
Authority: JP
Inventors: James C Stoddard; ジェイムズ・シー・ストッダード
Original assignee: GTE Laboratories Inc
Current assignee: Verizon Laboratories Inc
Priority date: 1989-01-03
Filing date: 1989-12-27
Publication date: 1990-09-10
Also published as: EP0377443A2; CA2006126A1; EP0377443A3; US4920407A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明は、ビデオ像を電子的に記憶するための手段に関
し、特定すると、ビデオ像をソリッドステートメモリに
記憶するための手段に関する。

［従来技術、発明の課題］ソリッドステートメモリは、現在のところ、スチールフ
レーム記憶に好ましい媒体である。アナログビデオ波形
のフレームを表わす多数のディジタル化サンプルが、ラ
ンダムアクセスメモリに記憶される。完全なディジタル
化ビデオフレームは、記憶された後、他のフレームを記
憶すべしとの命令が与えられるまで、反復的に読み出さ
れ、連続的にアナログ信号に変換される。　ＴＶスタジ
オに使用される特別効果ジェネレータは、複合ビデオ信
号のディジタル表示、すなわちカラーバーストを有する
完全ビデオ信号の代わりに赤、青および緑ＴＶ信号のデ
ィジタル表示を記憶する。他方、ピクチャ・イン・ア・
ピクチャの特徴をもつＴＶ上セツト、ディジタル化Ｒ−
Ｙ、　Ｂ−ＹおよびＹ信号のフレーム記憶を採用する。

ディジタル化複合ビデオの直接記憶は、フレームスドア
、のアナログ出力が変調後ＴＶ上セツト直接的に適合し
得るようにするのに有利である。

したがって、本発明の目的は、廉価な商業部品を使用し
て、複合ビデオ信号を記憶するための装置を提供するこ
とにある。

［課題を解決するための手段］簡単にいうと、本発明に従うと、同期信号、カラーバー
スト信号およびアナログ信号を含む複合ビデオフレーム
を記憶するための装置が提供される。ビデオフレームの
同期信号、カラーバースト信号、およびアナログ信号は
、回路によりサンプル、され、ディジタル化される。２
つのアドレス可能なメモリが設けら゛れる。第１および
第２メモリに結合された入力レジスタが、複数のディジ
タル化サンプルを１＆街記憶する。第１および第２メモ
リに結合された出力レジスタが、メモリの出力を緩衝記
憶する。アドレス回路が、各サイクルごとに逐次のアド
レスをメモリに供給する。書込みサイクル中、制御手段
が、入力レジスタをしてサンプルを緩衝記憶せしめ、メ
モリをして交代に前記サンプルを記憶せしめるせしめる
ように制御信号を供給する。読取りサイクル中、制御信
号は、第１および第２メモリをして交代にサンプルを出
力せしめ、出力レジスタをして出力を緩衝記憶せしめる
ように提供される。出力をアナログ信号に変換するため
の回路が設けられている。

［発明の詳述］図面を参照すると、本発明を採用するフレームスドア回
路１０が設けられており、これが複合ビデオフレームを
記憶する。

ビデオフレームは、ＮＴＳＣ方式のような標準的テレビ
ジョン形式で記憶される。同じ原理は、ＰＬＡまたはＳ
　Ｅ　ＣＡ　Ｍのような他のテレビジョンシステムにも
直接的に応用できる。

ＮＴＳＣ方式は、１９５３年１２月１７日および１９５
４年６月６日イ寸の’Ｆｅｄｅｒａｌ　ｃｏｍｍｕｎｉ
ｃａｔｉｏｎ　Ｃｏａ＋ａ＋１ｓｓｉｏｎ。

Ｐｕｂｌｉｃ　Ｎｏｔｉｃｅｓ」に簡単に説明されてい
る。　ＮＴＳＴシステム（こおいては、各フレームは、
１７２９、９７００２６秒長で、各々２６２．５本の水
平走査線をもつ２つのフィールドより成る。２つのフィ
ールドの走査線は、）１ノ−ムごとに総数５２５本とな
るように挾まれる。各走査線は、同期信号で始まり、３
．５７９９４５ＭＨｚの色副搬送波周波数を有するカラ
ーバーストがこれに続く、水平周波数は、色副搬送波の
２／４５５倍であり、フレーム内に１）９４３７．５サ
イクルの色副搬送波が存在する。少なくとも１．３３ミ
リ秒の長さの垂直部ランキング間隔ｆＶＢＩ）と称され
る期間中に、約２１の走査線が存在する。

これらの線は、テレビジョンスクリーン上には現われず
、フレーム内に約４８３本の線のビデオ情報を残す。

回路はコーデック２０を備えるが、このコーデックは、
同期信号、カラーバースト信号およびアナログビデオ信
号を含む到来する全複合ビデオフレームをサンプルし、
ディジタル化する。サンプリング周波数は、ＮＴＳＣ色
副搬送波周波数の倍数に固定される。４の倍数の場合、
サンプリング速度は、１４．３１８．１８０Ｈｚである
０色副搬送波はまた、メモリサイクルおよびフレーム検
索をクロック作動する。ディジタル化は、単位サンプル
当り８ビツトである。ディジタル化波形は、メモリ内に
デイジタル的に記憶される。単位フレーム当り４７７゜
７５０サンプルが存在する、すなわち単位フレーム当り
３．８２２．０００ビツトが存在する。

本発明の特徴として、少なくとも４に×３２ビットの２
つのメモリ２００．３００が、交互に読取りまたは書込
みサイクルに使用され、一方が使用されている間他方を
動作から回復せしめる。各メモリの１行には、４つの８
ビツトサンプルが記憶される。各メモリは、８つの商業
的に入手可能な低コスト−０３６４に×４ダイナミック
ランダムアクセスメモリＩＣ（７Ｍ３４４６４）を使用
できる。この配列は、過剰の行を提供するが、安価な商
業的回路を使用するから、価額的に効率がよい、入力、
出力およびアト１ノスレジスタは、２つのメモリ２００
および３００により共有される。制御回路４００は、各
メモリに独特の制御信号ＲＡＳ、　ＣＡＳおよびＷＥを
供給する。コーデック（アナログ−ディジタルコンバー
タおよびディジタル−アナログコンバータ）２０から４
つの８ビツトサンプル値を直列に保持するため、７つの
入力レジスタ１ｏ１゜１０２、　１０３．　１０４．　
１０５．　１０６゜１０６および１０７が使用され、そ
れらをメモリ入力に対して３２ビット並列で利用可能に
する。フレームを記憶するプロセスは、制御回路４００
に送られる外部的に発生されるストローブパルスにより
開始され、そしてこのパルスは、アドレスカウンタをリ
セットし、データのメモリ２００゜３００への書込みを
開始する。サイクルは、カラーバースト信号の倍数でク
ロックされる。この書込みプロセスは、正確に１フ１ノ
−ム時間の間続き、その後ツレ−ムラストアは読取りモ
ードに戻る。読取りおよび書込み動作量の唯一の差は、
書込み動作中、書込みイネーブル信号が発生され、２つ
のメモリ２００，３００の各々の入力に接続される４つ
の入力レジスタ１０４，１０５，１０６および１０７の
出力が交互にイネーブルされることである。

メモリのアドレス指定は、２つのカスケード接続８ビツ
トアドレスカウンタ３０および４ｏにより発生されるが
、このカウンタは、８サンプル時間（２つのメモリバン
クの各々に対して４つの読取りまたは書込みサンプル）
後に１だけインクリメントされる。２つのカスケード接
続アドレスカウンタ３０および４０の出力は、それぞれ
イネーブルされたメモリに対して行および列アドレスを
提供するように多重化される０両メモリ２０ｏ。

３００は、各サイクルに対して同様にアドレスされる。

アドレスカウンタ３０および４０はまた、フレームの長
さを決定する目的を果たす、レジスタ１０４ないし１０
７に含まれる４つのサンプルは、記憶される全部で８つ
のサンプルに対する各メモリサイクル中各メモリ２００
．４００中に書き込まれる。

行アドレスには下位のカウンタ（より迅速に変化する）
３０が行アドレスに使用されるから、ダイナミックメモ
リ２００．３００のリフレッシュは自動的に処理される
。１フレームを記憶するのに使用される完全なメモリリ
サイクルの数は、単位フレーム当りのサンプルの数、（
４７７７５０）を、１つの全メモリリサイクルに記憶さ
れるサンプルの数（８）で除したものに等しく、そして
これはフレーム当り５９，７１８．７５となる。それゆ
え、最後のサイクルには６サンプルしかない（８サンプ
ルの０１７５）シかない。アドレスカウンタ３０および
４０に先立つ３ビツトカウンタの出力の解読は、メモリ
に対してタイミング波形を発生するするのに使用される
。１完全サイクルの余分の０，７５は、フレームの最後
のメモリリサイクルを６サンプル周期だけ延長すること
によって許容される。この結果、フレームからの６サン
プル値は記憶されず゛、読取り動作に際して、これらは
、２度目に記憶された６つのサンプル値を使用して置き
代えられる。フレームは、つねに、ビデオがブランキン
グレベルにあるときにスタートし、ストップするものと
仮定される。それゆえ、ブランキング時間の一つの部分
からのサンプルは、つねに他の部分からのサンプルと同
じ値に近づくであろう。延長されたサイクルは、もしも
短縮されたサイクルが代わりに使用された場合に起こる
であろうメモリ速度要件の違反を避けるために必要とさ
れる。

読取りモードにおいては、２つのメモリバンク出力の各
やから４つのレジスタ１０８，１０９゜１）０および１
）１に３２ビツト（４サンプル値）がストローブされる
。これらのレジスタ１０８．１０９．１）０および１）
１の出力は、−度に一回イネーブルされ、ディジタル−
アナログコンバータ２０に対してアナログビデオフレー
ムを提供する一連のディジタルサンプルを発生する。１
フレームには１）９．４３７．５サイクルの色副搬送波
が存在するから、余分の半サイクルに起因する副搬送波
における　１８０＠の位相ジャンプを修正するのに、既
知の回路を使用できる。

以上、本発明を実施する最良のモードおよび好ましい実
施例を説明した。技術に精通したものであれば、これか
ら種々の変更が明らかであろう。

本発明の技術思想は、下記の特許請求の範囲のみによっ
て限定されるものであるのブロック図である。

ｌＯ：フレームストア回路２０：　　　　　：コーデック３０．４０　　　ニアドレスカウンタ１０１．１０２，１０３，１０４１０５．１０６．１０７：　　入力レジスタ１０８．１
０９，１）０，１）１：出力レジスタ２００．３００：
メモリ４００　　　　：制御回路

【図面の簡単な説明】

Claims

【特許請求の範囲】

（１）同期信号、カラーバースト信号およびアナログ信
号を含む複合ビデオフレームを記憶する装置において、
ビデオフレームの同期信号、カラーバースト信号および
アナログ信号のディジタル化サンプルを供給するサンプ
リング手段と、行および列によりアドレスされる第１の
メモリと、行および列によりアドレスされる第２のメモ
リと、前記第１および第２のメモリに結合されて、複数
のディジタル化サンプルを緩衝記憶する入力レジスタと
、前記第１および第２のメモリに結合されて、前記メモ
リの出力を緩衝記憶する出力レジスタと、各サイクルご
とに、前記第１および第２のメモリに逐次のアドレスを
供給するアドレス手段と、書込みサイクル中、前記入力
レジスタをして前記サンプルを緩衝記憶せしめ、前記第
１および第２メモリをして前記サンプルを交代に記憶せ
しめるように制御信号を供給し、読取りサイクル中前記
第１メモリおよび前記第２メモリをして前記Ｓサンプル
を交代に出力せしめ、前記出力レジスタをして前記出力
を緩衝記憶せしめるように制御信号を供給するための制
御手段と、前記出力をアナログ信号に変換するための手
段とを備えることを特徴とする複合ビデオフレーム記憶
装置。
（２）前記第１および第２メモリが、特定のサイクルに
おいて前記アドレス手段から同じアドレスを供給されて
いる特許請求の範囲第１項記載の複合ビデオフレーム記
憶装置。
（３）前記アドレス指定手段が、サンプル数に関係づけ
られる数を累積することによってビデオフレームの長さ
を決定する特許請求の範囲第１項記載の複合ビデオフレ
ーム記憶装置。