JPS6118279A - 順次走査ビデオ・プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 この発明はテレビジョン受像機に関するもので。

特に表示された映像の垂直解像度を実効的に上げるため
の順次走査を使用・した受像機に関するものである。

〈発明の背景〉 順次走査テレビジョン受像機は既に提案されては おり、水平走査周波数（水平走査率ハ逓倍１例えされた
映像を表示させることができる。代表的な順次走査受像
機では、各ビデオ線は２個のメモリの一方に蓄積される
。一方のメモリには標準水平線周波数で人力ビデオ信号
か書込まれ、他方のメモリは標準水平線周波数の２倍の
周波数で２回読出され、それによって１本の標準線期間
内に時間圧縮された２本のビデオ線を生成する。メモリ
の出力はメモリの読出しと同期した２倍の水平走査周波
数をもった表示装置に供給され、それによってビデオ信
号の表示線の数を２倍にすることができる。

デジタル信号処理回路をもった順次走査受像機を構成す
るとき、線情報を蓄積するためにランダム・アクセス・
メモリ（ＲＡＭ　）を使用する。一般Ｋ　ｆ　シタル信
号処理装置は、信号のサンプリング。

５メモリのアドレス制御、その他の機能のために位相、
周波数の一致した所謂コヒーレントなタロツクを使用し
ている。クロマ処理を簡単にするために、一般にタロツ
クは色副搬送波周波数の整数倍に位相ロックされている
。ＮＴＳＣ標準ビデオ信号」（）用としては、クロック
周波数はしばしば色副搬送波周波数の４倍（４ｆｓｃ−
）ｓすなわち約７０ナノ秒の周期をもった１４．３ＭＨ
ｚ　　に選定されている。このクロック周波数および約
６３．５μｓ（マイクロ秒）の標準ＮＴＳＣＪｊ・期濶
・ド対して、メモリの１本の線１５は９１０個のビデオ
・サンプルすなわちピクセル（画素）を蓄積するのに９
１０個の位置をもったＲＡＭを必要とする。ＮＴＳＣ標
準のもとでは、水平線当シ正確に２２７．５の色副搬送
波サイクルがあるので、上記のメモリの要求は標準ＮＴ
Ｓ　Ｃ信号に対２０シては不変である。色副搬送波周波
数の４倍（４ｆｓｃ　）でデジタル−アナログ（Ｄ／Ａ
　）変換を行なうと、線当シ正確に９１０　（４Ｘ　２
２７．５　）個のピクセルが得られる。メモリの読出し
クロックか茅込みクロックの周波数の正確に２倍である
限シ、得られたＩ＋　２倍スピード＋１すなわち＋１時
間圧縮されたｎピクセルは、表示されたとき適正な水平
間隔と垂直配列を持つことになる。

以下では１１非標準ビデオ信号１１と称する信号を表示
するとき、上述の形式の順次走査方式では複ｔＪ。

雑問題のあることが判った。こ＼で使用されるよΔ うに、非標準と論う用語は、色副搬送波周波数と水平線
周波数との比が特定された放送用標準（例えばＮＴＳＣ
方式では２２７．５）に正確に適合しないビデオ信号を
指す。例えば、ビデオ源がビデオ・ディスクープレヤー
、ビデオ−カセット・レコーダ、ビデオ・ゲーム・ユニ
ット、あ・るいは放送テレビジョン以外のビデオ源であ
る場合は、バースト／線周波数比は標準比とがなり違っ
た値になる可能性かある。このよ５々状態では、２水平
線周期のビデオ・サンプルの数（画素またはピクセル）
は一般に９１０個（４−Ｅｓｃの書込みクロックと仮定
する）にならない。

線描シのサンプル゛（ピクセル）数のｌｊＡ　準（ｃｎ
ｏ　）からのずれは、入力水平同期信号の位相に対する
Ａ／膿換器のサンプリング信号クロック位相の歳差（プ
リセツション）を表わすので、その取扱いが困難である
。この歳差効果、１１位相スリップ１またはＩスキュー
＋１は水平タイミング誤差が各フィ一ルドを通じて累積
されると七である。さらに順次走査方式において、コヒ
ーレン）　ｆｌ　８　ｆｓｃ　読出しクロックを表示用
の２倍（２Ｈ）標準率偏向と共に使用した場合、２Ｈ偏
向に対する８　ｆｓｃ読出しタロツクの歳差はｌ）ｌ入
力ビデオ信号に対する４ｆｓｃ　（書込み）タロツクの
歳差の２倍になる。この問題は順次走査方式に特有のも
ので、累積された水平タイミング誤差または線相互間の
全ピクセルのタイ４ミング不連続を生じさせる可能性が
ある。

これにより画像の非対称、でこほこの端縁、あるいは他
の好ましくないアーティファクト（人為処理によつ−Ｃ
導入される好ましくなめ現象）のような可視効果が現わ
れる。

以上のような点から、通常のタイムベース修正器（ＴＢ
Ｃ）で順次走査プロセン＋！；ｌ−ＣＰＳＰ　）中での
スピードアップに先行するビデオ信号の前置処理につい
て考察する。ビデオ・テープ・レコーダ（ＶＴＲ）再生
信号七共に使用するのに適したタイムベース修正器の例
が米国特許第４２４９１９８号、米国特許第４４４３８
２１号の各明＃ｌ書に示されている。米国特許第４２４
９１９８号の発明では、非同期化ＶＴＲによって与えら
れたデジタル化ビデオ信号はＴＢＣメモリ（１フイール
ド〕中に記憶され、ビデオ信号のデジタル・サンプルの
蓄積に先行する遅延と同様に、蓄積位置は人力ビデオ同
期化信号成分と一定の基準信号（例えば内部同期）との
間の位相差に応答して制御される。米国特許第４４４３
８２１　号（７）発明ニオはルＴＢｃは、　ＶＴＲＭ生
信号の線内速度誤差を修正するように特にアドレスされ
ておシ、メモリに書込まれるビデオ信号の順次の線中の
速度誤差を検出するための速度誤差検出器を含んでいる
。ＴＢＣメモリの出方におけるすンプル・レベル補償器
は検出された速度誤差の関数としてメモリから読出され
たビデオ・サンプル（ピクセル）のレベルを調節し、読
出されたサンプルのレベルを、速度誤差が存在しなけれ
ばそのサンプルが読出されたときにそれか持つレベルに
等しくなるように修正される。

通常のタイムベース修正器を使用しても順次走査ビデオ
表示方式での特有の問題を解決することが出来なめ。順
次走査方式では、タイム−ベース誤差（例えばジッタ）
よシも遥かに多くの問題があり、これには非標準信号が
含まれて′おシ、線当りのピクセルの数の変化がある。

そしてこの変化は順次走査方式においてのみ生ずる各線
の２重読出しによって実効的に逓倍される。この問題は
通常のタイムベース修正器では、各線か１回尼は読出さ
れるので存在しない。

簡単に言えば、順次走査表示方式では、メモリの書込み
動作中にビデオ＋１スピードアツプ１メモリ中に４積さ
れるべきピクセルの数は異った信号源毎に変化し、信号
源によって供給されるプログラム期間中変化することも
ある。これはある状況のも七でＦｉ第２のメモリ読出し
動作に関する問題を引出すＣｆ′ｆ能性もある。−例と
して、メモリ・アドレス発生器は色副搬送波周波数の４
倍（４ｆｓｃ）でクロックされ、またビデオ信号は、線
描Ｊ２２７．５色副搬送波サイクルよシも例えば２２７
サイクルの非標準であると仮定する。この条件のもとで
は、書込み動作期間中メモリ中には９０８個のピクセル
が蓄積される。メモリ・アドレス発生器がＮＴＳＣ方式
（９１０ピクセル、アドレ、ｚ、　ｏｏｏ　−９０（１
）　テ第２のメモリ読出し動作に対してリセットするよ
うにプログラムされていると、　９０８　個ピクセルの
線の第２のメモリ読出し動作の開始はアドレス９１０で
２ピクセル遅れて開始する。メモリ読出し動作が遅く始
まるのではなく早期に始まることを除けば色副搬送波周
波数が高すぎる場合にも同様な問題が生ずる。

〈発明の概要〉 この発明は、順次走査方式における固定されたすなわち
一定のモジュロ・メモリ・アドレスでは。

前に定義した非標準信号に対して好ましくない可視的ア
ーティファクト（例えば、でこほこの端縁部）を発生す
る可能性があると層う点を考慮して構成されたものであ
る。この発明を実施した順次走査ビデオ・プロセッサは
、第１の線切間中に供給されたビデオ入力信号を蓄積し
、またこれに続く線切間中、蓄積された信号をＮ回再生
し、上記ビデオ入力信号の線周波数のＮ倍の線周波数を
有する処理されたビデオ出力信号を提供するためのメモ
リ手段を含んでいる。メモリ手段に読出しおよび書込み
アドレスを供給するためのアドレス発生手段が設けられ
ている。このアドレス発生手段に結合された回路は、メ
モリ書込み動作期間中にメモリ手段に書込まれた最後の
アドレスを蓄積し、蓄積されたアドレスに従って少なく
とも１回゛後続す２るメモリ読出し動作の開始時間を制
御する。

〈詳細な説明〉 以下、添附の図面を参照しつ＼この発明の詳細な説明す
る。なお、同じ素子に対しては同じ参照番号が付されて
いる。

第１図の受像機はテレビジョン信号源に接続される端子
１０を有し、この端子１０が標準放送信号を受信するた
めのアンテナに接続されるときは受信信号は標準（例え
ばＮＴＳＣ方式）信号に適合している。この場合、水平
線当シの色副搬送波サイクル数は正確に知られている（
例えば２２７．５）。端子１０が家電用ディスクやテー
プレコーダ等の他の信号源に接続されるときは、前述の
ように色副搬送波周波数対線周波数の比は正確な放送用
標準と異なる可能性があシ、この差異によって、後程説
明する補償か行なわれなければ各種の可視的なアーティ
ファクトが表示される傾向がある。

端子１０は通常の設計によるチューナ／ｉＦ処理ユニッ
ト１２に接続されておシ、ベースバンド−ビデオ出力信
号Ｓ１を供給する。ビデオモニタ用に使用する場合は、
チューナ１２は省略されるか、あるいはスイッチによっ
て側路される。ベースバンド−ビデオ信号Ｓ１はアナロ
グ−デジタル（Ａ／Ｄ）変換器１４およびタイミングＯ
ユニット１６に供給される。タイミング・ユニット１６
は通常の設計に係る同期およびバースト検出器および逓
倍位相ロックド・ループを含み１色副搬送波周波数の８
倍および４＠（８ｆｓｃ、　４　ｆｓｃ　）にそレソレ
位相ロックされたメモリ読出しおよび書込みタロツクを
含む複数個のタイミング信号を発生する。１重線周波数
信号（ＦＨ／２）はメモリの読出し／書込み（Ｒ／Ｗ）
選択を制御するために供給され、２倍線周波数信号（２
Ｆｉ（）は受像器の表示手段１８の水平掃引のタイミン
グをとるために供給される。タイミング信号はタイミン
グ・バス１７によって受像機の各種の素子に配分される
。

変換器１４はタイミング・ユニッ）　１６カラ４　ｆｓ
ｃの信号を受信するように結合されておシ、その周波数
でビデオ信号Ｓ１をサンプルする。サンプルされた信号
は変換器１４でデジタル化されて８ビツトの解像度をも
った並列デジタル・ビデオ出力信号Ｓ２を発生する。図
を簡単にするために、各デジタル・データ争バス（８ピ
ツト）あるｂはアドレス・バス（ｌＯビット）は単一線
で示されておシ、各データ・バス拳マルチプレックス１
スイッチは簡略化された形（すなわち、８極バス・スイ
ッチをｌ極スイッチによって）示されてｂる。

Ａ／Ｄ変換器１４によって供給されるデジタル化ビデオ
信号Ｓ２の線の数は点線で囲んだ１対の順次走査プロセ
ッサ（ＰＳＰ　）　２０．２２によって２逓倍されて表
示装置１８に供給される。各プロセッサＩｄ、７Ｆレス
発生器２８．３０に結合されてこれから読出しおよび書
込みアドレスを受けるランダム・アクセス−メモリ（Ｒ
ＡＭ　）　２４．２６からなっている。デジタル化ビデ
オ信号Ｓ２の交互の線は、タイミング・ユニン）１６に
よって供給される％線周波数（ＦＨ／２）の読出し／曹
込み（［／Ｗ）タイミング信号によって制御されるスイ
ッチ３２によってメモリ２４および２６の各１つに供給
される。説明の都合上、スイッチ３２はビデオ信号Ｓ１
の偶数線に対しては図示の位置Ｃ上側）にあり、ＲＡＭ
２４に信号Ｓ２を蓄積（書込み）し、信号Ｓ１の奇数線
期間中は反対位置にあってＲＡＭ２６に信号Ｓ２を書込
むものと仮定す不。

メモリ２４および２６のメモリ２４，２Ｂのデータ・ポ
ートすなわち端子は双方向性で、メモリの書込み動作中
はそれらは入力として動作し、メモリの読出し動作中は
それらは出力として動作する。メモリ２４および２６の
データ出力は別のスイッチ３４を介してデジタル−アナ
ログＣＤ／Ａ）ｉ換器３６に結合さ収ている。信号Ｓ１
の偶数線期間中は、図示の位置のスイッチ３４はＲＡＭ
２６の出力を変換器３６に結合し、奇数線期間中はＲＡ
Ｍ２４の出力を変換器３６に結合する。変換器３６には
タイミング・ユニット１６ヨシバス１７を経て８　ｆｓ
ｃのクロック信号を受信し、該変換器３６は処理された
ビデオ出力信号Ｓ３を表示装置１８に供給する。表示装
置１８にはタイミング・ユニット１６よシ正規のフィー
ルド周波数（ＦＶ）と２逓倍線周波数（２Ｆ’Ｈ）の信
号が供給され、２逓倍線周波数信号Ｓ３の順次走査映像
が生成される。

表示装置１８は通常の映像管または投映ユニシトと、関
連する駆動回路とからなっている。

後程説明するように、　ＲＡＭアドレスの処理を除けば
、順次走査受像機の全体の動作は通常のものである。簡
単に言えば、デジタル化ビデオ信号Ｓ２はメモリ２４お
よび２６に交互に蓄積される。１本の線がメモリ２４に
書込まれているとき、メモリ２６に前に蓄積された線が
２回読出され、変換器３６においてアナログの形に変換
されて戻され、２逓倍水平走査周波数（２ＦＨ）をもっ
た表示装置（例えば映像管あるいは投映装置）１８上に
表示され、従って受信した各々の線について２本のビデ
オ線が表示される。

各１対の線の２本目の線は当技術分野で知られているよ
うに補間されたもの、あるいは最初の線の正確々レプリ
カとなる。加えられたビデオ線が元の走査線のレプリカ
である順次走査受像機の例カー１９８３年１１月１５日
付ケチｒ　置ＥＶＩＳＩＯＮ　　ＤＩＳＰＬＡＹＷＩＴ
ＨＤＯＵＢＬＥＤ　）ＪＯＲＩＺＯＮＴ肚ＬＩＮＥＳ　
（２逓倍水平線をもったテレビジョン表示装置）」とい
う名称で特許された米国特許第４４１５９３１号ＨＡＭ
４中に示されている。付加された走査線が元の走査線か
らの補間によって得られた２重走査受像機は１９８３年
Ｂ　月２３　日ｆｔ　ケチ「’ｒＥＴＪＶＩｓＩＱＮ　
ＤＩＳＰｂＡＹ　５ＹＳＴＦｈ’ＩＷＩＴＨ部ＤＵＣ印
ＬＩ立−８ＣハＡＲＴＩＦＡＣＴＳ　（線走査アーティ
ファクトの減少したテレビジョン表示妄置）」という名
称で特許された米国特許第４４００’７１９号明細書中
に示されている。これらの特許明細書中に示されている
構成はこ＼で引用して示されている。

この発明の重要な点は各表示線に対する正確々開始点の
決定であって、これはこの発明に従って順次ｙ１４プロ
セッサ２０および２２中のアドレス発生器２８および３
０によりてそれぞれ制御される。アドレス発生器２８お
よび３０は、メモリの書込み動作中にメモｊＪ２４，２
６の各々に書込まれる最高アドレスを蓄積し、また蓄積
されたアドレスに従って、′少なくとも１本の後続する
読出し動作期間中メモリから読出される最高アドレスを
制御（制限）する回路を含んでいる。この発明の特徴は
、メモリ読出し動作中のその時点でのアドレスが先のメ
モリ書込み動作の最高アドレスに等しくなると、アドレ
ス発°生器のアドレス・カウンタをリセットスる点にあ
る。これによって、メモリ読出し動作は、いわば、直前
のメモリ書込み動作中に蓄積されたピクセルの数の変化
に確実に追従することになる。

カウンタ・モジュロ（その計数範囲）は入力ビデオ信号
の線描シのピクセルの数に連続的に適合するので、人力
ビデオ信号が色副搬送波周波数と水平線周波数との特定
の放送方式の比（ｆ　ｓｃ　／Ｆ　Ｈ）に一致している
か否かには関係なく、表示装置１８土に表示されるピク
セルは一様な水平方向の間隔と垂直の配列をもっている
。

第２図およびそれに関連する第３図の波形図によってこ
の発明の可変モジュロ・アドレスの特徴を詳細に説明す
る。第２図のアドレス発生器は第１図の発生器２８また
は３００代表的なものである。

装置全体において、　ＲＡＭは交互に読出しと書込みが
行なわれる（す々わち、一方のＲＡＭが書込まれる間は
他方は読出される）から、書込み／続出し制御信号は例
えば第１図のプロセッサ２２の発生器の一方に対して反
転されなければならない。

発生器２８（または３０）は、アドレス・バス２０４を
介してＲＡＭ２４　（第１図）のアドレス入力に結合さ
れた入力を有する１０ビツト・アドレス・カウンタ２０
２からなる。アドレス・バス２０４はまたアドレス・ラ
ッチ２０６およびアドレス比較器２０８の一方の人力に
話合されている。比較器２０８の他方、の人力はランチ
２０６の出力に結合されている。カウンタ２０２のタロ
ツク信号は１Ａ線周波ｍ（ＦＨ／２）制御スイッチ２１
０によってそのタロツク人力ＣＬに供給される。スイッ
チ２１０は交番線期間中にタイミング・ユニット１６に
よって供給される４　ｆｓｃおよび８　ｆｓｃのタロツ
ク１言号を端子ＣＬに供給する。スイッチ２１０の制御
は装置の読出し／書込み信号１（／Ｗからなる。信号Ｒ
／　Ｗが高レベルのとき、ＲＡＭ２４は１込みモードに
されてスイッチ２１０は４　ｆｓｃタロツク信号をアド
レスｅカウンタ２０２に供給し、逆に信号Ｒ／Ｗが低レ
ベルのときはＲＡＭ２４は読出しモードにされて、スイ
ッチ２１０は８　ｆｓｃのタロツク信号をカウンタ２０
２に供給する。

アドレス・カウンタ２０２は、オア・ゲート２１２を経
てアドレス比較器２０８の出力および変移検出器２１４
の出力に結合されたリセット人力Ｒを有している。検出
器２１４０人力はスイッチ２１０に供給されたＲ／Ｗ制
御信号を受信するように結合されている。検出器２１４
は信号比／Ｗの各変化時にオア・ゲート２１２を経てカ
ウンタ２０２にリセット・パルスを供給する。信号、Ｒ
／　Ｗは信号Ｓ１の水平同期成分（Ｈ８）から取出され
たＡ線周波数矩形波であるので、カウンタ２０２はビデ
オ入力信号Ｓ１の各線の開始時にリセットされる。

Ｒ，ＡＭ２４に対するそのときのアドレスが直前のメモ
リ書込み動作期間中に予め蓄積された最高アドレスであ
るときは、ランチ２０６および比較器２０８の機能は、
読出し動作中にアドレス・カウンタ２０２をリセットす
るための線の終了指示信号を供給することである。従っ
て、カウンタ２０２をその開始アドレス（例えばＯ）に
リセットするための２個の手段が設けられている。検出
器２１４はカウンタ２０２をビデオ入力信号Ｓ１の各線
の開始時にリセット、する。比較器２０８は、蓄積され
た最高アドレスが読出され、それによって第２の読出し
動作を開始したＲＡＭ２４の第１の読出し動作の終了時
にカウンタ２０２をリセットする。最後に、第２の読出
し動作中、カウンタが蓄積された値に到達するか、ある
いは次の書込み動作の開始をマークするＲ／Ｗ信号の変
化の発生時のいずれかの時期にカウンタ２０２はリセッ
トされる。この動作を促進するために、比較器２０８お
よびラッチ２０６のタイミングは、インバータ２１６に
よって反転された後ラッチ２０６のタロツク人力Ｃ’Ｌ
および比較器２０８の付勢入力Ｅ　ＮＡに供給されるＲ
、／Ｗ倍信号よって制御される。

ラッチ２０６はそのクロック入力におけるその負方向の
変化に応答し、比較器２０８はその付勢入力における低
レベル信号（論理値０）によって付勢される。従って、
曹込み動作の終了時に１反転されたＲ　、／　Ｗ信号の
負方向変化はラッチ２０６にカウンタ２０２によって発
生された最高アドレスを蓄積させ、また比較器２０Ｂを
付勢して現在アドレスと先行アドレスとを比較して、２
つのアドレスが等シいときカウンタ２０２をリセットす
る。これによって第１読出しサイクルの終了と第２読出
しサイクルの開始を決定する。

第３図は、サンプリングが４　ｆｓｃの周波数で行なわ
れ、ビデオ信号８１は、ＮＴＳＣ標準方式の線描ｊ）　
９１０個のサンプルではなく線描シ９０４個のサンプル
か存在するような比ｆ　ｓ　ｃ　／Ｆ　Ｈの非標準状態
と仮定したときの比較器２８（または３０）の動作の特
別な例を示す。波形Ａ、Ｂはそれぞれ８　ｆｓｃと４ｆ
ｓｃの読出しおよび書込みクロックの波形を示す。

波形Ｃは、ビデオ入力信号Ｓ１のＡ線周波数の対称矩形
波である読出し／書込み信号である。この波形が低レベ
ルのときは、プロセッサ２０は信号Ｓ２をＲＡＭ２４に
４　ｆｓｃの周波数で書込み、プロセッサ２２は表示装
置または表示ユニット１８に表示させるために８　ｆｓ
ｃの周波数でＲＡＭ２６からデータを読出す。

開始アドレスかＯであると仮定すると、メモリ書込み動
作中に書込まれた最後のサンプル（９０４番）のアドレ
スは９０３である。波形りは発生器２８によってＲＡＭ
２４に供給さ、れたアドレス・データを示す。波形Ｃの
書込み一読出しの変化が生じたとき、カウンタ２０２の
出、力は仮定された条件に対するアドレスである。この
アドレス（９０４番のピクセルのアドレス〕は波形Ｆに
示すよりにランチ２０６に蓄積される。読出し動作期間
中に、現在アドレレス（波形Ｄ）が先に蓄積されたアド
レス（波形Ｆ）に等しくなシ、それによってカウンタ２
０２をリセットすると、比較器２０８の出力は波形Ｅに
よって示すように高、レベルになる。これによって書込
み動作中に蓄積された最後のピクセルの終了時に第２の
読出し動作を正確に開始させ、メモリ・サイクル中に表
示される第２の線がメモリ・サイクルの最初の線と正確
に整列される。表示されるビデオ信号の開始点は線描シ
のピクセル数の変化に対して線−線基準で適合するので
、この順次走査表示装置は、前に述べたよう々好ましく
なり可視的アーティファクトが現われることなく標準あ
るーは非標準信号と共に使用することかできる。

【図面の簡単な説明】

第１図はこの発明を実施した順次走査テレビジョン受像
機をブロック形式で示す図、第２図は第１図の受像機で
使用するのに適したアドレス発生器の一例を詳細に示し
たブロック図、第３図は第２図のアドレス発生器の動作
を説明するためのタイミング図である。 ２４・・・メモリ手段、２８・・・アドレス発生手段、
’２０６・・・アドレス・ラッチ回路、２０８・・・ア
ドレス比較器。 ２１２・・・オア愉ゲート。 ４４Ｉ許出ｉＮ人　アールシーニー　コーポレーション
化　理　人　　清　　水　　　哲　ほか２名？Ｘ１図 才２図

Claims (1)

【特許請求の範囲】
1. （１）第１の線期間中に供給されるビデオ入力信号を蓄
   積し、後続する線期間中に蓄積された信号をＮ回再生し
   て上記ビデオ入力信号の線周波数のＮ倍の線周波数をも
   つた処理されたビデオ出力信号を供給するためのメモリ
   手段を有し、 上記メモリ手段はアドレス発生手段に結合されていてそ
   れから読出しおよび書込みアドレスが供給され、 上記アドレス発生手段は、メモリ書込み動作中は上記メ
   モリ手段に書込まれた最後のアドレスを蓄積し、蓄積さ
   れたアドレスに従つて少なくとも１回後続するメモリ読
   出し動作の開始を制御するための手段を含んでいる、 順次走査ビデオ・プロセッサ。