JPH02136896A - デジタル音声信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ　産業上の利用分野 本発明は、電子楽器、ゲーム機等に好適な、デジタル音
声信号発生装置に関する。

発明の詳細な説明 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 本発明は、デジタル音声信号発生装置において、音源デ
ータが書き込まれたメモリ上の空き領域にエコー信号用
の遅延領域を設定すると共に、この遅延領域設定を禁止
する手段を設けることにより、メモリ上の音源データの
書込領域に誤って遅延領域が設定されることを防止する
ことができて、エコー専用のメモリが不必要で、安定確
実にエコーを付加することができるようにしたものであ
る。

Ｃ従来の技術 従来、電子楽器の音源またはゲーム機の効果音の音源と
して、例えば方形波信号をそれぞれ分周比及びデユーテ
ィ比が異なる複数のプリセット分周器に供給し、各分周
器から出力される個々の音源信号（いわゆるボイス）を
適宜のレベルで合成するものがあった。原発振波形とし
ては、３角波、正弦波等も用いられる。

また、楽音の場合、例えばピアノやドラムのように、楽
器によっては、全発音期間がアタック、デイケイ、サス
ティン及びリリースの４区間に分けられ、各区間で信号
の振幅（レベル）が特有の変化状態を呈するものがあり
、これに対応するため、各ボイスの信号レベルが同様に
変化するように、いわゆるへ〇ＳＲ制御が行なわれる。

一方、電子楽器用の音源として、正弦波信号を低周波数
の正弦波信号で周波数変調（ＦＭ）した、いわゆるＦＭ
音源が知られており、変調度を時間の函数として、少な
い音源で多種多様の音声信号（本明細書ではオーディオ
信号を意味する）を得ることができる。

なお、効果音の音源としてノイズが用いられることがあ
る。

Ｄ　発明が解決しようとする課題 前述のようないわゆる電子音源を用いて、現実の各種楽
器の音を再現するためには、極めて複雑な信号処理が必
要であり、回１路規模が大きくなるという問題があった
。

近時、この問題を解消するために、現実の各種楽器の音
をデジタル録音して、これをメモリ（ＲＯＭ等）に書き
込んでおき、このメモリから所要の楽器の信号を読み出
すようにした、いわゆるサンプラ音源が賞月されるよう
になった。

このサンプラ音源では、メモリの容量を節約するために
、デジタル音声信号はデータ圧縮されてメモリに書き込
まれ、メモリから読み出された圧縮デジタル信号は伸長
処理されて環デジタル音声信号に復する。

また、各楽器毎に特定の高さ（ピッチ）の音の信号だけ
をメモリに書き込んでおき、メモリから読み出した信号
をピッチ変換処理して、所望の高さの音の信号を得るよ
うにしている。

更に、フォルマントと呼ばれる、各楽器に特有な発音初
期の信号波形はそのままメモリに書き込まれるが、基本
周期の繰返し波形となる部分はその１周期分だけ書き込
まれ、繰返して読み出される。

これらの信号処理は、当然にデジタル処理であるが、簡
単のために、本明細書ではそれぞれアナログ信号処理機
能で表現する。

ところで、上述のようなサンプラ音源で、より多彩な音
響効果を得るべく、各ボイスに反響（エコー）を付加し
たい場合がある。

ところが、デジタル音声信号にエコーを付加する場合に
は、デジタル音声信号をＲＡＭ等のメモリに一時的に記
憶させ、このメモリで所要の遅延処理を行ってエコーを
作成するようにしているので、デジタル音声信号を所要
遅延時間だけ記憶できる容量のメモリを必要とし、装置
の構成が複雑化する不都合があった。

かかる問題を解消するために、本出願人は、音源データ
の演算処理時に使用するメモリの空きエリアを用いて遅
延処理を行なうデジタル音声信号発生装置を既に提案し
ている。

この既提案装置では、遅延処理用エリアはＣＰＵからの
制御データによってメモリ上の空きエリアに設定され、
エコー付加専用のＲＡＭを必要としない。

ところが、既提案装置では、電源投入時等でＣＰＵから
の制御データが不定の場合、遅延処理用エリアがメモリ
上の音源データ書込エリアに誤って設定されてしまい、
装置の異常動作を招く虞があった。

かかる点に迄み、本発明の目的は、専用のメモリを必要
とせず、構成が簡単で多数ボイスのエコー付加を安定確
実に行えるデジタル音声信号発生装置を提供するところ
にある。

Ｅ　課題を解決するための手段 本発明は、デジタル音源情報が書き込まれたメモリ（１
４）と、このメモリから読み出された音源情報を演算処
理してデジタル音声信号を発生する演算手段（１０）と
を有するデジタル音声信号発生装置において、音声信号
を遅延させて反響信号とするための遅延領域（１４ＥＩ
り　、　（１４Ｅｒ）をメモリ上の空き領域に設定する
遅延領域設定手段ＥＳＡ、ＥＤＬと、この遅延領域設定
手段の設定動作を禁止する設定禁止手段ＥＥＮとを設け
、メモリ上の音源情報の書込領域（１４ν）への遅延領
域設定手段による誤設定を防止するようにしたデジタル
音声信号発生装置である。

Ｆ　作用 かかる構成によれば、専用のメモリを必要としない簡単
な構成で各音源信号のエコー付加が安定かつ確実に行わ
れる。

Ｇ　実施例 以下、第１図〜第４図を参照しながら、本発明によるデ
ジタル音声信号発生装置の一実施例について説明する。

Ｇ１実施例の全体の構成 本発明の一実施例の全体の構成を第４図に示す。

第４図において、（１）は外部に設けられた音源ＲＯＭ
であって、前述のようにデジタル録音された、例えば１
６ビツトの各種楽器の多様なデータが準瞬時圧縮されて
、例えば４ビツトにビット・レート低減（ＢＲＲエンコ
ード）され、ブロック化されて格納される。

（１０）はデジタル信号処理装置（ＤＳＰ）を全体とし
て示し、信号処理部（１１）及びレジスタＲＡＭ（１２
）が含まれる。ＲＯＭ（１）の各種音源データのうちの
所望のデータが、ＣＰ　Ｕ　（１３）に制御されて、信
号処理部（１１）を経由して外部ＲＡ　Ｍ　（１４）に
転送される。この外部ＲＡ　Ｍ　（１４）は例えば６４
ｋＢの容量を有し、音源データの他に、エコー付加処理
用の遅延データやＣＰ　ｔＪ　（１３）のプログラムも
書き込まれ、それぞれ時分割で用いられる。同様に各種
制御データ等が格納されたレジスタＲＡ　Ｍ　（１２）
も信号処理部（１１）及びＣＰ　Ｕ　（１３）の双方か
らそれぞれ時分割で用いられる。

外部ＲＡ　Ｍ　（１４）から読み出された音源データは
、信号処理部（１１）において、前述のＢＲＲエンコー
ドと逆のＢＲＲデコード処理により、もとの音源データ
に復した後、必要に応じて、さきに述べたようなＡＤＳ
Ｒ処理、ピッチ変換等の各種処理を施される。処理後の
デジタル音声信号は、Ｄ−Ａ変換器（２Ｌ）及び（２Ｒ
）を介して、スピーカ（３Ｌ）及び（３Ｒ）にそれぞれ
供給される。

Ｇ２実施例の要部の構成 本発明の一実施例の要部の構成を第１図及び第２図に示
す。

本実施例ではＭＡ、ＩＢ・・・・ｗＨの８ボイスをそれ
ぞれ左及び右の２チヤンネルに合成して出力するように
なされており、各ボイス及び各チャンネルのデジタル音
声信号はそれぞれ時分割で演算処理されるが、説明の便
宜上、第１図及び第２図では各ボイス毎及び各チャンネ
ル毎にそれぞれ同じ構成の仮想的ハードウェアを設けで
ある。

第１図において、（２ＯＡ）　、　（２０Ｂ）・・・・
（２０Ｈ）はそれぞれボイスＩＩＡ、ボイスＪＩＢ・・
・・ボイス”Ｈに対する信号処理部であって、外部ＲＡ
　Ｍ　（１４）の端子（１５）に供給される音源選択デ
ータＳＲＣ，〜ｌ。

によって音源データ格納部（１４Ｖ）から読み出された
所望の音源データがそれぞれ供給される。

信号処理部（２ＯＡ）に供給された音源データは、スイ
ッチＳ　Ｉｌｌを介して、ＢＲＲデコーダ（２１）に供
給されて、前述のようにデータ伸長され、バッファＲＡ
　Ｍ　（２２）を介して、ピッチ変換回路（２３）に供
給される。スイッチＳｌａには、端子（３１ａ）及び（
３２ａ）を介して、レジスタＲＡＭ（１２）（第４図参
照）から制御データＫＯＮ　（キーオン）及びＫＯＦ（
キーオフ）が供給されて、その開閉が制御される。また
、ピッチ変換回路（２３）には、演算パラメータ等の制
御回路（２４）及び端子（３３ａ）を経て、レジスタＲ
Ａ　Ｍ　（１２ンからビ・ンチ制御デークＰ（１１）。

Ｐ　（Ｌ）が供給されると共に、制御回路（２４）には
、端子（３４ａ）及びスイッチＳｋｉを経て、例えばボ
イスＩＨのような他のボイスの信号が供給される。

スイッチＳ０には、端子（３５ａ）を介して、レジスタ
ＲＡ　Ｍ　（１２）から市１１４卸データＦＭＯＮ（Ｆ
Ｍオン）が供給されて、その接続状態が制御される。

ピッチ変換回路（２３）の出力が乗算器（２６）に供給
されると共に、レジスタＲＡ　Ｍ　（１２）からの制御
データＥＮＶ　（エンベロープ制御）及びＡＤＳＲ（Ａ
ＤＳＲ制御）が、それぞれ端子（３６ａ）及び（３７ａ
）　、制御回路（２７）及び（２８）と切換スイッチＳ
３．とを経て乗算器（２６）に供給される。スイッチ３
３ｍの接続状態は制御データＡＤＳＩ？の最上位ビット
によって制御される。

なお、効果音源としてノイズを用いる場合、図示は省略
するが、例えばＭ系列のノイズ発生器の出力がピッチ変
換回路（２３）の出力と切り換えられて乗算器（２６）
に供給される。

乗算器（２６）の出力が第２及び第３の乗算器＜２９１
）及び（２９ｒ）に共通に供給されると共に、レジスタ
ＲＡ　Ｍ　（１２）からの制御データＬＶＬ　（、左音
量）及びＲＶＬ　（右音量）が、それぞれ端子（３８ａ
）及び（３９ａ）を介して、乗算器（２９Ｊ）及び（２
９ｒ）に供給される。

乗算器（２６）の出力の瞬時値０ＵＴＸが、端子（４１
ａ）を経て、レジスタＲＡ　Ｍ　（１２）に供給される
と共に、信号処理部（２０Ｂ）の端子（３４ｂ）に供給
される。スイッチＳ。の出力の波高値ＥＮＶＸが、端子
（４２ａ）を経て、レジスタＲＡ　Ｍ　（１２）に供給
される。

また、破線で示すように、信号処理部（２０Ａ）の端子
（４１ａ）の出力を、信号処理部（２０Ｂ）の端子（３
６ｂ）に供給することもできる。

レジスタＲＡ　Ｍ　（１２）上の各制御データのマツプ
を次の第１表及び第２表に示す。

第１表の制御データは各ボイス毎に用意される。

第２表の制御データは８ボイスに共通に用意される。ア
ドレスＯＤ以下の制御データは以下に説明する第２図に
関するものである。なお、各レジスタはそれぞれ８ビツ
トである。

第２表 第２図において、（５０Ｌ）及び（５０Ｒ）はそれぞれ
左チャンネル及び右チャンネルの信号処理部であって、
第１図の信号処理部（２０Ａ）の第２の乗算器（２９＋
）の出力が、端子ＴＬ、を経て、左チヤンネル信号処理
部（５０Ｌ）の主加算器（５１ｍｌ）に直接に供給され
ると共に、スイッチ３４ｍを介して、副加算器（５１ｅ
　Ｊ）に供給され、第３の乗算器（２９ｒ）の出力が、
端子ＴＲ，を経て、右チャンネル信号処理部第１表 （５０Ｒ）の主加算器（５１ｍｒ）に直接に供給される
と共に、スイッチＳＳｍを介して、副加算器（５１ｅｒ
）に供給される。

以下同様に、ボイスＩ　Ｂ　、ＩＩ　Ｈの信号処理部（
２０Ｂ）〜（２０Ｈ）の各出力が左及び右チャンネルの
信号処理部（５０Ｌ）及び（５０Ｒ）の各加算器（５１
＋ｙ＋ｊり　、　（５１ｅＡ’）及び（５１ｍｒ）　、
　（５１ｅｒ）に供給される。

両信号処理部（５０Ｌ）　、　（５０Ｒ）の同じボイス
に対応するスイッチＳ　４ｍ＋　　Ｓｅａ　：　５４ｂ
ｒ　　ＳＳｂ”　”　Ｓ４ｈ＋ＳＳｈには、端子（６１
ａ）　、　（６１ｂ）　・・＝　（６１ｈ）を介して、
レジスタＲＡ　Ｍ　（１２）から制御データＥ　ＯＮ、
（エコーオン）、　Ｅ　ＯＮ、・・・・ＥＯＮｈが供給
され、それぞれ連動して開閉される。

主加算器（５１ｍ　Ａ）の出力が乗算器（５２）に供給
されると共に、レジスタＲＡ　Ｍ　（１２）からの制御
データＭＶＬ　（主音Ｎ）が端子（６２）を介して乗算
器（５２）に供給され、乗算器（５２）の出力が加算器
（５３）に供給される。

一方、副加算器（５１ｅｊ’）の出力は、加算器（５４
）、外部ＲＡ　Ｍ　（１４）の左チャンネル・エコー制
御部（１４Ｅ１）及びバッファＲＡ　Ｍ　（５５）を介
して、例えば有限インパルス応答（ＦＩＲ）フィルタの
ようなデジタル低域フィルタ（５６）に供給される。エ
コー制御部（１４Ｅｊ’）には、端子（６３）及び（６
４）を介して、レジスタＲＡ　Ｍ　（１２）からの湘Ｈ
卸データＥＳＡ　（エコースタートアドレス）及びＥＤ
Ｌ　（エコーデイレイ）が供給されるとと共に、端子（
６５）を介して、図示を省略したフラグレジスタからの
制御フラグＥＥＮ　（エコーイネイブル）が供給される
。

低域フィルタ（５６）には、端子（６６）を介して、レ
ジスタＲＡ　Ｍ　（１２）から係数データ００〜Ｃ７が
供給される。

低域フィルタ（５６）の出力が、乗算器（５７）を介し
て加算器（５４）にフィードバックされると共に、乗算
器（５８）に供給される。側梁算器（５７）及び（５８
）には、それぞれ端子（６７）及び（６８）を介して、
レジスタＲＡ　Ｍ　（１２）からの制御データＥＦＢ　
（エコーフィードバック）及びＥＶＬ　（エコー音量）
が供給される。

乗算器（５８）の出力は、加算器（５３）に供給されて
、主加算器（５２）の出力と合成され、オーバサンプリ
ングフィルタ（５９）を介して、出力端子Ｌｏｕｔに導
出される。

なお、第２図の外部ＲＡ　Ｍ　（１４Ｅｊ’）及び（１
４Ｅｒ）は、第１図の外部ＲＡ　Ｍ　（１４Ｖ）と同様
に、それぞれ前出第４図の外部ＲＡ　Ｍ　（１４）の一
部分であって、各ボイス毎及び各チャンネル毎に時分割
で用いられる。

また、第１図のバッファＲＡ　Ｍ　（２２）及び第２回
のバッファＲＡ　Ｍ　（５５）も、上述と同様に、時分
割で用いられる。

Ｇ３実施例の他の要部の構成 本発明の一実施例のエコー付加に関する演算部の構成を
第３図に示す。この第３図において前出第１図、第２図
及び第４図に対応する部分には同一の符号を付ける。

第３図において、（７１）は乗算器であって、ハス（７
２）を介して、バッファＲＡ　Ｍ　（５５）及びＹ。レ
ジスタ（８５）の出力が供給されると共に、バス（７３
）を介して、レジスタＲＡ　Ｍ　（１２）の出力が供給
される。

乗算器（７１）の出力がＣレジスタ（８２）に供給され
、レジスタ（８２）の出力が、オーバーフローリミッタ
（８３）及びレベルシフタ（８４）を介して、Ｙ０レジ
スタ（８５）、Ｙｌ　レジスタ（８６）及びＹ２レジス
タ（８７）に共通に供給される。レジスタ（８５）の出
力は、上述のようにバス（７２）を介して、乗算器（７
１）に供給され、レジスタ（８６）の出力が外部に導出
される。

レジスタ（８７）の出力はバッファＲＡ　Ｍ　（５５）
に供給されると共に、Ｚ４レジスタ（８８）を介して、
レジスタＲＡ　Ｍ　（１２）及び外部ＲＡＭ　（図示を
省略）に共通に供給される。

Ｇ４実施例の要部の動作 次に、本発明の一実施例のうち、第１図及び第２図に示
した要部の動作について説明する。

音源データ格納部（１４Ｖ）には、例えばピアノ、サキ
ソホン、シンバル・・・・のような各種楽器の音源デー
タが０〜２５５の番号を付けて格納されており、音源選
択データＳＲＣ，〜ｈによって選択された８個の音源デ
ータが、各ボイスの信号処理部（２ＯＡ）〜（２０Ｈ）
において、時分割でそれぞれ所定の処理を施される。

本実施例において、サンプリング周波数ｆｓは例えば４
４．１ｋＨｚに選定され、１サンプリング周期（１／ｆ
ｓ）内に８ボイス及び２チヤンネルで例えば合計１２８
サイクルの演算処理が行なわれる。■演算サイクルは例
えば１７０ｎＳｅｃとなる。

本実施例において、各ボイスの発音の開始（キーオン）
と停止（キーオフ）とを示すスイッチＳ、、−Ｓ、ゎの
制御は、通常とは異なり、別々のフラグを用いて行なわ
れる。即ち、制御データＫＯＮ（キーオン）及びＫＯＦ
　（キーオフ）が別々に用意される。再制御データはそ
れぞれ８ビツトであって、別々のレジスタに書き込まれ
る。各ビットＤｏ〜Ｄ、が各ボイスｌ　Ａ、、ＩＩ　Ｈ
のキーオン、キーオフにそれぞれ対応する。

これにより、使用者（ソフトハウス）はキーオン、キー
オフしたいボイスだけにフラグ°゛１”を立てればよく
、従来のように、例えば個々の音符ごとに、変更しない
ビットを一旦バンファレジスタに書き込むプログラムを
作製するという煩わしい作業が必要なくなる。

前述のように、本実施例では１ｌＡ−“Ｈの８ボイスを
時分割で信号処理するため、ピッチ変換回路（２３）に
おいては、前後各４サンプルの入力データに基いて補間
演算、即ちオーバーサンプリングを行ない、人力データ
と同一のサンプリング周波数ｆ、でピッチ変換を行って
いる。所望のピッチは制御データＰ　（Ｈ）及びＰ　（
Ｌ）で表わされる。

なお、このＰ　（Ｌ）の下位ビットをＯにすれば、補間
データの不均一な間引きを回避することができて、ピッ
チの細かい揺らぎが発生せず、高品質の再生音が得られ
る。

端子（３５ａ）からの制御データＦＭＯＭにより、スイ
ッチ３２ｍが閉成されると、前述のように端子（３４ａ
）に供給される、例えばボイス”Ｈの音声信号データが
ピッチ制御データＰ　（Ｈ）、　Ｐ　（Ｌ）に代入され
たようになって、ボイスｌｌＡの音声信号が周波数変調
（ＦＭ）される。

これにより、変調信号が例えば数ヘルツの超低周波の場
合は被変調信号にビブラートがかかり、可聴周波の変調
信号の場合は被変調信号の再生音の音色が変化して、特
別に変調専用の音源を設けずとも、サンプラ方式でＦ’
　Ｍ　ｆ源が得られる。

なお、制御データＦＭＯＮは、前述のＫＯＮと同様に８
ビツトのレジスタに書き込まれ、各ビットＤ０〜Ｄ、が
ボイス”Ａ　−”　Ｉ−１にそれぞれ対応する。

また、変調及び被変調ボイスを任意に選定可能とするた
めには２．変調信号を一時的に格納するメモリが必要と
なる９本実施例では、前段のボイスの信号で次段のボイ
スの信号を変調することにより、ハードウェアの構成を
簡単化している。

更に、変調信号に選定されたボイスには、乗算器（２９
Ｊ）及び（２９ｒ）において、制御データＬＶＬ及びＲ
ＶＬによりミューティングが掛けられて、音声データの
オーバーフロー等が防止される。

乗算器（２６）においては、制御データＥＮＶ及びＡＤ
ＳＩＩに基いて、ピッチ変換回路（２３）の出力信号の
レベルが時間的に制御される。

即ち、制御データＡＤＳＲのＭＳＢが１゛の場合、スイ
ッチ５ｆｆａは図示の接続状態となってＡＤＳＲ制御が
行なわれ、制御データＡＤＳＩ？のＭ　Ｓ　Ｂが“０゛
′の場合にはスイッチＳ。が図示とは逆の接続状態とな
ってフェーディング等のエンベロープ制御が行なわれる
。

このエンベロープ制御は、制御データＥＮＶの上位３ビ
ツトにより、直接指定、直線または折線フェードイン、
直線または指数フェードアウトの５モードを選択するこ
とができ、各モードの初期値には現在の波高値が採用さ
れる。

折線フェードインモードでは、Ａ　ｏ、　Ｂ　ｏ、　ｋ
をそれぞれ正の定数として、３回の演算が必要な、本来
の ｙ＝Ａｏ−Ｂｏ・ｅｘｐ（ｋｔ）　　　・・・・・１１
）の形の指数的なレベル上昇特性が、１回の演算で事足
りる、急及び緩の２種の勾配の折線で近似される。

この場合、０〜３７４　レベルの区間の勾配ト、３７４
〜ルベルの区間の勾配を４：１に選定することにより、
（１）式との近似度の良好な、折線のレベル上昇特性が
得られる。

指数フェードアウトモードでは、 ｙ＝Ａｏ・ｅｘｐ　（−ｋｔ）　　　　　　””（２）
の形の指数的なレベル降下特性となる。

また、ＡＤＲＳ制御の場合、信号レベルは、アタック区
間でのみ直線的に上昇し、デイケイ、サスティン及びリ
リースの３区間では指数的に下降する。

そして、フェードイン及びフェードアウトの時間長は、
制御データＥＮＶの下位５ビツトで指定されるパラメー
タ値に応じて各モード毎に適宜に設定される。

同様に、アタック及びサスティンの時間長は制御データ
Ａ　Ｄ　Ｓ　Ｒ（２）の上位及び下位の各４ビツトで指
定されるパラメータ値に応じて設定され、サスティンレ
ベルと、デイケイ及びリリースの時間長とは、制御デー
タＡＤＳＲ（１）の各２ビツトで指定されるパラメータ
値に応じて設定される。

本実施例では、演算回数を減するため、上述のように、
ＡＤＳＲモードのアタック区間において、信号レベルが
直線的に上昇するようになっているが、ＡＤＳＲモード
をエンベロープモードに切換え、アタック区間に折線フ
ェードインモードを対応させると共に、デイケイ、サス
ティン及びリリースの３区間に指数フェードアウトモー
ドを対応させて、より自然なＡＤＳＲ制御をマニュアル
に行なうことができる。

制御回路（２７）が直接指定モードである場合、他のボ
イス、例えば＋ｔＨの信号が信号処理部（２０Ｈ）の端
子（４１ｈ）から、信号処理部（２０Ａ）の端子（３６
ａ）に供給されると、乗算器（２６）において、ボイス
”Ａの音声信号がボイスｗＨの音声信号によって振幅変
調される。

これにより、変調信号が例えば数ヘルツの超低周波の場
合は被変調信号にトレモロがかかる等各種の演奏効果が
得られる。

また、乗算器（２６）の信号出力及びエンベロープ制御
入力をそれぞれ端子（４１ａ）及び（４２ａ）からレジ
スタＲＡ　Ｍ　（１２）に供給し、サンプル周期ごとに
書き換えることにより、例えば同じ楽器の音源データか
らそれぞれピッチが大きく異なる複数の音声信号を得る
ような場合、所定ＡＤＳＲパターンと異なる任意のエン
ベロープ特性の音声信号が得られる。

乗算器（２６）の出力信号には、第２及び第３の乗算Ｒ
Ｎ　（２９１）及び（２９ｒ）において、それぞれ音量
制御データＬＶＬ及びＲＶＬが乗算される。両制御デー
タはそれぞれ符号つき８ビツトであって、例えば１　ｓ
ｅｃ程度の時間をかけて同符号の両制御データの一方を
増大させると共に、他方を減少させる場合、再生音の音
像が左右に配置されたスピーカ（３Ｌ）及び（３Ｒ）の
間を移動する、いわゆるパン効果が得られる。

また、両制御データを異符号とした場合は、再生音像が
両スピーカ間の範囲を越えて移動することが可能となる
と共に、適宜の装置を付加することにより、再生音像を
後方に定位させることも可能となる。

第２図の信号処理部（５０Ｌ）及び（５０Ｒ）において
は、スイッチＳ　４ｓ＋　　Ｓ　Ｓｓ　；　”’　Ｓ　
４ｈ＋　　Ｓ　Ｓｋが端子（６１ａ）〜（６１ｈ）から
の制御部データＥＯＮ（ＥＯＮ。

〜ＥＯＮ、）によりそれぞれ閉成されて、エコーをかけ
るべきボイスが選択され、副加算器（５１ｅ　！り及び
（５１ｅｒ）を経て、エコー制御部（１４Ｅｌ）及び（
１４Ｅｒ）にそれぞれ供給される。制御データＥＯＮは
前出第２表に示すように、８ビツトのレジスタに書き込
まれる。

本実施例において、左右のチャンネルのエコー制御部（
１４Ｅｊり　、　（１４Ｅｒ）は、外部ＲＡ　Ｍ　（１
４）内に随時設定される。即ち、外部ＲＡ　Ｍ　（１４
）の音源データ格納部（１４Ｖ）は使用される音源によ
り随時客用が変化する。このため、音源データ及び制御
データが記憶されていない空きエリアが使用状態により
発生し、この空きエリア内に左右のチャンネルのエコー
制御部（１４ＥＪ）　、　（１４Ｅｒ）が設定される。

このエコー制御部（１４Ｅｊ’）　、　（１４Ｅｒ）の
スタートアドレスは制御データＥＳＡで設定され、この
スタートアドレスからエコー制御部（１４Ｅβ）　、　
（１４Ｅｒ）が続くアドレス量は、制御データＥＤＬで
設定される。

このアドレス量を多く確保することで、遅延時間を長く
できる。

各ボイスに付与されるエコーの遅延時間は、例えば０〜
２５５ｍ５ｅｃの範囲で左右のチャンネルで等しく設定
される。また、本実施例において、上述のようなエコー
制御部（１４Ｅｌ）及び（１４Ｅｒ）の設定は、端子（
６５）からのエコーイネイブルフラグＥＥＮによって制
御される。

前述のように、この制御フラグＥＥＮはフラグレジスタ
（図示を省略）に格納されているが、電源投入時にリセ
ットされる。このため、電源投入時からＣＰ　Ｕ　（１
３）が制御データＥＤＬをセットするまでの間、外部Ｒ
Ａ　Ｍ　（１４）上にエコー制御部（１４ＥＪ）及び（
１４Ｅｒ）を設定することが禁止されて、制御データＥ
ＤＬの値が不定であっても、例えば音源データ格納部（
１４Ｖ）　とエコー制御部（１４ＥＪ）。

（１４Ｅｒ）とが重なり合うような誤設定による音声信
号の書込誤りが防止され、装置が異常動作することがな
い。

制御フラグＥＥＮは、ＣＰ　Ｕ　（１３）が制御データ
ＥＤＬをセットした後にオンされるが、装置の動作時に
、制御フラグＥＥＮを強制的にオフとすれば、エコー制
御部（１４Ｅβ）、（１４Ｅｒ）内の音声信号を繰返し
て出力することも可能である。

上述のようなエコー制御部（１４Ｅｌ）　、　（１４Ｅ
ｒ）を含むフィードバックループで形成される先行及び
後続エコーの振幅比は、端子（６７）から乗算器（５７
）に供給される、符号付８ビツトの制御データＥＦＢに
より左右のチャンネルで同相に設定される。

なお、ＦＩＲフィルタ（５６）には、端子（６６）から
符号付８ビツトの係数００〜Ｃ１が供給されて、聴感上
、自然なエコー音が得られるように、フィルタ（５６）
の通過特性が設定される。

上述のようにして得られたエコー信号は、乗算器（５８
）において制御データＥＶＬを乗算されて、乗算器（５
２）において制御データＭＶＬを乗算された主音声信号
と加算器（５３）で合成される。量制御データＭＶＬ及
びＥＶＬは、いずれも符号なし８ビツトであって、相互
に独立であり、左右のチャンネルについてもそれぞれ独
立である。

これにより、主音声信号、エコー信号をそれぞれ独立に
レベル制御することができて、原音響空間をイメージさ
せるような、臨場感に富む再生音場を得ることができる
。

そして本実施例においては、信号処理部（５０Ｌ）。

（５０Ｒ）でのエコー付加処理を行なうときに、デジタ
ル音声信号の遅延処理を、音源データ格納用の外部ＲＡ
　Ｍ　（１４）の空きエリアを使用して行うようにした
ので、外部ＲＡ　Ｍ　（１４）が有効に使用されて使用
効率が向上し、遅延処理用の専用のＲＡＭが不要になる
。このため、本実施例の音声信号発生装置は少ないメモ
リで構成でき、回路構成が簡単になる。

なお、音源データ格納部（１４Ｖ）の容量の増大に従っ
て、遅延処理用のエコー制御部（１４Ｅβ）、　（１４
［Ｅｒ）が設定できる容量は少なくなるが、音ｆｉＲＯ
Ｍ（１）に記憶させる音楽ソフトを制作する際に、音源
データ格納部（１４Ｖ）　とエコー制御部（１４Ｅｊり
　、　（１４Ｅｒ）との合計の容量が外部ＲＡ　Ｍ　（
１４）の総記憶容量を越えないように配慮すればよい。

Ｇ、実施例の他の要部の動作 次に、本発明の一実施例のうち第３図に示した要部の動
作について説明する。

例えばボイスＭＡの左チヤンネル音量制御の場合、レジ
スタＲＡ　Ｍ　（１２）からの左音量制御１１係数（Ｌ
ＶＬ）と、Ｙｏレジスタ（８５）からの信号データｘｅ
とが乗算器（７１）において乗算される。また、右チヤ
ンネル音量制御の場合、レジスタＲＡＭ（１２）からの
右音量制御係数（ＲＶＬ３と、Ｙｏレジスタ（８５）か
らの信号データｘｇとが乗算器（７１）において乗算さ
れる。

各演算シーケンスは次の（３）式及び（４）式のように
表わされる Ｘ、−（ＬＶＬ：ｌ　＋ＸＬ、−＋→ｘｔ、ｔ　・・・
・・・（３）ｘ、、−（ＲＶＬ）＋ｘ、、、、−＋ｘ、
、、・・・・・・（４）他のボイスＩＢ、、ＩＨについ
ても、上述と同様に、左及び右チャンネルの音量制御が
行なわれる。

本実施例では、前述したようなエコー付加のために、更
に次のような演算が行なわれる。

左及び右チャンネルの主音量制御の場合、レジスタＲＡ
　Ｍ　（１２）からの主音量制御係数（ＭＶＬ）と、（
３）弐及び（４）弐で表わされるような、Ｙｏレジスタ
（８５）からの信号データＸｔ及びＸ、ｌとが乗算器（
７１）においてそれぞれ乗算される。この乗算結果はレ
ジスタ（８２）に−旦格納される。

一方、副音量制御の場合、エコーを付加すべく選択され
た各ボイスの音声データＸＬ！及びＸＩＩＥが前述のよ
うに、低域フィルタ処理され、フィルタ処理された音声
データｙＬＦ及びｙＲＦにエコーフィードバック係数１
：ＥＦＢ）がそれぞれ乗算されて、選択音声データＸＬ
Ｅ及びＸ＋＋Ｅｌそれぞれ加算された後、外部メモリ（
１４ＥＪ）及び（１４Ｅｒ）にそれぞれ供給される。

そして、フィルタ処理された音声データ３’ＬＦ及びｙ
ＲＦにそれぞれエコー音量制御係数（ＥＶＬ〕が乗算さ
れ、前述の主音量データと加算される。

以上の演算は次の（５）〜（８）弐のように表わされる
。

ｙＬＦ・　（ＥＦＢ）＋ＸＬＥ→ｙＬＥ　・・・・・・
（５）ｙＲＦ・　〔ＥＦＢ〕　＋ｘ、ｌＥ−＋ｙ、ｌＥ
　・・・・・・（７）（６）式及び（８）式の演算結果
はレジスタ（８７）を介してバッファＲＡ　Ｍ　（５５
）に格納される。

以上、本発明をサンプル音源に適用した実施例について
説明したが、本発明は任意の音源に適用することができ
る。

Ｈ発明の効果 以上詳述のように、本発明によれば、音源データが書き
込まれたメモリ上の空き領域にエコー信号用の遅延領域
を設定すると共に、この遅延領域設定を禁止する手段を
設けるうようにしたので、メモリ上の音源データの書込
領域に誤って遅延領域が設定されることを防止すること
ができて、エコー専用のメモリが不必要で、安定確実に
エコーを付加することができるデジタル音声信号発生装
置が得られる。

【図面の簡単な説明】

第１図及び第２図は本発明によるデジタル音声信号発生
装置の一実施例の要部の構成を示すブロック図、第３図
は本発明の一実施例の他の要部の構成を示すブロック図
、第４図は本発明の一実施例の全体の構成を示すブロッ
ク図である。 （１０）はデジタル信号処理装置、（１２）はレジスタ
ＲＡＭ、（１４）は外部ＲＡＭ、（１４ν）は音源デー
タ格納部、（１４Ｅβ）、（１４Ｅｒ）はエコー制御部
、（２０＾）。 （２０Ｂ）・・・・（２０＋１）　、　（５０Ｌ）　、
　（５０Ｒ）は信号処理部、（２２）　、　（５５）は
ＲＡＭ、（２３）はピッチ変換回路、（２４）　、　（
２７）　、　（２８）は制御回路、（２６）　、　（２
９ｅ）　、　（２９ｒ）　。 （５２）　、　（５７）　、　（５８）　、　（７１）
は乗算器、（５１ｎ＋ｊり　、　（５１ｍｒ）は主加算
器、（５１ｅｊ）　、　（５１ｅｒ）は副加算器、ＥＳ
Ａ。 ＥＤＬは制御データ、ＥＥＮは制御フラグである。

Claims (1)

1. 【特許請求の範囲】 デジタル音源情報が書き込まれたメモリと、このメモリ
   から読み出された音源情報を演算処理してデジタル音声
   信号を発生する演算手段とを有するデジタル音声信号発
   生装置において、 上記音声信号を遅延させて反響信号とするための遅延領
   域を上記メモリ上の空き領域に設定する遅延領域設定手
   段と、 この遅延領域設定手段の設定動作を禁止する設定禁止手
   段とを設け、 上記メモリ上の上記音源情報の書込領域への上記遅延領
   域設定手段による誤設定を防止するようにしたことを特
   徴とするデジタル音声信号発生装置。