JP3560068B2 - 音響データ処理装置および音源装置 - Google Patents
音響データ処理装置および音源装置 Download PDFInfo
- Publication number
- JP3560068B2 JP3560068B2 JP06256694A JP6256694A JP3560068B2 JP 3560068 B2 JP3560068 B2 JP 3560068B2 JP 06256694 A JP06256694 A JP 06256694A JP 6256694 A JP6256694 A JP 6256694A JP 3560068 B2 JP3560068 B2 JP 3560068B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal data
- bit
- input
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、符号や振幅を反転することにより、１つの信号データから複数種類の信号データを作成し、この信号データを用いて楽音データなどの音響データに対してフィルタ処理や変調処理などの種々の処理を施す音響データ処理装置および音源装置に関する。
【０００２】
【従来の技術】
ＤＳＰなどの信号処理装置において、音響データに対してフィルタ処理や変調処理（モジュレーション）などの処理を施すためにはパラメータとなる信号データが必要である。たとえば、変調処理を行う場合には変調データとなる信号データが必要である。したがって、多様な処理を施すためにはそれに応じた種々の信号データが必要となる。このため、従来の装置では、信号データを発生する回路に種々の波形の信号データを発生する機能を持たせていた。
【０００３】
【発明が解決しようとする課題】
しかし、このように信号データ発生回路に種々の波形の信号データを発生する機能を持たせると、回路が複雑・大型化し、さらに、コストの上昇を招く欠点があった。
【０００４】
この発明は、発生したディジタルの信号データのビットを反転することによりその信号データの波形を変形し、これによって簡略な回路で種々の波形の信号データを得ることができる信号データ発生装置およびこれを用いて音響データに処理を施す音響データ処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この発明は、符号ビットおよび振幅ビットからなる効果信号データの符号ビットおよび振幅ビットのいずれか一方または両方のビットの反転を指示するビット反転指示手段と、前記ビット反転指示手段の指示内容にしたがって上記効果信号データの符号ビットおよび振幅ビットの一方または両方のビットを反転して出力するビット反転手段と、入力された音響信号データに対して前記ビット反転手段から出力された信号データを用いてフィルタ処理、変調処理などの処理を施して出力する音響データ処理手段と、を備えたことを特徴とする。
【０００６】
この発明は、複数の信号データを形成する信号データ形成手段と、上記音響データ処理装置と、前記信号データ形成手段が形成した複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して音響信号データとして供給し、他の複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して効果信号データとして供給する信号選択手段と、を備えたことを特徴とする。
【０００７】
この発明は、前記信号データ形成手段を、波形データを記憶した波形データ記憶手段と、この波形データを所定のクロックで読み出すことにより信号データを形成する読出手段と、からなる波形メモリ型信号データ形成手段としたことを特徴とする。
【０００８】
【作用】
信号データ形成手段は時系列でディジタルの信号データを形成する。この信号データは正負の符号を表す符号ビットおよび振幅の絶対値を表す振幅ビットからなっている。ビット反転指示手段は、前記符号ビット，振幅ビットの一方または両方のビット反転を指示する。このビット反転指示手段は、たとえば、符号ビット，振幅ビットのそれぞれに対応するフラグなどで構成すればよい。ビット反転指示手段によって反転が指示されたビットの内容は、ビット反転手段により反転される。ビットの反転により、振幅がシフトされたり反転したりして波形が変化し、この信号データを用いてフィルタ処理，変調処理を施すことにより、元の波形の信号データを用いた処理とはまた異なる処理を施すことができる。
【０００９】
また、信号データ形成手段を波形メモリ型の信号データ形成手段で構成することにより、波形データ記憶手段に１つの波形データのみを記憶している場合でもビットの反転により複数種類の波形の信号データを出力することができる。
【００１０】
【実施例】
図１はこの発明の実施例である信号データ発生装置および音響データ処理装置を内蔵する音源ＬＳＩを用いたテレビゲーム機の構成図である。ゲーム機本体１には、ディスプレイ４およびスピーカ５が接続されている。これらディスプレイ４およびスピーカ５としてはテレビ受像機に内蔵のものを用いることができる。また、ゲーム機本体１には前記ディスプレイ４，スピーカ５のほかに、ゲームプログラムを記憶したＲＯＭ１９を内蔵するゲームカートリッジ３、および、ゲームを行うためにプレーヤが操作するコントローラ２が接続されている。コントローラ２はケーブルを介してゲーム機本体１と接続され、ゲームカートリッジ３はゲーム機本体１に設けられたスロットに挿入される。ゲーム機本体１にはメインＣＰＵ（ＭＣＰＵ）１０が内蔵されており、このＭＣＰＵ１０がゲームの進行など装置全体の動作を制御する。ＭＣＰＵ１０には、前記コントローラ２、ゲームカートリッジ３内のＲＯＭ１９、表示制御用のディスプレイコントローラ１４、および、効果音やＢＧＭ発生用の音源ＬＳＩ１１が接続されている。音源ＬＳＩ１１には発音制御用のサウンドＣＰＵ（ＳＣＰＵ）１２、ＳＣＰＵ１２のプログラムやＰＣＭ波形データなどが記憶されるＤＲＡＭ１３、および、音源ＬＳＩ１１から出力されるディジタルの音響データをアナログのオーディオ信号に変換するＤ／Ａ変換回路１６が接続されている。Ｄ／Ａ変換回路１６には前記スピーカ５が接続されている。音源ＬＳＩ１１は外部入力端子を備えており、外部から外部音源装置１８を接続し、ディジタル音響データを入力することも可能である。また、ディスプレイコントローラ１４には画面表示データを記憶するＶＲＡＭ１５および前記ディスプレイ４が接続されている。
【００１１】
このゲーム機本体１にゲームカートリッジ３がセットされ電源がオンされると、まずＭＣＰＵ１０は所定の画面データを読み込んでディスプレイコントローラ１４に送るとともに、効果音やＢＧＭを発生するためのプログラムやＰＣＭ波形データをＤＲＡＭ１３に書き込む。こののち、コントローラ２の操作によってゲームがスタートし、ゲームの進行に従って、画面データの書き換えや効果音，ＢＧＭの発音が行われる。ゲームの進行制御すなわち画面データの書き換えはＭＣＰＵ１０が直接制御する。効果音やＢＧＭの発生は、ＭＣＰＵ１０がＳＣＰＵ１２に対して指示し、具体的な音響データの合成は、ＤＲＡＭ１３に書き込まれたプログラム，ＰＣＭ波形データに基づいてＳＣＰＵ１２が行う。
【００１２】
図２は前記音源ＬＳＩ１１の内部ブロック図である。この音源ＬＳＩ１１ではＤＲＡＭ１３に記憶されたＰＣＭ波形データを順次読み出すことにより、ＰＣＭ回路２３が信号データを形成し、ＤＳＰ２４が１つの信号データを他の信号データを用いて変調などの処理を施すことにより楽音データなどの音響データを形成して出力する。上述したように、ゲームカートリッジ３がスロットにセットされ電源がオンされる毎に、その内蔵ＲＯＭ１９からＤＲＡＭ１３に対して新たなデータが書き込まれる。これにより、ゲーム毎に異なる独自の効果音やＢＧＭが発音される。ＤＲＡＭ１３にはメモリコントローラ２１を介してＭＣＰＵ１０，ＳＣＰＵ１２、および、音源ＬＳＩ１１内のＰＣＭ回路２３，ＤＳＰ２４が接続されており、それぞれが時間をシェアしながらＤＲＡＭ１３をアクセス可能になっている。ＭＣＰＵ１０およびＳＣＰＵ１２はＣＰＵインタフェース２０を介してメモリコントローラ２１と接続されている。ＣＰＵインタフェース２０には、ＭＣＰＵ１０およびＳＣＰＵ１１がＰＣＭ回路２３やＤＳＰ２４に対してデータをセットするためのレジスタ２２が接続されている。
【００１３】
ここで、図５を参照してＤＲＡＭ１３の内部構成を説明する。ＤＲＡＭ１３には、前記ＳＣＰＵ１２の動作を規定するＳＣＰＵプログラム、ＰＣＭ波形データが記憶されるとともに、ＤＳＰリングバッファが設定される。ＰＣＭ波形データは、ＢＧＭの楽音や効果音などの音響信号データを発生するためのボイス波形データ、および、モジュレーション信号データとして読み出されるモジュレーション波形データを含んでいる。また、これらボイス波形データ，モジュレーション波形データはそれぞれ複数種類記憶されるため、それぞれ複数の記憶エリアが設定されている。また、ＤＳＰリングバッファエリアはＤＳＰ２４が信号データを遅延するなどのために一時記憶するエリアとして使用される。
【００１４】
ここで、ボイス波形データとしては、たとえば、サンプリングされた効果音や楽器音の波形をＰＣＭ化したデータが記憶されるが、このような音は長時間持続して発音される場合があるため、ループ読み出しが可能なように各ボイスデータ毎にスタートアドレスＳＡ，ループスタートアドレスＬＳＡ，ループエンドアドレスＬＥＡが記憶されている。このボイスデータを読み出す場合には、まずスタートアドレスＳＡから読み出しを開始し、ループエンドアドレスＬＥＡまで読みだす。こののちは、ループスタートアドレスＬＳＡ→ループエンドアドレスＬＥＡ間を繰り返して読み出すことにより長時間の読み出しを可能にしている。また、モジュレーション波形データは、音響信号データに対する変調データ等に用いられるモジュレーション信号データを形成するための波形データであるため、主として単純なものが記憶されており、図７に示すようなのこぎり波，三角波，矩形波，正弦波などの波形データが記憶される。
【００１５】
ＳＣＰＵプログラムおよびＰＣＭ波形データはゲームカートリッジ３のセット時にＭＣＰＵ１０によって書き込まれる。ＳＣＰＵ１２は、ＭＣＰＵ１０の指示に基づき、ＳＣＰＵプログラムを読み出すことによって、該指示に応じた動作を実行する。ＰＣＭ回路２３は、ＳＣＰＵ１２の指示に基づいてＰＣＭ波形データを読み出すことによってサンプリングクロック毎のＰＣＭデータである信号データを形成する。この信号データは以後の回路において音響信号データまたはモジュレーション信号データとして用いられる。ＰＣＭ回路２３は、３２の時分割チャンネルを有しており、３２種類の信号データを独立して形成可能である。
【００１６】
ＰＣＭ回路２３が形成した信号データのうち、音響信号データとして用いられるものはＤＳＰ２４に入力されるか、または、出力ミキシング回路ＯＭＩＸ２５１直接入力される。また、モジュレーション信号データとして用いられるものはＤＳＰ２４に入力される。なお、一般的には、ボイス波形データを読み出して形成された信号データが音響信号データとして用いられ、モジュレーション波形データを読み出して形成された信号データがモジュレーション信号データとして用いられるが、これらの区別を無視して用いることも自由であり、これにより特殊な効果音を発生することもできる。さらに、ＤＳＰ２４には外部入力端子が設けられており、前記外部音源１８からディジタルの信号データを入力して音響信号データまたはモジュレーション信号データとして用いることもできる。
【００１７】
ＤＳＰ２４は、入力された音響信号データに対してモジュレーションやフィルタリングなどの種々の処理を施して出力ミキシング回路ＯＭＩＸ２５に出力する回路である。音響信号データにこのような処理を施すため、ＤＳＰ２４は同じく信号データであるモジュレーション信号データを入力し、処理の係数として用いる。処理が施されたのちＤＳＰ２４から出力された音響信号データは出力ミキシング回路ＯＭＩＸ２５に入力される。出力ミキシング回路ＯＭＩＸ２５は、３２チャンネルの音響信号データを２チャンネルのデータに変換してＤ／Ａ変換回路１６に出力する。
【００１８】
図３は前記ＰＣＭ回路２３の内部構成を示す図である。このＰＣＭ回路２３は、位相発生器３０、アドレスポインタ３１、補間器３２、クリップ回路３３，反転器３４、振幅変調用低周波発振器３５、エンベロープジェネレータ３６、乗算器３７、出力コントローラ３８からなっている。なお、以下に説明する動作は、時分割で３２チャンネル分並行に行われている。
【００１９】
位相発生器３０にはＳＣＰＵ１２から音名に対応するＦＮＳデータおよびオクターブデータＯＣＴがセットされる。位相発生器３０は、これらのデータに基づいて所定のサンプリング周期（４４．１ｋＨｚ）毎に位相データを発生出力する。この位相データはアドレスポインタ３１に入力される。アドレスポインタ３１には、ＰＣＭ波形データを指定するデータとしてスタートアドレスＳＡ，ループスタートアドレスＬＳＡ，ループエンドアドレスＬＥＡがＳＣＰＵ１２から入力されている。アドレスポインタ３１は位相発生器３０から入力された位相データに基づいてアドレスの歩進量を決定し、スタートアドレスＳＡを始点として小数部を含むアドレスデータを順次出力する。小数部データＦＲＡは補間器３２に出力され、この小数部を挟む２つの整数アドレスＭＥＡはメモリコントローラ２１を介してＤＲＡＭ１３に出力される。
【００２０】
入力された２つの整数アドレスＭＥＡによってＤＲＡＭ１３から隣接する２つのＰＣＭ波形データが読み出される。ＤＲＡＭ１３から読みだされたＰＣＭ波形データはメモリコントローラ２１を介して補間器３２に入力される。補間器３２は、入力された２個のＰＣＭ波形データをアドレスポインタ３１から入力された小数部データＦＲＡの値に応じて補間することにより該サンプリングタイミングの信号データを形成する。補間器３２はこの信号データをクリップ回路３３に入力する。クリップ回路３３は、補間器３２から入力される信号データとオール“０”データとのセレクタであり、ＭＣＰＵ１０から入力されるセレクト信号ＳＳＣＴＬによって何れか一方が選択出力される。ＳＳＣＴＬが“０”のときは補間器３２から入力された信号データがそのまま次段の反転器３４に出力され、ＳＳＣＴＬが“１”のときは次段の反転器３４にオール“０”のデータが出力される。
【００２１】
ここで、信号データは複数ビット（例えば１６ビット）のＰＣＭデータであり、最上位ビットが正負の符号を表し、それ以外の複数のビットが数値（振幅）を表している。図６に示すように、反転器３４はこの信号データのビット数と同数のＸＯＲ回路からなっており、信号データの各ビットデータが各ＸＯＲ回路の一方の入力端子に入力される。
【００２２】
一方、ＳＰＣＴＬはＭＣＰＵ１０から入力される２ビットの信号であり、上位ビットが信号データの符号ビットを反転するか否かを指示するビットであり、下位ビットが振幅ビットを反転するか否かを指示するビットである。ＳＰＣＴＬの上位ビットは信号データの最上位ビット（符号ビット）が入力されるＸＯＲ回路に入力され、下位ビットは信号データの振幅ビットが入力される複数のＸＯＲ回路に入力される。ＸＯＲ回路の２つの入力端子には信号データおよびＳＰＣＴＬデータが入力される。したがって、ＳＰＣＴＬ側のビットが“０”のときは信号データのビットの内容がそのまま出力され、ＳＰＣＴＬ側のビットが“１”のときは信号データのビットが“１→０”“０→１”のように反転されて出力される。したがって、ＳＰＣＴＬが“００”であれば入力された信号データはそのまま出力され、ＳＰＣＴＬのビットが“１０”であれば入力された信号データは符号のみ反転されて出力される。また、ＳＰＣＴＬのビットが“０１”であれば入力された信号データは数値を反転して出力され、ＳＰＣＴＬのビットが“１１”であれば入力された信号データは符号，数値とも反転して出力される。
【００２３】
したがって、ＳＳＣＴＬを“１”に設定すると、クリップ回路３３からオール“０”が出力され、これが反転器３４に入力される。さらに、ＳＰＣＴＬを“０１”に設定すると、オール“０”のデータが反転器３４で反転されオール“０１１１‥‥”（ＭＡＸ）のデータとなる。“０１１１‥‥”のデータが後段の乗算器３７においてエンベロープ波形データや変調信号データをそのまま出力するための乗数として使用される。
【００２４】
反転器３４から出力された信号データは、乗算器３７に入力される。乗算器３７には、振幅変調用低周波発振器（ＡＬＦＯ）３５およびエンベロープジェネレータ（ＥＧ）３６が接続されている。これらＡＬＦＯ３５，ＥＧ３６は従来より一般的な構成の回路である。ＡＬＦＯ３５は、ＳＣＰＵ１２から入力される周波数データＬＦＯＦ，波形指定データＬＦＯＷＳ，影響度データ（振幅データ）ＬＦＯＳに基づいて低周波の変調信号データを発生する。この変調信号データの波形は、上記ＤＲＡＭ１３に記憶されるモジュレーション波形データと同種のものであり、例えば図７に示すような波形である。ＥＧ３６にはＳＣＰＵ１２からアタックレートＡＲ，第１ディケイレートＤ１Ｒ，第２ディケイレートＤ２Ｒ，リリースレートＲＲが入力され、図８に示すようなエンベロープ波形データを発生して出力する。なお、ボイス波形データにはアタック部のみエンベロープを含む波形を記憶したものがあるが、このようなボイス波形データを読み出す場合にはアタック部として最大値を出力し、同図破線で示すようなエンベロープを形成する。
【００２５】
ここで、反転器３４から乗算器３７にボイス波形データを読み出した信号データ（音響信号データとして用いられるもの）が入力された場合、この信号データにエンベロープ波形を付与する。モジュレーション波形データを読み出した信号データ（モジュレーション信号データ）が入力された場合には、この信号データをそのまま出力コントローラ３８に出力する。一方、ＡＬＦＯ３５の発生する変調信号データやＥＧ３６の発生するエンベロープ信号データをそのまま出力し、後段のＤＳＰ２４で使用する場合には、上述したように信号データの値を直流的に固定して乗算器３７に入力する。乗算器３７から出力された信号データは出力コントローラ３８でその出力先を指示され、ＤＳＰ２４または出力ミキシング回路２５に出力される。
【００２６】
図４は前記ＤＳＰ２４のブロック図である。このＤＳＰ２４は、前記ＰＣＭ回路２３から入力した信号データを記憶するためのレジスタとして１６ワードのＭＩＸＳレジスタ４１を備えるとともに、外部音源１８から入力される信号データを記憶するためのレジスタとして２ワードのＥＸＴＳレジスタ４２を備えており、これらのレジスタに入力された信号データのうち音響信号データとして用いられる信号データにフィルタリングやモジュレーションなどの所定の処理を施して出力ミキシング回路２５に出力する。また、入力された信号データのうちモジュレーション信号データとして用いられるものは、他の音響信号データに対するフィルタリングやモジュレーションのための係数データとして後述の乗算器４９やＤＲＡＭアドレス作成部４４に入力される。なお、ＰＣＭ回路２３は３２チャンネル構成であるのに対してこのＤＳＰ２４の入力部は１６チャンネル分のレジスタしか有していない。これは仕様の問題ではあるが、ＰＣＭ回路２３から直接出力ミキシング回路２５に出力される音響信号もあるため実用上はこれで十分である。
【００２７】
また、ＤＳＰ２４は、前記１６ワードのＭＩＸＳレジスタ４１，２ワードのＥＸＴＳレジスタ４２の他に、ＤＲＡＭ１３のリングバッファから読み出されたデータを再度このＤＳＰで処理するために一時記憶する３２ワードのＭＥＭＳレジスタ４３も備えている。これらのレジスタＭＩＸＳ４１，ＥＸＴＳ４２，ＭＥＭＳ４３は、それぞれＤＲＡＭアドレス作成部４４，レジスタ４５，セレクタ４８の全てに接続されている。レジスタ４５は、モジュレーション信号データを係数データとして被変調信号データである音響信号データのタイミングと同期して乗算器４９に入力するために一時記憶する回路である。セレクタ４８は、乗算器４９に入力する音響信号データを選択するための回路である。これらレジスタ４５およびセレクタ４８に入力するデータを種々に組み合わせることにより、音響信号データに対して極めて多様な処理を施すことができる。
【００２８】
このＤＳＰ２４はマイクロプログラムメモリ４０に記憶されているマイクロプログラムに従って２５６ステップの動作を繰り返し実行するが、上述のレジスタ４１，４２，４３の各データをＤＲＡＭアドレス作成部４４，レジスタ４５またはセレクタ４８のうちどの回路に入力するかはマイクロプログラムにより任意に設定することができる。
【００２９】
ＤＲＡＭアドレス作成部４４は、ＤＲＡＭ１３のリングバッファをアクセスする（書込／読出）アドレスを作成してメモリコントローラ２１に出力する。メモリコンロトーラ２１は、このアドレスでＤＲＡＭ１３をアクセスしてリングバッファで遅延させるデータの書き込み／読み出しを行う。また、上述したように乗算器４９は、音響信号データに対して係数データを乗算する回路である。前記レジスタ４１，４２，４３またはＴＥＭＰ−ＲＡＭ５３の記憶内容から１つの信号データが音響信号データとして入力される。ＴＥＭＰ−ＲＡＭ５３はこのＤＳＰ２４で一旦処理が施された音響信号を短時間遅延したのちフィードバックするためのＲＡＭである。この選択は、マイクロプログラムによるレジスタの選択およびセレクタ４８の設定によって行われる。一方、係数データの選択はセレクタ４７が行う。セレクタ４７には、前記レジスタ４５，固定係数レジスタ４６が接続されているとともに、“０００‥‥１”（すなわち１０進数の１）が入力されている。これらのなかから１つが選択され係数データとして乗算器４９に入力される。レジスタ４５が選択された場合には、音響信号データに対してＰＣＭ回路２３が発生したモジュレーション信号データが乗算される。係数レジスタ４６が選択された場合には、音響信号に対して予め設定された係数データが乗算される。また、“１”が選択された場合には、入力された音響信号データがそのまま次段に出力される。
【００３０】
乗算器４９から出力された音響信号データは加算器５０に入力される。加算器５０で所定の加算係数データを加算された音響信号データは、１クロックディレイ５１→シフト回路５２を経てこのＤＳＰ２４から出力される。前記加算係数データは、セレクタ５４により、１クロックディレイ５１の出力値，ＴＥＭＰ−ＲＡＭ５３で遅延されたデータまたはオール“０”のなかから１つが選択され加算器５０に入力される。なお、前記１クロックディレイ５１は、入力されたデータを１サンプリングクロック分遅延させて出力する回路である。シフト回路５２は、入力データを所定桁シフトして出力する回路である。また、ＴＥＭＰ−ＲＡＭ５３は、シフト回路５２から出力された信号を短時間遅延したのち、前記乗算器４９または加算器５０に戻すための一時記憶メモリである。すなわち、ＤＲＡＭ１３のリングバッファでは長時間（１０ｍｓ〜１ｓ程度）の遅延を行い、ＴＥＭＰ−ＲＡＭ５３ではそれ以下の短時間の遅延を行う。
【００３１】
このＤＳＰ２４では、リングバッファ，１ビットディレイ５１，テンプＲＡＭ５３による遅延、乗算器４９による乗算、加算器５０による加算、シフト回路５２によるシフトによって種々の処理を施すことができる。また、前記乗算器４９で音響信号データに係数データを乗算する場合において、音響信号データの選択および係数データの選択は、ＰＣＭ回路２３から入力された信号データ、外部音源１８から入力されたディジタル信号およびリングバッファで遅延された信号のなかから任意に選択することができるため、非常に自由度の高いＤＳＰ効果の付与が可能になる。
【００３２】
上記の構成の音源ＬＳＩ（ＰＣＭ回路２３およびＤＳＰ２４）を用いて音響信号データにピッチチェンジ処理を施す場合のＤＳＰ２４の処理の等価回路を図９に示し、この場合に使用されるモジュレーション信号データの例を図１０に示す。ピッチチェンジとは入力された音響信号データの周波数を変更して出力する処理である。
【００３３】
図９では説明の便宜上、リングバッファをシフトレジスタ６０に置き換えている。このシフトレジスタ６０の一端から音響信号データを入力する。シフトレジスタ６０内をシフトされてゆく音響信号データを２つのタップｔ１ ，ｔ２ から読み出してゆく。タップｔ１ には係数乗算器６１が接続され、読み出された音響信号データＱ１ に係数データＷ１ が乗算される。また、タップｔ２ には係数乗算器６２が接続され、読み出された音響信号データＱ２ に係数データＷ２ が乗算される。係数乗算器６１，６２の出力は加算器６３で加算されて出力データとして出力される。
【００３４】
以上の構成で、タップｔ１ ，ｔ２ の読出アドレスを徐々に後ろにシフトしてゆけば読み出される音響信号データの周波数が低くなり、タップｔ１ ，ｔ２ の読出アドレスを徐々に前にシフトしてゆけば読み出される音響信号データの周波数が高くなる。ところで、シフトレジスタ（リングバッファ）６０の段数は有限であるため、後ろにシフトしてゆくと最終的には後端に至り、また、前にシフトしてゆくと最終的には先端に至る。そこで、図１０のＢ−１〜Ｂ〜４のようなのこぎり波でタップｔ１ ，ｔ２ の読出アドレスを変移させることにより、後端から先端、先端から後端にタップをジャンプさせている。
【００３５】
すなわち、読出周波数を低くする場合について説明すると、タップｔ１ の読出アドレスをＢ−１ののこぎり波を用いて徐々に後ろにシフトしてゆき、後端に至ったときアドレスを先端に戻す。また、タップｔ２ の読出アドレスをＢ−２ののこぎり波を用いて徐々に後ろにシフトしてゆき、後端に至ったときアドレスを先端に戻す。しかし、読出アドレスをジャンプさせると読み出される音響信号データの波形が不連続になるため大きなノイズが発生する。そこで、タップｔ１ から読み出された音響信号データの振幅値に図１０のＡ−１の三角波を係数データとして乗算することにより、アドレスがジャンプしノイズが出力されるタイミングの係数乗算器６１の出力値を０にしている。また、同様にタップｔ２ から読み出された音響信号データの振幅値にＡ−３の三角波を係数データとして乗算することにより、アドレスがジャンプするときの係数乗算器６２の出力値を０にしている。のこぎり波Ｂ−１とＢ−２および三角波Ａ−１とＡ−３はそれぞれ１８０°ずつ位相がずれているため、一方のタップの読出アドレスがジャンプして出力値が０のとき他方が最大になり、加算器６３から出力される音響信号データの値を一定に保つことができる。
【００３６】
以上は読出周波数を低くする場合について説明したが読出周波数を高くする場合には、タップｔ１ ，ｔ２ の読出アドレスをそれぞれ図１０Ｂ−３およびＢ−４の逆のこぎり波で変移させてゆけばよい。ここで、等価的にシフトレジスタ６０に置き換える場合は、出力タップの左右の移動がピッチのアップ／ダウンに相当するが、リングバッファの場合は、ライトアドレスの変位速度とリードライトアドレスの変位速度との差（符号）がピッチのアップ／ダウンに相当する。
【００３７】
ＤＳＰ２４を図９のように構成してピッチチェンジする場合図１０のＡ−１〜Ａ−４に示す三角波、および、Ｂ−１〜Ｂ−４に示すのこぎり波は、ＰＣＭ回路２３からモジュレーション信号データとして入力されるが、この信号データを形成するためにＤＲＡＭ１３には、三角波，のこぎり波それぞれ１つずつモジュレーション波形データとして記憶しておけばよく、ＳＰＣＴＬを図１０右に記載されているように設定することにより、反転器３４で信号データの符号および／または振幅値が反転され、同図の全ての波形を得ることができる。また、上記構成のＤＳＰにおいてのこぎり波は、所定のタイミングにＤＲＡＭアドレス作成部４４に入力され、三角波は所定のタイミングに乗算器４９に入力される。
【００３８】
このように、ＰＣＭ波形データを読み出して形成した信号データを反転器３４で反転することにより、種々の波形の信号データを得ることができるため、１つのＰＣＭ波形データを複数種類の波形として活用することができ、ＤＲＡＭ１３の容量を節約することができる。
【００３９】
信号データの波形の反転は、モジュレーション信号データに限らない。すなわち、音響信号データに対して行うこともできる。
【００４０】
【発明の効果】
この発明によれば、信号データの符号ビットおよび／または振幅ビットを反転することにより、１つの信号データから複数種類の波形の信号データを得ることができ、信号データ発生装置の機能を向上することができる。
【００４１】
また、このようにして得られた信号データを用いて音響データに対してフィルタ処理，変調処理などの処理を施すことにより、簡略な構成で多様な処理を施すことができる。
【図面の簡単な説明】
【図１】この発明の実施例である音源用ＬＳＩが適用されるゲーム機のブロック図
【図２】同音源用ＬＳＩのブロック図
【図３】同音源用ＬＳＩのＰＣＭ回路のブロック図
【図４】同音源用ＬＳＩのＤＳＰのブロック図
【図５】同音源用ＬＳＩに接続されるＤＲＡＭの内部構成図
【図６】前記ＰＣＭ回路内の反転器の構成図
【図７】前記ＤＲＡＭに記憶されている変調用波形の例を示す図
【図８】前記ＰＣＭ回路が発生するエンベロープの例を示す図
【図９】ピッチチェンジを行うための前記ＤＳＰ回路の構成を示す図
【図１０】ピッチチェンジを行うために用いられる信号データの例を示す図
【産業上の利用分野】
この発明は、符号や振幅を反転することにより、１つの信号データから複数種類の信号データを作成し、この信号データを用いて楽音データなどの音響データに対してフィルタ処理や変調処理などの種々の処理を施す音響データ処理装置および音源装置に関する。
【０００２】
【従来の技術】
ＤＳＰなどの信号処理装置において、音響データに対してフィルタ処理や変調処理（モジュレーション）などの処理を施すためにはパラメータとなる信号データが必要である。たとえば、変調処理を行う場合には変調データとなる信号データが必要である。したがって、多様な処理を施すためにはそれに応じた種々の信号データが必要となる。このため、従来の装置では、信号データを発生する回路に種々の波形の信号データを発生する機能を持たせていた。
【０００３】
【発明が解決しようとする課題】
しかし、このように信号データ発生回路に種々の波形の信号データを発生する機能を持たせると、回路が複雑・大型化し、さらに、コストの上昇を招く欠点があった。
【０００４】
この発明は、発生したディジタルの信号データのビットを反転することによりその信号データの波形を変形し、これによって簡略な回路で種々の波形の信号データを得ることができる信号データ発生装置およびこれを用いて音響データに処理を施す音響データ処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この発明は、符号ビットおよび振幅ビットからなる効果信号データの符号ビットおよび振幅ビットのいずれか一方または両方のビットの反転を指示するビット反転指示手段と、前記ビット反転指示手段の指示内容にしたがって上記効果信号データの符号ビットおよび振幅ビットの一方または両方のビットを反転して出力するビット反転手段と、入力された音響信号データに対して前記ビット反転手段から出力された信号データを用いてフィルタ処理、変調処理などの処理を施して出力する音響データ処理手段と、を備えたことを特徴とする。
【０００６】
この発明は、複数の信号データを形成する信号データ形成手段と、上記音響データ処理装置と、前記信号データ形成手段が形成した複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して音響信号データとして供給し、他の複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して効果信号データとして供給する信号選択手段と、を備えたことを特徴とする。
【０００７】
この発明は、前記信号データ形成手段を、波形データを記憶した波形データ記憶手段と、この波形データを所定のクロックで読み出すことにより信号データを形成する読出手段と、からなる波形メモリ型信号データ形成手段としたことを特徴とする。
【０００８】
【作用】
信号データ形成手段は時系列でディジタルの信号データを形成する。この信号データは正負の符号を表す符号ビットおよび振幅の絶対値を表す振幅ビットからなっている。ビット反転指示手段は、前記符号ビット，振幅ビットの一方または両方のビット反転を指示する。このビット反転指示手段は、たとえば、符号ビット，振幅ビットのそれぞれに対応するフラグなどで構成すればよい。ビット反転指示手段によって反転が指示されたビットの内容は、ビット反転手段により反転される。ビットの反転により、振幅がシフトされたり反転したりして波形が変化し、この信号データを用いてフィルタ処理，変調処理を施すことにより、元の波形の信号データを用いた処理とはまた異なる処理を施すことができる。
【０００９】
また、信号データ形成手段を波形メモリ型の信号データ形成手段で構成することにより、波形データ記憶手段に１つの波形データのみを記憶している場合でもビットの反転により複数種類の波形の信号データを出力することができる。
【００１０】
【実施例】
図１はこの発明の実施例である信号データ発生装置および音響データ処理装置を内蔵する音源ＬＳＩを用いたテレビゲーム機の構成図である。ゲーム機本体１には、ディスプレイ４およびスピーカ５が接続されている。これらディスプレイ４およびスピーカ５としてはテレビ受像機に内蔵のものを用いることができる。また、ゲーム機本体１には前記ディスプレイ４，スピーカ５のほかに、ゲームプログラムを記憶したＲＯＭ１９を内蔵するゲームカートリッジ３、および、ゲームを行うためにプレーヤが操作するコントローラ２が接続されている。コントローラ２はケーブルを介してゲーム機本体１と接続され、ゲームカートリッジ３はゲーム機本体１に設けられたスロットに挿入される。ゲーム機本体１にはメインＣＰＵ（ＭＣＰＵ）１０が内蔵されており、このＭＣＰＵ１０がゲームの進行など装置全体の動作を制御する。ＭＣＰＵ１０には、前記コントローラ２、ゲームカートリッジ３内のＲＯＭ１９、表示制御用のディスプレイコントローラ１４、および、効果音やＢＧＭ発生用の音源ＬＳＩ１１が接続されている。音源ＬＳＩ１１には発音制御用のサウンドＣＰＵ（ＳＣＰＵ）１２、ＳＣＰＵ１２のプログラムやＰＣＭ波形データなどが記憶されるＤＲＡＭ１３、および、音源ＬＳＩ１１から出力されるディジタルの音響データをアナログのオーディオ信号に変換するＤ／Ａ変換回路１６が接続されている。Ｄ／Ａ変換回路１６には前記スピーカ５が接続されている。音源ＬＳＩ１１は外部入力端子を備えており、外部から外部音源装置１８を接続し、ディジタル音響データを入力することも可能である。また、ディスプレイコントローラ１４には画面表示データを記憶するＶＲＡＭ１５および前記ディスプレイ４が接続されている。
【００１１】
このゲーム機本体１にゲームカートリッジ３がセットされ電源がオンされると、まずＭＣＰＵ１０は所定の画面データを読み込んでディスプレイコントローラ１４に送るとともに、効果音やＢＧＭを発生するためのプログラムやＰＣＭ波形データをＤＲＡＭ１３に書き込む。こののち、コントローラ２の操作によってゲームがスタートし、ゲームの進行に従って、画面データの書き換えや効果音，ＢＧＭの発音が行われる。ゲームの進行制御すなわち画面データの書き換えはＭＣＰＵ１０が直接制御する。効果音やＢＧＭの発生は、ＭＣＰＵ１０がＳＣＰＵ１２に対して指示し、具体的な音響データの合成は、ＤＲＡＭ１３に書き込まれたプログラム，ＰＣＭ波形データに基づいてＳＣＰＵ１２が行う。
【００１２】
図２は前記音源ＬＳＩ１１の内部ブロック図である。この音源ＬＳＩ１１ではＤＲＡＭ１３に記憶されたＰＣＭ波形データを順次読み出すことにより、ＰＣＭ回路２３が信号データを形成し、ＤＳＰ２４が１つの信号データを他の信号データを用いて変調などの処理を施すことにより楽音データなどの音響データを形成して出力する。上述したように、ゲームカートリッジ３がスロットにセットされ電源がオンされる毎に、その内蔵ＲＯＭ１９からＤＲＡＭ１３に対して新たなデータが書き込まれる。これにより、ゲーム毎に異なる独自の効果音やＢＧＭが発音される。ＤＲＡＭ１３にはメモリコントローラ２１を介してＭＣＰＵ１０，ＳＣＰＵ１２、および、音源ＬＳＩ１１内のＰＣＭ回路２３，ＤＳＰ２４が接続されており、それぞれが時間をシェアしながらＤＲＡＭ１３をアクセス可能になっている。ＭＣＰＵ１０およびＳＣＰＵ１２はＣＰＵインタフェース２０を介してメモリコントローラ２１と接続されている。ＣＰＵインタフェース２０には、ＭＣＰＵ１０およびＳＣＰＵ１１がＰＣＭ回路２３やＤＳＰ２４に対してデータをセットするためのレジスタ２２が接続されている。
【００１３】
ここで、図５を参照してＤＲＡＭ１３の内部構成を説明する。ＤＲＡＭ１３には、前記ＳＣＰＵ１２の動作を規定するＳＣＰＵプログラム、ＰＣＭ波形データが記憶されるとともに、ＤＳＰリングバッファが設定される。ＰＣＭ波形データは、ＢＧＭの楽音や効果音などの音響信号データを発生するためのボイス波形データ、および、モジュレーション信号データとして読み出されるモジュレーション波形データを含んでいる。また、これらボイス波形データ，モジュレーション波形データはそれぞれ複数種類記憶されるため、それぞれ複数の記憶エリアが設定されている。また、ＤＳＰリングバッファエリアはＤＳＰ２４が信号データを遅延するなどのために一時記憶するエリアとして使用される。
【００１４】
ここで、ボイス波形データとしては、たとえば、サンプリングされた効果音や楽器音の波形をＰＣＭ化したデータが記憶されるが、このような音は長時間持続して発音される場合があるため、ループ読み出しが可能なように各ボイスデータ毎にスタートアドレスＳＡ，ループスタートアドレスＬＳＡ，ループエンドアドレスＬＥＡが記憶されている。このボイスデータを読み出す場合には、まずスタートアドレスＳＡから読み出しを開始し、ループエンドアドレスＬＥＡまで読みだす。こののちは、ループスタートアドレスＬＳＡ→ループエンドアドレスＬＥＡ間を繰り返して読み出すことにより長時間の読み出しを可能にしている。また、モジュレーション波形データは、音響信号データに対する変調データ等に用いられるモジュレーション信号データを形成するための波形データであるため、主として単純なものが記憶されており、図７に示すようなのこぎり波，三角波，矩形波，正弦波などの波形データが記憶される。
【００１５】
ＳＣＰＵプログラムおよびＰＣＭ波形データはゲームカートリッジ３のセット時にＭＣＰＵ１０によって書き込まれる。ＳＣＰＵ１２は、ＭＣＰＵ１０の指示に基づき、ＳＣＰＵプログラムを読み出すことによって、該指示に応じた動作を実行する。ＰＣＭ回路２３は、ＳＣＰＵ１２の指示に基づいてＰＣＭ波形データを読み出すことによってサンプリングクロック毎のＰＣＭデータである信号データを形成する。この信号データは以後の回路において音響信号データまたはモジュレーション信号データとして用いられる。ＰＣＭ回路２３は、３２の時分割チャンネルを有しており、３２種類の信号データを独立して形成可能である。
【００１６】
ＰＣＭ回路２３が形成した信号データのうち、音響信号データとして用いられるものはＤＳＰ２４に入力されるか、または、出力ミキシング回路ＯＭＩＸ２５１直接入力される。また、モジュレーション信号データとして用いられるものはＤＳＰ２４に入力される。なお、一般的には、ボイス波形データを読み出して形成された信号データが音響信号データとして用いられ、モジュレーション波形データを読み出して形成された信号データがモジュレーション信号データとして用いられるが、これらの区別を無視して用いることも自由であり、これにより特殊な効果音を発生することもできる。さらに、ＤＳＰ２４には外部入力端子が設けられており、前記外部音源１８からディジタルの信号データを入力して音響信号データまたはモジュレーション信号データとして用いることもできる。
【００１７】
ＤＳＰ２４は、入力された音響信号データに対してモジュレーションやフィルタリングなどの種々の処理を施して出力ミキシング回路ＯＭＩＸ２５に出力する回路である。音響信号データにこのような処理を施すため、ＤＳＰ２４は同じく信号データであるモジュレーション信号データを入力し、処理の係数として用いる。処理が施されたのちＤＳＰ２４から出力された音響信号データは出力ミキシング回路ＯＭＩＸ２５に入力される。出力ミキシング回路ＯＭＩＸ２５は、３２チャンネルの音響信号データを２チャンネルのデータに変換してＤ／Ａ変換回路１６に出力する。
【００１８】
図３は前記ＰＣＭ回路２３の内部構成を示す図である。このＰＣＭ回路２３は、位相発生器３０、アドレスポインタ３１、補間器３２、クリップ回路３３，反転器３４、振幅変調用低周波発振器３５、エンベロープジェネレータ３６、乗算器３７、出力コントローラ３８からなっている。なお、以下に説明する動作は、時分割で３２チャンネル分並行に行われている。
【００１９】
位相発生器３０にはＳＣＰＵ１２から音名に対応するＦＮＳデータおよびオクターブデータＯＣＴがセットされる。位相発生器３０は、これらのデータに基づいて所定のサンプリング周期（４４．１ｋＨｚ）毎に位相データを発生出力する。この位相データはアドレスポインタ３１に入力される。アドレスポインタ３１には、ＰＣＭ波形データを指定するデータとしてスタートアドレスＳＡ，ループスタートアドレスＬＳＡ，ループエンドアドレスＬＥＡがＳＣＰＵ１２から入力されている。アドレスポインタ３１は位相発生器３０から入力された位相データに基づいてアドレスの歩進量を決定し、スタートアドレスＳＡを始点として小数部を含むアドレスデータを順次出力する。小数部データＦＲＡは補間器３２に出力され、この小数部を挟む２つの整数アドレスＭＥＡはメモリコントローラ２１を介してＤＲＡＭ１３に出力される。
【００２０】
入力された２つの整数アドレスＭＥＡによってＤＲＡＭ１３から隣接する２つのＰＣＭ波形データが読み出される。ＤＲＡＭ１３から読みだされたＰＣＭ波形データはメモリコントローラ２１を介して補間器３２に入力される。補間器３２は、入力された２個のＰＣＭ波形データをアドレスポインタ３１から入力された小数部データＦＲＡの値に応じて補間することにより該サンプリングタイミングの信号データを形成する。補間器３２はこの信号データをクリップ回路３３に入力する。クリップ回路３３は、補間器３２から入力される信号データとオール“０”データとのセレクタであり、ＭＣＰＵ１０から入力されるセレクト信号ＳＳＣＴＬによって何れか一方が選択出力される。ＳＳＣＴＬが“０”のときは補間器３２から入力された信号データがそのまま次段の反転器３４に出力され、ＳＳＣＴＬが“１”のときは次段の反転器３４にオール“０”のデータが出力される。
【００２１】
ここで、信号データは複数ビット（例えば１６ビット）のＰＣＭデータであり、最上位ビットが正負の符号を表し、それ以外の複数のビットが数値（振幅）を表している。図６に示すように、反転器３４はこの信号データのビット数と同数のＸＯＲ回路からなっており、信号データの各ビットデータが各ＸＯＲ回路の一方の入力端子に入力される。
【００２２】
一方、ＳＰＣＴＬはＭＣＰＵ１０から入力される２ビットの信号であり、上位ビットが信号データの符号ビットを反転するか否かを指示するビットであり、下位ビットが振幅ビットを反転するか否かを指示するビットである。ＳＰＣＴＬの上位ビットは信号データの最上位ビット（符号ビット）が入力されるＸＯＲ回路に入力され、下位ビットは信号データの振幅ビットが入力される複数のＸＯＲ回路に入力される。ＸＯＲ回路の２つの入力端子には信号データおよびＳＰＣＴＬデータが入力される。したがって、ＳＰＣＴＬ側のビットが“０”のときは信号データのビットの内容がそのまま出力され、ＳＰＣＴＬ側のビットが“１”のときは信号データのビットが“１→０”“０→１”のように反転されて出力される。したがって、ＳＰＣＴＬが“００”であれば入力された信号データはそのまま出力され、ＳＰＣＴＬのビットが“１０”であれば入力された信号データは符号のみ反転されて出力される。また、ＳＰＣＴＬのビットが“０１”であれば入力された信号データは数値を反転して出力され、ＳＰＣＴＬのビットが“１１”であれば入力された信号データは符号，数値とも反転して出力される。
【００２３】
したがって、ＳＳＣＴＬを“１”に設定すると、クリップ回路３３からオール“０”が出力され、これが反転器３４に入力される。さらに、ＳＰＣＴＬを“０１”に設定すると、オール“０”のデータが反転器３４で反転されオール“０１１１‥‥”（ＭＡＸ）のデータとなる。“０１１１‥‥”のデータが後段の乗算器３７においてエンベロープ波形データや変調信号データをそのまま出力するための乗数として使用される。
【００２４】
反転器３４から出力された信号データは、乗算器３７に入力される。乗算器３７には、振幅変調用低周波発振器（ＡＬＦＯ）３５およびエンベロープジェネレータ（ＥＧ）３６が接続されている。これらＡＬＦＯ３５，ＥＧ３６は従来より一般的な構成の回路である。ＡＬＦＯ３５は、ＳＣＰＵ１２から入力される周波数データＬＦＯＦ，波形指定データＬＦＯＷＳ，影響度データ（振幅データ）ＬＦＯＳに基づいて低周波の変調信号データを発生する。この変調信号データの波形は、上記ＤＲＡＭ１３に記憶されるモジュレーション波形データと同種のものであり、例えば図７に示すような波形である。ＥＧ３６にはＳＣＰＵ１２からアタックレートＡＲ，第１ディケイレートＤ１Ｒ，第２ディケイレートＤ２Ｒ，リリースレートＲＲが入力され、図８に示すようなエンベロープ波形データを発生して出力する。なお、ボイス波形データにはアタック部のみエンベロープを含む波形を記憶したものがあるが、このようなボイス波形データを読み出す場合にはアタック部として最大値を出力し、同図破線で示すようなエンベロープを形成する。
【００２５】
ここで、反転器３４から乗算器３７にボイス波形データを読み出した信号データ（音響信号データとして用いられるもの）が入力された場合、この信号データにエンベロープ波形を付与する。モジュレーション波形データを読み出した信号データ（モジュレーション信号データ）が入力された場合には、この信号データをそのまま出力コントローラ３８に出力する。一方、ＡＬＦＯ３５の発生する変調信号データやＥＧ３６の発生するエンベロープ信号データをそのまま出力し、後段のＤＳＰ２４で使用する場合には、上述したように信号データの値を直流的に固定して乗算器３７に入力する。乗算器３７から出力された信号データは出力コントローラ３８でその出力先を指示され、ＤＳＰ２４または出力ミキシング回路２５に出力される。
【００２６】
図４は前記ＤＳＰ２４のブロック図である。このＤＳＰ２４は、前記ＰＣＭ回路２３から入力した信号データを記憶するためのレジスタとして１６ワードのＭＩＸＳレジスタ４１を備えるとともに、外部音源１８から入力される信号データを記憶するためのレジスタとして２ワードのＥＸＴＳレジスタ４２を備えており、これらのレジスタに入力された信号データのうち音響信号データとして用いられる信号データにフィルタリングやモジュレーションなどの所定の処理を施して出力ミキシング回路２５に出力する。また、入力された信号データのうちモジュレーション信号データとして用いられるものは、他の音響信号データに対するフィルタリングやモジュレーションのための係数データとして後述の乗算器４９やＤＲＡＭアドレス作成部４４に入力される。なお、ＰＣＭ回路２３は３２チャンネル構成であるのに対してこのＤＳＰ２４の入力部は１６チャンネル分のレジスタしか有していない。これは仕様の問題ではあるが、ＰＣＭ回路２３から直接出力ミキシング回路２５に出力される音響信号もあるため実用上はこれで十分である。
【００２７】
また、ＤＳＰ２４は、前記１６ワードのＭＩＸＳレジスタ４１，２ワードのＥＸＴＳレジスタ４２の他に、ＤＲＡＭ１３のリングバッファから読み出されたデータを再度このＤＳＰで処理するために一時記憶する３２ワードのＭＥＭＳレジスタ４３も備えている。これらのレジスタＭＩＸＳ４１，ＥＸＴＳ４２，ＭＥＭＳ４３は、それぞれＤＲＡＭアドレス作成部４４，レジスタ４５，セレクタ４８の全てに接続されている。レジスタ４５は、モジュレーション信号データを係数データとして被変調信号データである音響信号データのタイミングと同期して乗算器４９に入力するために一時記憶する回路である。セレクタ４８は、乗算器４９に入力する音響信号データを選択するための回路である。これらレジスタ４５およびセレクタ４８に入力するデータを種々に組み合わせることにより、音響信号データに対して極めて多様な処理を施すことができる。
【００２８】
このＤＳＰ２４はマイクロプログラムメモリ４０に記憶されているマイクロプログラムに従って２５６ステップの動作を繰り返し実行するが、上述のレジスタ４１，４２，４３の各データをＤＲＡＭアドレス作成部４４，レジスタ４５またはセレクタ４８のうちどの回路に入力するかはマイクロプログラムにより任意に設定することができる。
【００２９】
ＤＲＡＭアドレス作成部４４は、ＤＲＡＭ１３のリングバッファをアクセスする（書込／読出）アドレスを作成してメモリコントローラ２１に出力する。メモリコンロトーラ２１は、このアドレスでＤＲＡＭ１３をアクセスしてリングバッファで遅延させるデータの書き込み／読み出しを行う。また、上述したように乗算器４９は、音響信号データに対して係数データを乗算する回路である。前記レジスタ４１，４２，４３またはＴＥＭＰ−ＲＡＭ５３の記憶内容から１つの信号データが音響信号データとして入力される。ＴＥＭＰ−ＲＡＭ５３はこのＤＳＰ２４で一旦処理が施された音響信号を短時間遅延したのちフィードバックするためのＲＡＭである。この選択は、マイクロプログラムによるレジスタの選択およびセレクタ４８の設定によって行われる。一方、係数データの選択はセレクタ４７が行う。セレクタ４７には、前記レジスタ４５，固定係数レジスタ４６が接続されているとともに、“０００‥‥１”（すなわち１０進数の１）が入力されている。これらのなかから１つが選択され係数データとして乗算器４９に入力される。レジスタ４５が選択された場合には、音響信号データに対してＰＣＭ回路２３が発生したモジュレーション信号データが乗算される。係数レジスタ４６が選択された場合には、音響信号に対して予め設定された係数データが乗算される。また、“１”が選択された場合には、入力された音響信号データがそのまま次段に出力される。
【００３０】
乗算器４９から出力された音響信号データは加算器５０に入力される。加算器５０で所定の加算係数データを加算された音響信号データは、１クロックディレイ５１→シフト回路５２を経てこのＤＳＰ２４から出力される。前記加算係数データは、セレクタ５４により、１クロックディレイ５１の出力値，ＴＥＭＰ−ＲＡＭ５３で遅延されたデータまたはオール“０”のなかから１つが選択され加算器５０に入力される。なお、前記１クロックディレイ５１は、入力されたデータを１サンプリングクロック分遅延させて出力する回路である。シフト回路５２は、入力データを所定桁シフトして出力する回路である。また、ＴＥＭＰ−ＲＡＭ５３は、シフト回路５２から出力された信号を短時間遅延したのち、前記乗算器４９または加算器５０に戻すための一時記憶メモリである。すなわち、ＤＲＡＭ１３のリングバッファでは長時間（１０ｍｓ〜１ｓ程度）の遅延を行い、ＴＥＭＰ−ＲＡＭ５３ではそれ以下の短時間の遅延を行う。
【００３１】
このＤＳＰ２４では、リングバッファ，１ビットディレイ５１，テンプＲＡＭ５３による遅延、乗算器４９による乗算、加算器５０による加算、シフト回路５２によるシフトによって種々の処理を施すことができる。また、前記乗算器４９で音響信号データに係数データを乗算する場合において、音響信号データの選択および係数データの選択は、ＰＣＭ回路２３から入力された信号データ、外部音源１８から入力されたディジタル信号およびリングバッファで遅延された信号のなかから任意に選択することができるため、非常に自由度の高いＤＳＰ効果の付与が可能になる。
【００３２】
上記の構成の音源ＬＳＩ（ＰＣＭ回路２３およびＤＳＰ２４）を用いて音響信号データにピッチチェンジ処理を施す場合のＤＳＰ２４の処理の等価回路を図９に示し、この場合に使用されるモジュレーション信号データの例を図１０に示す。ピッチチェンジとは入力された音響信号データの周波数を変更して出力する処理である。
【００３３】
図９では説明の便宜上、リングバッファをシフトレジスタ６０に置き換えている。このシフトレジスタ６０の一端から音響信号データを入力する。シフトレジスタ６０内をシフトされてゆく音響信号データを２つのタップｔ１ ，ｔ２ から読み出してゆく。タップｔ１ には係数乗算器６１が接続され、読み出された音響信号データＱ１ に係数データＷ１ が乗算される。また、タップｔ２ には係数乗算器６２が接続され、読み出された音響信号データＱ２ に係数データＷ２ が乗算される。係数乗算器６１，６２の出力は加算器６３で加算されて出力データとして出力される。
【００３４】
以上の構成で、タップｔ１ ，ｔ２ の読出アドレスを徐々に後ろにシフトしてゆけば読み出される音響信号データの周波数が低くなり、タップｔ１ ，ｔ２ の読出アドレスを徐々に前にシフトしてゆけば読み出される音響信号データの周波数が高くなる。ところで、シフトレジスタ（リングバッファ）６０の段数は有限であるため、後ろにシフトしてゆくと最終的には後端に至り、また、前にシフトしてゆくと最終的には先端に至る。そこで、図１０のＢ−１〜Ｂ〜４のようなのこぎり波でタップｔ１ ，ｔ２ の読出アドレスを変移させることにより、後端から先端、先端から後端にタップをジャンプさせている。
【００３５】
すなわち、読出周波数を低くする場合について説明すると、タップｔ１ の読出アドレスをＢ−１ののこぎり波を用いて徐々に後ろにシフトしてゆき、後端に至ったときアドレスを先端に戻す。また、タップｔ２ の読出アドレスをＢ−２ののこぎり波を用いて徐々に後ろにシフトしてゆき、後端に至ったときアドレスを先端に戻す。しかし、読出アドレスをジャンプさせると読み出される音響信号データの波形が不連続になるため大きなノイズが発生する。そこで、タップｔ１ から読み出された音響信号データの振幅値に図１０のＡ−１の三角波を係数データとして乗算することにより、アドレスがジャンプしノイズが出力されるタイミングの係数乗算器６１の出力値を０にしている。また、同様にタップｔ２ から読み出された音響信号データの振幅値にＡ−３の三角波を係数データとして乗算することにより、アドレスがジャンプするときの係数乗算器６２の出力値を０にしている。のこぎり波Ｂ−１とＢ−２および三角波Ａ−１とＡ−３はそれぞれ１８０°ずつ位相がずれているため、一方のタップの読出アドレスがジャンプして出力値が０のとき他方が最大になり、加算器６３から出力される音響信号データの値を一定に保つことができる。
【００３６】
以上は読出周波数を低くする場合について説明したが読出周波数を高くする場合には、タップｔ１ ，ｔ２ の読出アドレスをそれぞれ図１０Ｂ−３およびＢ−４の逆のこぎり波で変移させてゆけばよい。ここで、等価的にシフトレジスタ６０に置き換える場合は、出力タップの左右の移動がピッチのアップ／ダウンに相当するが、リングバッファの場合は、ライトアドレスの変位速度とリードライトアドレスの変位速度との差（符号）がピッチのアップ／ダウンに相当する。
【００３７】
ＤＳＰ２４を図９のように構成してピッチチェンジする場合図１０のＡ−１〜Ａ−４に示す三角波、および、Ｂ−１〜Ｂ−４に示すのこぎり波は、ＰＣＭ回路２３からモジュレーション信号データとして入力されるが、この信号データを形成するためにＤＲＡＭ１３には、三角波，のこぎり波それぞれ１つずつモジュレーション波形データとして記憶しておけばよく、ＳＰＣＴＬを図１０右に記載されているように設定することにより、反転器３４で信号データの符号および／または振幅値が反転され、同図の全ての波形を得ることができる。また、上記構成のＤＳＰにおいてのこぎり波は、所定のタイミングにＤＲＡＭアドレス作成部４４に入力され、三角波は所定のタイミングに乗算器４９に入力される。
【００３８】
このように、ＰＣＭ波形データを読み出して形成した信号データを反転器３４で反転することにより、種々の波形の信号データを得ることができるため、１つのＰＣＭ波形データを複数種類の波形として活用することができ、ＤＲＡＭ１３の容量を節約することができる。
【００３９】
信号データの波形の反転は、モジュレーション信号データに限らない。すなわち、音響信号データに対して行うこともできる。
【００４０】
【発明の効果】
この発明によれば、信号データの符号ビットおよび／または振幅ビットを反転することにより、１つの信号データから複数種類の波形の信号データを得ることができ、信号データ発生装置の機能を向上することができる。
【００４１】
また、このようにして得られた信号データを用いて音響データに対してフィルタ処理，変調処理などの処理を施すことにより、簡略な構成で多様な処理を施すことができる。
【図面の簡単な説明】
【図１】この発明の実施例である音源用ＬＳＩが適用されるゲーム機のブロック図
【図２】同音源用ＬＳＩのブロック図
【図３】同音源用ＬＳＩのＰＣＭ回路のブロック図
【図４】同音源用ＬＳＩのＤＳＰのブロック図
【図５】同音源用ＬＳＩに接続されるＤＲＡＭの内部構成図
【図６】前記ＰＣＭ回路内の反転器の構成図
【図７】前記ＤＲＡＭに記憶されている変調用波形の例を示す図
【図８】前記ＰＣＭ回路が発生するエンベロープの例を示す図
【図９】ピッチチェンジを行うための前記ＤＳＰ回路の構成を示す図
【図１０】ピッチチェンジを行うために用いられる信号データの例を示す図
Claims (3)
- 符号ビットおよび振幅ビットからなる効果信号データの符号ビットおよび振幅ビットのいずれか一方または両方のビットの反転を指示するビット反転指示手段と、
前記ビット反転指示手段の指示内容にしたがって上記効果信号データの符号ビットおよび振幅ビットの一方または両方のビットを反転して出力するビット反転手段と、
入力された音響信号データに対して前記ビット反転手段から出力された信号データを用いてフィルタ処理、変調処理などの処理を施して出力する音響データ処理手段と、
を備えたことを特徴とする音響データ処理装置。 - 複数の信号データを形成する信号データ形成手段と、
請求項１に記載の音響データ処理装置と、
前記信号データ形成手段が形成した複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して音響信号データとして供給し、他の複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して効果信号データとして供給する信号選択手段と、
を備えたことを特徴とする音源装置。 - 前記信号データ形成手段は、波形データを記憶した波形データ記憶手段と、この波形データを所定のクロックで読み出すことにより信号データを形成する読出手段と、からなる波形メモリ型信号データ形成手段である請求項２に記載の音源装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06256694A JP3560068B2 (ja) | 1994-03-31 | 1994-03-31 | 音響データ処理装置および音源装置 |
| TW083110502A TW279219B (ja) | 1994-03-31 | 1994-11-14 | |
| EP95104336A EP0675481B1 (en) | 1994-03-31 | 1995-03-23 | Tone signal generator having a sound effect function |
| ES95104336T ES2158914T3 (es) | 1994-03-31 | 1995-03-23 | Generador de señales de tono que tiene funcion de efectos sonoros. |
| DE69521731T DE69521731T2 (de) | 1994-03-31 | 1995-03-23 | Tonsignalerzeuger mit einer Klangeffektfunktion |
| RU95104888A RU2143751C1 (ru) | 1994-03-31 | 1995-03-30 | Генератор тональных сигналов со звуковыми эффектами (варианты) |
| AU16197/95A AU689208B2 (en) | 1994-03-31 | 1995-03-30 | Tone signal generator having a sound effect function |
| CN95104585A CN1059748C (zh) | 1994-03-31 | 1995-03-31 | 声源装置 |
| BR9501411A BR9501411A (pt) | 1994-03-31 | 1995-03-31 | Gerador de sinais de tonalidade com efeitos sonoros |
| KR1019950007617A KR0151578B1 (ko) | 1994-03-31 | 1995-03-31 | 음원장치 |
| US08/840,898 US5869781A (en) | 1994-03-31 | 1997-04-17 | Tone signal generator having a sound effect function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06256694A JP3560068B2 (ja) | 1994-03-31 | 1994-03-31 | 音響データ処理装置および音源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07271370A JPH07271370A (ja) | 1995-10-20 |
| JP3560068B2 true JP3560068B2 (ja) | 2004-09-02 |
Family
ID=13203975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06256694A Expired - Fee Related JP3560068B2 (ja) | 1994-03-31 | 1994-03-31 | 音響データ処理装置および音源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560068B2 (ja) |
-
1994
- 1994-03-31 JP JP06256694A patent/JP3560068B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07271370A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0160493B1 (ko) | 디지탈 오디오 신호 발생 장치 및 데이타 처리 장치 | |
| KR0151578B1 (ko) | 음원장치 | |
| JP3560068B2 (ja) | 音響データ処理装置および音源装置 | |
| JP3552265B2 (ja) | 音源装置および音声信号形成方法 | |
| JPH07121181A (ja) | 音声情報処理装置 | |
| JPS61204698A (ja) | 楽音信号発生装置 | |
| KR100236786B1 (ko) | 음원장치 | |
| JP3520553B2 (ja) | 音源装置 | |
| JPS6255158B2 (ja) | ||
| JP2571559B2 (ja) | 波形信号処理方法 | |
| JP2621466B2 (ja) | サンプリング装置 | |
| JPH0667671A (ja) | 楽音発生装置 | |
| JP3459016B2 (ja) | オーディオ信号処理方法および装置 | |
| JP2611406B2 (ja) | デジタル音声信号発生装置 | |
| JP3016470B2 (ja) | 音源装置 | |
| JPH05249954A (ja) | 効果付与装置 | |
| JPS58126597A (ja) | 楽曲演奏装置 | |
| JP2754613B2 (ja) | デジタル音声信号発生装置 | |
| JPH02135564A (ja) | データ処理装置 | |
| JP2643387B2 (ja) | デジタル音声信号発生装置 | |
| JP2730101B2 (ja) | デジタル音声信号発生装置 | |
| JP2734024B2 (ja) | 電子楽器 | |
| JP3588815B2 (ja) | 音源装置 | |
| JP2770353B2 (ja) | 電子楽器 | |
| JPH07273601A (ja) | フィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |