[go: up one dir, main page]

JPH0212873A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0212873A
JPH0212873A JP16320888A JP16320888A JPH0212873A JP H0212873 A JPH0212873 A JP H0212873A JP 16320888 A JP16320888 A JP 16320888A JP 16320888 A JP16320888 A JP 16320888A JP H0212873 A JPH0212873 A JP H0212873A
Authority
JP
Japan
Prior art keywords
gate electrode
contact
metal
layers
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16320888A
Other languages
English (en)
Inventor
Naoya Matsumoto
直哉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16320888A priority Critical patent/JPH0212873A/ja
Publication of JPH0212873A publication Critical patent/JPH0212873A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線金属と素子との接合部の構造に関し、特に
接合部にバリアメタルを有する半導体装置に関する。
〔従来の技術〕
半導体装置の高密度化、高速化に伴って、素子寸法の縮
小が必須とされ、配線金属と素子との接続用コンタクト
孔の寸法も縮小化される傾向にある。ところで、従来の
半導体装置では、配線金属としてシリコンがドープされ
たアルミニウムが使用されている。
例えば、第3図には、シリコン基板1にフィールド酸化
膜2とゲート酸化膜3を形成し、このゲート酸化膜3の
下にソース・ドレインとしての拡散層4を形成し、ゲー
ト酸化膜3の上にポリシリコンからなるゲート電極5を
形成したMOS)ランリスタを示している。そして、こ
の上にPSG等の層間絶縁膜6を形成した上で、拡散層
4とゲート電極5上にコンタクト孔を開設し、このコン
タクト孔を通してシリコンをドープしたアルミニウムを
配線金属8として接続させた構成がとられている。
即ち、この配線金属としてのアルミニウム8に、仮にシ
リコンをドープしていない場合には、第3図のA部のよ
うな拡散層4とアルミニウム8の接M部において、シリ
コンとアルミニウムの相互拡散が生じ、接合が破壊され
る、所謂アロイスパイりが生じる。
ところが、シコンがドープされたアルミニウムを用いた
場合にはシリコンの析出が問題となる。
特に、微細なコンタクト孔内部でシリコンが析出した場
合には、コンタクト孔内部は極めて高抵抗のシリコンで
埋められてしまい、コンタクト抵抗が増大して特性の劣
化をまねくことになる。
そこで、従来では第4図に示すように、コンタクト孔の
アルミニウム8の下側に、拡散層との相互拡散を阻止す
る窒化チタン等のバリアメタル7を介在させ、上述した
問題を解消する試みがなされている。
〔発明が解決しようとする課題] 上述したようにバリアメタルを用いる構成では、拡散層
のみならずゲート電極5においても配線金属8との間に
バリアメタル7が介在され、コンタクト部は配線金属と
バリアメタルとの2層構造になっている。このため、仕
事関数の異なる2種類の金属が接触した状態となり、両
者間に接触起電力が生じて常に微弱な電流が流れる状態
となる。
このような微弱電流は、拡散N4のコンタクト部では拡
散層4を通してシリコン基板1中に流れてしまい、特に
問題は生じない。ところが、ゲート電極5は通常フロー
ティングとなっているので電流の流れる通路がなく、こ
の状態で水洗等の工程を行うとゲート電極5のコンタク
ト部では、水中において第4図のB部のように電流通路
が形成されることになる。このため、イオン化傾向の大
きい方の金属がイオン化されて水中に溶は出し、この部
分が腐蝕されてゲート電極5におけるコンタクト不良が
発生するという問題があった。
本発明はゲート電極におけるコンタクト不良の発生を防
止することを可能とした半導体装置を提供することを目
的としている。
〔課題を解決するための手段〕
本発明の半導体装置は、ポリシリコンで形成されたゲー
ト電極及びソース・ドレインとしての拡散層に夫々配線
金属を接続するように構成した半導体装置において、拡
散層のコンタクト部には配線金属との間にバリアメタル
を介在させ、ゲート電極には配線金属との間にバリアメ
タルを介在させないように構成している。
〔作用〕
上述した構成では、ゲート電極における異種金属の接触
を回避して微弱電流の発生を未然に防止し、液体に晒さ
れた際における電流通路の形成を防止して金属の腐蝕を
防止し、コンタクト不良を防止する。
〔実施例] 次に、本発明を図面を参照して説明する。
第1図は、本発明の一実施例の断面図である。
MO3I−ランリスタは、シリコンi板1にフィールド
酸化膜2とゲート酸化膜3を形成し、このゲート酸化膜
3の下にソース・ドレインとしての拡散N4を形成し、
ゲート酸化膜3の上にポリシリコンからなるゲート電極
5を形成ししている。
更に、この上にPSG等の眉間絶縁膜6を形成した上で
、拡散層4とゲート電極5上にコンタクト孔を開設して
いる。
そして、全面に窒化チタン膜7を2000人スパッタ法
により被着し、通常のフォトリソグラフィー技術とドラ
イエツチング技術により、拡散層4のコンタクト部以外
の窒化チタン7を除去する。これにより、ゲート電極5
のコンタクト孔における窒化チタン膜も除去され、拡散
層4のコンタクト孔内にのみバリアメタル7が形成され
る。
次に、配線金属と・してシリコンをドープしたアルミニ
ウム8を1.0μm被着し、これをフォトリソグラフィ
技術等によりエツチングして所定の配線パターンを形成
することにより、第1図のM○Sトランジスタが形成さ
れる。
したがって、この構成では、拡散N4のコンタクト部で
は、バリアメタル7が存在するため、アルミニウム8と
拡散層4のシリコンが相互拡散することがなく、アロイ
スパイクが防止できる。また、バリアメタル7とアルミ
ニウム8の接触によって起こる微小電流は、拡散層4か
らシリコン基板1へ流れ込むために配線部の腐食も起こ
らない。
一方、ゲート電極5のコンタクト部では、バリアメタル
が存在しないため、配線の腐食が起こることはない。こ
の場合、バリアメタルが存在しないため、アルミニウム
とシリコンの相互拡散は生じるが、この相互拡散が起き
ても素子特性に悪影古が生じることはなく、何ら問題は
生じない。
第2図は本発明の第2実施例であり、第1図と対応する
部分には同一符号を付してその説明は省略する。
この実施例では、MO3I−ランリスタのゲート電極5
の上面にタングステンシリサイド層9を設けた構成とし
ている。この構成ではポリシリコン単独の場合に比較し
て層抵抗が低(なるため、素子相互接続としても使用で
きるので、高密度化に適している。
なお、この構造を製造する方法は、前記実施例の工程に
おいて、ゲート電極5を形成する際のポリシリコンのパ
ターニングの前に、ポリシリコン上にタングステンシリ
サイドを2000人被着する工程を加えればよい。
この実施例においては、ゲート電極5のコンタクト部で
はアルミニウム8に異種金属が接触されるが、この場合
には接触部が液体に晒されない構造であるため、液体中
に電流バスが形成されず、配線金属の腐蝕が起こること
はない。
〔発明の効果〕
以上説明したように本発明は、拡散層のコンタクト部に
は配線金属との間にバリアメタルを介在させ、ゲート電
極には配線金属との間にバリアメタルを介在させないよ
うに構成しているので、拡散層におけるアロイスパイク
を防止する一方で、ゲート電極における異種金属の接触
を回避して微弱電流の発生を未然に防止し、液体に晒さ
れた際における電流通路の形成を防止して金属の腐蝕を
防止し、コンタクト不良を防止することができる効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は本発明の
他の実施例の断面図、第3図及び第4図は夫々異なる従
来構造の断面図である。 1・・・シリコン基板、2・・・フィールド酸化膜、3
・・・ゲート酸化膜、4・・・拡散層、5・・・ゲート
電極、6・・・層間絶縁膜、 7・・・窒化チタン膜 (バリアメタ ル) 8・・・アルミニウム、 9・・・タングステンシリ サイ ド。 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 1、ポリシリコンで形成されたゲート電極を有し、この
    ゲート電極及びソース・ドレインとしての拡散層に夫々
    配線金属を接続するように構成した半導体装置において
    、前記拡散層のコンタクト部には配線金属との間にバリ
    アメタルを介在させ、前記ゲート電極には配線金属との
    間にバリアメタルを介在させないように構成したことを
    特徴とする半導体装置。
JP16320888A 1988-06-30 1988-06-30 半導体装置 Pending JPH0212873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16320888A JPH0212873A (ja) 1988-06-30 1988-06-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16320888A JPH0212873A (ja) 1988-06-30 1988-06-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH0212873A true JPH0212873A (ja) 1990-01-17

Family

ID=15769346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16320888A Pending JPH0212873A (ja) 1988-06-30 1988-06-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH0212873A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure
US7045399B2 (en) 1992-12-09 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7061016B2 (en) 1992-12-09 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7105898B2 (en) 1992-12-09 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7547916B2 (en) 1992-12-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7897972B2 (en) 1992-12-09 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US8294152B2 (en) 1992-12-09 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit including pixel electrode comprising conductive film

Similar Documents

Publication Publication Date Title
JP2811126B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
EP0282226B1 (en) High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4962060A (en) Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
JP2576820B2 (ja) コンタクト・プラグの製造方法
US5285110A (en) Interconnection structure in semiconductor device
JPH0212873A (ja) 半導体装置
US5882992A (en) Method for fabricating Tungsten local interconnections in high density CMOS circuits
JP2765871B2 (ja) 半導体装置
JPH11102911A (ja) 半導体装置及びその製造方法
KR100268900B1 (ko) 반도체소자의금속배선및그형성방법
JP2659285B2 (ja) 半導体装置の製造方法
JP2587103B2 (ja) 半導体装置の製造方法
US20050236658A1 (en) Semiconductor device and production method therefor
KR960002060B1 (ko) 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
JPH0577185B2 (ja)
KR100679941B1 (ko) 반도체장치의 콘택 제조방법
KR0151054B1 (ko) 반도체 장치의 층간접속방법
JPH10173051A (ja) 配線形成方法
JP2004247580A (ja) 半導体装置の製造方法および半導体装置
JPH0680733B2 (ja) 半導体装置の配線接続部
KR100279048B1 (ko) 반도체 소자의 금속 배선층 형성 방법
JPH0750739B2 (ja) 半導体集積回路の多層配線構造
JPH10326780A (ja) 半導体装置およびその製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法