[go: up one dir, main page]

JPH0577185B2 - - Google Patents

Info

Publication number
JPH0577185B2
JPH0577185B2 JP61037791A JP3779186A JPH0577185B2 JP H0577185 B2 JPH0577185 B2 JP H0577185B2 JP 61037791 A JP61037791 A JP 61037791A JP 3779186 A JP3779186 A JP 3779186A JP H0577185 B2 JPH0577185 B2 JP H0577185B2
Authority
JP
Japan
Prior art keywords
layer
wiring
film
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61037791A
Other languages
English (en)
Other versions
JPS62194647A (ja
Inventor
Junichi Arima
Shigeru Harada
Masanori Obata
Junichi Morya
Hidefumi Kuroki
Reiji Tamaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3779186A priority Critical patent/JPS62194647A/ja
Publication of JPS62194647A publication Critical patent/JPS62194647A/ja
Publication of JPH0577185B2 publication Critical patent/JPH0577185B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は金属多層配線構造を有する半導体装
置に関し、特に第1層目配線層のためのコンタク
ト孔と第2層目配線層を第1層目配線層に電気的
に接続するためのコンタクト孔とが同一領域に形
成される構成を有する半導体装置の配線構造に関
する。
[従来の技術] 近年半導体装置の高集積化が進むにつれて半導
体チツプ上に形成される素子数が増大し、応じて
配線本数も増加し、この配線が占める面積が増大
して集積度向上に対する障害となつてきている。
この障害を除去するために、配線を多層構造にし
かつ第1層配線と半導体基板表面とを電気的に接
続するためのコンタクト孔と第1層配線と第2層
配線とを電気的に接続するためのコンタクト孔と
を同一の領域に形成し配線面積の低減化を図り、
集精度を向上させる方法が行なわれてきている。
第3A図ないし第3C図は従来の多層配線構造
を有する半導体装置の配線形成工程を概略的に示
す断面図である。以下、第3A図ないし第3C図
を参照して従来の半導体装置における配線形成工
程について説明する。
第3A図について説明する。半導体回路素子
(図示せず)が形成されたシリコン半導体基板1
上にたとえばCVD法を用いてシリコ酸化膜2を
形成した後、写真製版およびエツチング技法を用
いてシリコン酸化膜2の予め定められた領域に貫
通孔(コンタクト孔)10を形成する。次に蒸着
法あるいはスパツタリング法を用いて第1層目の
アルミニウム配線膜3を形成し、その後、第1層
目アルミニウム配線膜3を予め定められた形状に
パターニングする。このとき、第1層目アルミニ
ウム配線膜3のコンタクト孔10領域において
は、絶縁膜であるシリコン酸化膜2の段差によ
り、段差が形成される。
第3B図について説明する。バターニングされ
た第1層目アルミニウム配線膜3上および絶縁膜
であるシリコン酸化膜2上にたとえばCVD法を
用いてたとえばシリコン窒化膜からなる層間絶縁
膜4を形成する。次にこの層間絶縁膜4を写真製
版およびエツチング法を用いてパターニングし
て、第1層目アルミニウム配線膜3のためのコン
タクト孔10と同一の領域に貫通孔(コンタクト
孔)11を形成する。
第3C図について説明する。層間絶縁膜4およ
び貫通孔11上の予め定められた領域に第2層目
のアルミニウム配線膜5を形成し、貫通孔11を
介して第2層目アルミニウム配線膜5を第1層目
アルミニウム配線膜3に電気的に接続する。
[発明が解決しようとする問題点] 第1層配線膜と半導体基板表面とを電気的に接
続するための第1の貫通孔(コンタクト孔)と第
2配線膜を第1配線膜に電気的に接続するための
第2の貫通孔と同一の領域に設けることにより集
積度の向上を図る半導体装置においては、第1の
貫通孔領域において第1層配線膜に段差が形成さ
れるために、第2配線膜に対する第2の貫通孔の
実効的な段差が大きくなり、第2層配線膜の第2
の貫通孔領域におけるステツプカバレツジ(段差
被覆性)が悪化し、この領域において第1層アル
ミ配線膜と第2層配線膜との接触不良や第2層配
線膜のエレクトロマイグレーシヨンを通じた発
熱、断線が生じることにより半導体装置の信頼性
が損われるという問題点があつた。
それゆえ、この発明の目的は上述の問題点を除
去し、第1層配線膜と第2層配線膜との良好な電
気的接続を実現することのできる半導体装置の製
造方法を提供することである。
[問題点を解決するための手段] この発明における半導体装置は、第1層配線膜
のコンタクト領域に形成される段差部を絶縁材を
用いて充填するとともにこの充填用絶縁材と配線
層との間に高融点金属層を設けたものである。
[作用] この発明における回転塗布可能な流動性絶縁物
は第1層配線膜の第1の貫通孔領域における段差
を容易に平坦化し、それにより第2層配線膜の第
2の貫通孔領域における段差被膜性を向上させ、
第1層配線膜と第2層配線膜との良好な電気的接
続を可能にする。また、充填用絶縁材と第1層配
線膜との間に形成される高融点金属膜はこの充填
材と第1層配線膜との相互作用を防止し、第1層
配線の信頼性を保証する。
[発明の実施例] 以下、この発明の一実施例を図について説明す
る。
第1図はこの発明の一実施例である半導体装置
のコンタクト孔領域における断面構造を概略的に
示す図である。第1図において、この発明に従う
半導体装置の第1層配線層は、シリコ酸化膜から
なる絶縁膜2上の予め定められた領域に形成さ
れ、かつ第1の貫通孔10を介してシリコン半導
体基板1表面に電気的に接続される第1層アルミ
配線下層3aと、第1層アルミニウム配線下層3
aの段差部を平坦化するために充填される回転塗
布可能な流動性酸化物であるSOG(スピン・オ
ン・ガラス)膜7と、第1層アルミニウム配線下
層3aおよびSOG膜7上に形成される平坦な第
1層アルミニウム配線上層3bと、SOG膜7と
アルミニウム配線層3a,3bとの間に形成さ
れ、SOG膜7とアルミニウム配線層3a,3b
との反応を防止するための分離用高融点金属層6
とから構成される。第1層アルミニウム配線膜上
には、第1層アルミニウム配線層3a,3bおよ
び絶縁膜2上に形成され、かつ第1の貫通孔10
上に第2の貫通孔11を有する層間絶縁膜4と、
層間絶縁膜4上の予め定められた領域に形成さ
れ、かつ第2の貫通孔11を介して第1層アルミ
配線上層3bと電気的に接続される第2層アルミ
ニウム配線層5とが設けられる。ここで、第1層
アルミニウム配線下層3aは、通常の多層配線構
造において必要とされる膜厚の少なくとも2分の
1以上の膜厚を有し、これにより半導体基板1表
面とのコンタクト領域における配線抵抗の上昇の
防止を図つている。第1層アルミニウム配線上層
3bはSOG膜7上を平坦化するとともに第1層
目アルミニウム配線膜を通常の膜厚と同程度に
し、予め定められた配線抵抗を実現するために設
けられる。高融点金属層6は、SOG膜7に含ま
れるシリコン等の不純物が第1層アルミニウム配
線層3a,3bへ拡散し、第1層アルミニウム配
線層3a,3bにエレクトロマイグレーシヨンを
通じた発熱、断線などが生じないようにするため
に設けられる。
第2A図ないし第2G図はこの発明の一実施例
である半導体装置の製造工程を工程順に示す断面
図である。以下、第2A図ないし第2G図を参照
してこの発明の一実施例である半導体装置の製造
方法について説明する。
第2A図において、たとえばシリコンからなる
半導体基板1表面上にCVD法等を用いてシリコ
ン酸化膜などからなる絶縁膜2を形成し、次に絶
縁膜2の予め定められた領域に写真製版およびエ
ツチング法を用いて第1の貫通孔10を形成す
る。その後、絶縁膜2および第1の貫通孔10上
に蒸着法またはスパツタリング法を用いて第1ア
ルミニウム配線下層3aを形成する。ここで、第
1の貫通孔10領域における配線抵抗の上昇を防
ぐため、第1アルミニウム配線下層3aの膜厚は
従来の第1層目アルミニウム配線膜に必要とされ
る膜厚の1/2以上にするのが望ましい。
第2B図において、第1アルミニウム配線下層
3a上に第1アルミニウム配線下層3aと次に形
成されるSOG膜7とを分離するために高融点金
属層6aをスパツタリング法またはCVD法を用
いて形成する。
第2C図において、高融点金属層6a上に回転
塗布法を用いて膜厚1000Å以上のSOG膜7を塗
布し、次にSOG膜7をベークして固化させる。
第2D図において、SOG膜7を異方性エツチ
ング法を用いてエツチバツクして第1の貫通孔1
0領域にのみ残し、第1層アルミニウム配線下層
3aの段差を補償して平坦化する。
第2E図において、SOG膜7上および高融点
金属層6a上に再びスパツタリング法または
CVD法を用いて高融点金属膜6bを形成する。
この高融点金属膜6bはSOG膜7と次に形成さ
れる第1アルミニウム配線上層3bとの反応を防
止するための分離膜として設けられる。
第2F図において、高融点金属層6(高融点金
属膜6aおよび6b)上に第1層目アルミニウム
配線上層3bを蒸着法またはスパツタリング法を
用いて形成する。これにより第1層配線層は、そ
の表面が平坦化されるとともに従来の第1層目の
アルミニウム配線層との同程度の膜厚にされる。
また従来の第1層アルミニウム配線層と同一の配
線抵抗が実現される。
第2G図において、第1層目アルミニウム配線
下層3a、高融点金属層6および第1層目アルミ
ニウム配線上層3bを予め定められた形状にパタ
ーニングした後、たとえばCVD法を用いて層間
絶縁膜4を形成する。その後、層間絶縁膜4の予
め定められた領域、すなわち第1のコンタクト孔
10と平面的に見て重なり合う領域に第2の貫通
孔11を写真製版およびエツチング法を用いて形
成する。この絶縁膜4および第2の貫通孔11上
に第2層目アルミニウム配線膜を形成することに
より、第1図に示される多層配線構造を有する半
導体装置が得られる。
なお、上記実施例において配線材料をアルミニ
ウムとした場合について説明しているが、これに
限定されずたとえばアルミニウム合金を用いた場
合においても同様の効果を得ることができる。
また第1層目配線膜の段差を充填するための絶
縁性材料としてSOG膜を用いた場合について説
明しているが、ポリイミドなどの流動性絶縁物を
用いて充填しても上記実施例と同様の効果を得る
ことができる。
[発明の効果] 以上のように、この発明によれば、第1層目配
線膜に形成される段差を絶縁物を用いて充填する
ことにより平坦化しているので、第2層目配線膜
を第1層目配線膜に接続するための第2の貫通孔
領域における段差被覆性が向上し、第1層目配線
膜と第2層目配線膜との確実な電気的接続を実現
することができ、信頼度の高い半導体装置を得る
ことができる。さらに、充填用絶縁物を第1層目
配線膜との間には高融点金属層が設けられている
ため、この絶縁材と第1層目配線膜との間の相互
作用が確実に防止され、第1層目配線膜の信頼性
が保証される。
【図面の簡単な説明】
第1図はこの発明の一実施例である多層配線構
造を有する半導体装置のコンタクト孔(貫通孔)
領域における概略断面構造を示す図である。第2
A図ないし第2G図はこの発明の一実施例である
多層配線構造を有する半導体装置の製造工程を工
程順に示した概略断面図である。第3A図ないし
第3C図は従来の多層配線構造を有する半導体装
置の製造工程を工程順に示す断面図である。 図において、1は半導体基板、2は絶縁膜、
3,3a,3bは第1層目配線膜、4は層間絶縁
膜、5は第2層目配線膜、6,6a,6bは高融
点金属膜、7は回転塗布可能な流動性絶縁物層、
10は第1の貫通孔、11は第2の導通孔であ
る。なお、図中、同一符号は同一または相当部分
を示す。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板表面上に形成され、かつ前記半導
    体基板表面上に達する第1の貫通孔を有する第1
    の絶縁膜、 前記第1の絶縁膜上および前記第1の貫通孔部
    に形成される第1の配線層、 少なくとも前記第1の貫通孔部において前記第
    1の配線層上に形成される第1の高融点金属層、 前記第1の貫通孔部において前記第1の高融点
    金属層上に前記第1の貫通孔の段差を充填するよ
    うに形成される絶縁物質、 前記第1の高融点金属層および前記絶縁物質上
    に形成される第2の高融点金属層、 前記第2高融点金属層上に形成される第2の配
    線層、 前記第1の配線層および前記第2の配線層上に
    形成され、かつ前記第1の貫通孔と平面図的に見
    て重なり合う領域上に前記第2配線層に達する第
    2の貫通孔を有する第2の絶縁層、および 前記第2の絶縁層上および前記第2の貫通孔部
    に形成される第3の配線層を備える、半導体装
    置。 2 前記絶縁物質は、回転塗布可能な絶縁物質に
    より構成される、特許請求の範囲第1項記載の半
    導体装置。 3 前記回転塗布可能な絶縁物質はスピン・オ
    ン・ガラスである、特許請求の範囲第2項記載の
    半導体装置。 4 前記第1、第2および第3の配線層はアルミ
    ニウムまたはアルミニウム合金層により構成され
    る、特許請求の範囲第1項ないし第3項のいずれ
    かに記載の半導体装置。 5 前記絶縁物質はポリイミドである、特許請求
    の範囲第1項、第2項、および第4項のいずれか
    に記載の半導体装置。
JP3779186A 1986-02-20 1986-02-20 半導体装置 Granted JPS62194647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3779186A JPS62194647A (ja) 1986-02-20 1986-02-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3779186A JPS62194647A (ja) 1986-02-20 1986-02-20 半導体装置

Publications (2)

Publication Number Publication Date
JPS62194647A JPS62194647A (ja) 1987-08-27
JPH0577185B2 true JPH0577185B2 (ja) 1993-10-26

Family

ID=12507314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3779186A Granted JPS62194647A (ja) 1986-02-20 1986-02-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS62194647A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281451A (ja) * 1986-05-30 1987-12-07 Fujitsu Ltd 半導体装置
JPH0279447A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213050A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213050A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS62194647A (ja) 1987-08-27

Similar Documents

Publication Publication Date Title
US5707894A (en) Bonding pad structure and method thereof
US5703408A (en) Bonding pad structure and method thereof
KR100342897B1 (ko) 반도체 디바이스 및 그 제조 방법
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
USRE39932E1 (en) Semiconductor interconnect formed over an insulation and having moisture resistant material
JP4125485B2 (ja) 新規なパッシベーション構造とその製造方法
JPH08330505A (ja) 集積回路相互接続部
JPH05335529A (ja) 半導体装置およびその製造方法
TWI344685B (en) An integrated circuit device and a process for forming the same
JPH0577185B2 (ja)
US6703286B1 (en) Metal bond pad for low-k inter metal dielectric
JPH04355951A (ja) 半導体装置及びその製造方法
JP2988943B2 (ja) 配線接続孔の形成方法
KR100211956B1 (ko) 반도체 소자의 다층 금속배선 구조 및 그 제조방법
JPH02183536A (ja) 半導体装置
JP3391447B2 (ja) 半導体装置の製造方法
JP2779186B2 (ja) 半導体装置の製造方法
JPH10173051A (ja) 配線形成方法
JPH0786209A (ja) 半導体装置の製造方法
JP3210462B2 (ja) 半導体装置の製造方法
JP2001244268A (ja) 集積回路
KR20010056822A (ko) 반도체장치의 배선 및 배선연결부와 그 제조방법
JPH0595048A (ja) 半導体集積回路装置の製造方法
KR19990061060A (ko) 반도체 소자의 콘택 형성방법
JPH04255247A (ja) 半導体装置の製造方法