JPH11102911A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11102911A JPH11102911A JP10003063A JP306398A JPH11102911A JP H11102911 A JPH11102911 A JP H11102911A JP 10003063 A JP10003063 A JP 10003063A JP 306398 A JP306398 A JP 306398A JP H11102911 A JPH11102911 A JP H11102911A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- wiring
- recess
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
れないようにして、外部接続用電極における接触抵抗の
低減及び接合強度の向上を図る。 【解決手段】 半導体基板100上の層間絶縁膜101
に配線用凹部102及び外部電極用凹部103を形成し
た後、タンタル膜104を堆積し、その後、銅膜105
を、配線用凹部102が充填される一方、外部電極用凹
部103の上部に空間が存在するように堆積する。銅膜
105の上に、該銅膜105の酸化を抑制するアルミニ
ウム膜106を堆積した後、層間絶縁膜101が露出す
るまで化学機械研磨を行なって、銅膜105及びタンタ
ル膜104よりなる金属配線107、並びにアルミニウ
ム膜106、銅膜105及びタンタル膜104よりなる
外部接続用電極108を形成する。次に、シリコン窒化
膜109及びシリコン酸化膜110よりなる保護膜を堆
積した後、該保護膜に外部接続用開口部111を形成す
る。
Description
半導体基板上の最上層の配線層に形成された金属配線及
び外部接続用電極と備えた半導体装置及びその製造方法
に関する。
上層の配線層に形成された金属配線及び外部接続用電極
と備えた半導体装置においては、金属配線及び外部接続
用電極を構成する材料としては、電気的抵抗が小さいこ
と及び形成工程が容易であること等を総合的に考慮して
アルミニウム又はアルミニウム合金が主に使用されてき
た。
化、高速化及び高信頼性の要請がますます強くなってき
たので、アルミニウム系金属よりも小さい体積抵抗率及
びアルミニウム系金属よりも高いエレクトロマイグレー
ション(EM)耐性を有する銅又は銅合金が次世代の配
線材料として注目されている。
を行なうことは困難であるため、例えば特開平7−86
282号公報に示されるように、層間絶縁膜の上に、該
層間絶縁膜に形成された配線用凹部及び外部電極用凹部
を含む全面に亘って銅膜を堆積した後、該銅膜に対して
例えば化学機械研磨(CMP:Chemical MechanicalPol
ishing )を行なうことにより、銅の埋め込み配線を形
成する方法が提案されている。
方法について、図13(a)〜(d)を参照しながら説
明する。
素子(図示は省略している。)が形成されている半導体
基板10の上に堆積された層間絶縁膜11に、公知のリ
ソグラフィ技術及びエッチング技術を用いて配線用凹部
12及び外部電極用凹部13を形成する。
縁膜11の上に銅膜のバリア層となる窒化チタン膜14
を堆積した後、窒化チタン膜14の上に金属配線及び外
部接続用電極となる銅膜15を全面に亘って順次堆積
し、その後、半導体基板10に対して熱処理を施して、
銅膜15を配線用凹部12及び外部電極用凹部13に充
填する。
5及び窒化チタン膜14に対して層間絶縁膜11が露出
するまで化学機械研磨を行なって、銅膜15及び窒化チ
タン膜14よりなる金属配線16及び外部接続用電極1
7を形成する。
縁膜11、金属配線16及び外部接続用電極17の上に
全面に亘ってシリコン窒化膜18及びシリコン酸化膜1
9を順次堆積して、シリコン窒化膜18及びシリコン酸
化膜19よりなる保護膜を形成した後、該保護膜におけ
る外部接続用電極形成領域を選択的に除去して、外部接
続用開口部20を形成する。
10を200℃程度に加熱した状態で外部接続用電極1
7にボンディングワイヤをボンデングすると、半導体基
板10上に形成されている半導体素子と外部とを電気的
に接続することができる。
来の半導体装置においては、以下に説明するような問題
がある。すなわち、半導体基板10を200℃程度に加
熱した状態で外部接続用電極17にワイヤボンディング
を行なうと、外部接続用電極17における外部接続用開
口部20に露出している領域に銅の酸化膜が形成されて
しまう。そして、外部接続用電極17の表面に銅の酸化
膜が形成されると、接触抵抗が高くなったり接合強度が
弱くなったりする。つまり、配線材料をアルミニウムか
ら銅に代えて低抵抗化とエレクトロマイグレーションの
緩和による信頼性の向上とを図っているにも拘わらず、
外部接続用電極における接触抵抗の増大及び接合強度の
低下という新たな問題が発生してしまう。
表面に金属酸化膜が形成されないようにして、外部接続
用電極における接触抵抗の低減及び接合強度の向上を図
ることを目的とする。
め、本発明に係る半導体装置は、半導体基板上の最上層
の配線層に形成された金属配線及び外部接続用電極とを
備えた半導体装置を前提とし、金属配線は第1の金属よ
りなり、外部接続用電極は、第1の金属よりなる第1の
金属膜と、該第1の金属膜の上に形成され、第1の金属
よりも耐酸化性に優れた第2の金属よりなる第2の金属
膜とから構成されている。
電極は、第1の金属よりなる第1の金属膜と、該第1の
金属膜の上に形成され第1の金属よりも耐酸化性に優れ
た第2の金属よりなる第2の金属膜とから構成されてい
るため、ボンディングワイヤ又はバンプは耐酸化性に優
れた第2の金属膜に対して接合される。
び外部接続用電極は、最上層の配線層の下側に形成され
た層間絶縁膜にそれぞれ埋め込まれるように形成されて
いることが好ましい。
膜は、第1の金属膜における周縁部を除く領域の上に形
成されていることが好ましい。
び外部接続用電極は、最上層の配線層の下側に形成され
た層間絶縁膜との間に形成され、第1の金属の層間絶縁
膜への拡散を防止するバリア層を有していることが好ま
しい。
は、銅又は銅の合金であり、第2の金属は、アルミニウ
ム又はアルミニウムの合金であることが好ましい。
は、半導体基板上に形成された層間絶縁膜に配線用凹部
及び外部電極用凹部を形成する凹部形成工程と、配線用
凹部及び外部電極用凹部を含む層間絶縁膜の上に、第1
の金属よりなる第1の金属膜を、配線用凹部が充填され
る一方、外部電極用凹部の上部に空間が残るように堆積
する第1の金属膜堆積工程と、第1の金属膜の上に、第
1の金属よりも耐酸化性に優れた第2の金属よりなる第
2の金属膜を堆積する第2の金属膜堆積工程と、第2の
金属膜及び第1の金属膜を層間絶縁膜が露出するように
除去することにより、配線用凹部に第1の金属膜よりな
る金属配線を形成すると共に、外部電極用凹部に第1の
金属膜と第2の金属膜とからなる外部接続用電極を形成
する配線形成工程とを備えている。
線用凹部及び外部電極用凹部が形成されている層間絶縁
膜の上に第1の金属よりなる第1の金属膜を、配線用凹
部が充填される一方、外部電極用凹部の上部に空間が残
るように堆積した後、第1の金属膜の上に該第1の金属
よりも耐酸化性に優れた第2の金属よりなる第2の金属
膜を堆積し、その後、第2の金属膜及び第1の金属膜を
層間絶縁膜が露出するように除去するため、第1の金属
膜よりなる埋め込み配線を形成することができると共
に、上部に耐酸化性に優れた第2の金属膜を有する埋め
込み型の外部接続用電極を形成することができる。
1の金属膜堆積工程は、第1の金属膜をスパッタリング
法により堆積した後、該第1の金属膜を熱処理により流
動させて配線用凹部に充填する工程を含むことが好まし
い。
1の金属膜堆積工程は、第1の金属膜をCVD法又はメ
ッキ法により堆積する工程を含むことが好ましい。
部形成工程は、配線用凹部の下側にコンタクトホールを
形成する工程を含み、第1の金属膜堆積工程は、第1の
金属膜をコンタクトホールが充填されるように堆積する
工程を含むことが好ましい。
1の金属膜堆積工程は、層間絶縁膜と第1の金属膜との
間に、第1の金属の層間絶縁膜への拡散を防止するバリ
ア層を形成する工程を含むことが好ましい。
2の金属膜堆積工程は、第1の金属膜の上に絶縁膜を介
して第2の金属膜を堆積する工程を含み、外部接続用電
極にボンディングワイヤ又はバンプを絶縁膜が破断する
ように接合する工程をさらに備えていることが好まし
い。
は、半導体基板上に形成された層間絶縁膜に配線用凹部
及び外部電極用凹部を形成する凹部形成工程と、配線用
凹部及び外部電極用凹部を含む層間絶縁膜の上に、第1
の金属よりなる第1の金属膜を、配線用凹部及び外部電
極用凹部が充填されるように堆積する第1の金属膜堆積
工程と、第1の金属膜を層間絶縁膜が露出するように除
去することにより、配線用凹部に第1の金属膜よりなる
金属配線を形成する金属配線形成工程と、外部電極用凹
部に残存する第1の金属膜の上に、第1の金属よりも耐
酸化性に優れた第2の金属よりなる第2の金属膜を選択
的に堆積することにより、第1の金属膜と第2の金属膜
とからなる外部接続用電極を形成する外部接続用電極形
成工程とを備えている。
線用凹部が形成されている層間絶縁膜の上に第1の金属
よりなる第1の金属膜を配線用凹部が充填されるように
堆積した後、第1の金属膜を層間絶縁膜が露出するよう
に除去するため、第1の金属膜よりなる埋め込み配線を
形成することができる。また、外部電極用凹部が形成さ
れている層間絶縁膜の上に第1の金属よりなる第1の金
属膜を外部電極用凹部が充填されるように堆積した後、
第1の金属膜を層間絶縁膜が露出するように除去し、そ
の後、外部電極用凹部に残存する第1の金属膜の上に第
1の金属よりも耐酸化性に優れた第2の金属よりなる第
2の金属膜を選択的に堆積するため、上部に耐酸化性に
優れた第2の金属膜を有する外部接続用電極を形成する
ことができる。
いて、第1の金属は、銅又は銅の合金であり、第2の金
属は、アルミニウム又はアルミニウムの合金であること
が好ましい。
装置及びその製造方法について、図1(a)〜(c)及
び図2(a)〜(c)を参照しながら説明する。尚、以
下の各実施形態においては、半導体基板に形成されてい
るトランジスタ素子等と金属配線とを接続するためのコ
ンタクトホール、及び下層の金属配線と上層の金属配線
とを接続するビアホールを便宜上コンタクトホールと総
称する。
スタ素子、容量素子及び金属配線等のLSI構成要素
(図示は省略している。)が形成された半導体基板10
0の上にシリコン酸化膜よりなる層間絶縁膜101を堆
積した後、該層間絶縁膜101に対してリソグラフィ及
びドライエッチングを行なって、配線用凹部102及び
外部電極用凹部103を形成する。この場合、配線用凹
部102及び外部電極用凹部103の深さd1 として
は、デバイス設計等により種々の値を採りうるが、通常
は0.5〜2μm程度である。尚、図1(a)において
は図示は省略しているが、複数の配線用凹部102のう
ちのいずれかの底部には、下層配線、又は下層配線又は
LSI構成要素と連通するコンタクトホールに埋め込ま
れたプラグが露出している。
部102及び外部電極用凹部103を含む層間絶縁膜1
01の上に全面に亘って、銅の層間絶縁膜101への拡
散を阻止するバリア層となるタンタル膜104を堆積し
た後、該タンタル膜104の上に最上層の金属配線及び
外部接続用電極となる第1の金属膜としての銅膜105
をスパッタ法により堆積する。
板100に対して熱処理を施して、銅膜105を構成す
る銅の結晶性を向上させつつ該銅膜105を配線用凹部
102及び外部電極用凹部103に流入させる。この場
合、銅膜105が配線用凹部102には充填される一
方、外部電極用凹部103には上部に空間が形成される
ようにしておく。
ンタル膜104及び銅膜105の合計膜厚t1 の約2倍
よりも小さい場合には、配線用凹部102にタンタル膜
104及び銅膜105が充填される。また、タンタル膜
104及び銅膜105の合計膜厚t1 が、外部電極用凹
部103の深さd1 よりも小さく且つ外部電極用凹部1
03の幅の1/2よりも小さい場合には、外部電極用凹
部103はタンタル膜104及び銅膜105によって充
填されない。例えば、配線用凹部102の深さd1 が
0.8μmで且つ幅W1 が1.0μmであり、外部電極
用凹部103の深さd1 が0.8μmで且つ幅W2 が1
00μmであって、タンタル膜104及び銅膜105の
合計膜厚t1 が0.6μmであると仮定すると、配線用
凹部102の幅W1:0.8μmは合計膜厚t1:0.6μ
mの2倍(1.2μm)よりも小さいので、配線用凹部
102はタンタル膜104及び銅膜105によって充填
されるが、外部電極用凹部103の幅W2:100μmは
合計膜厚t1:0.6μmの2倍よりも大きいので、外部
電極用凹部103はタンタル膜104及び銅膜105に
よって充填されない。
するためには、タンタル膜104の膜厚を薄くする必要
があり、タンタル膜104の膜厚は50nm以下である
ことが好ましい。
合金の組成によって流動特性が異なるので、合計膜厚t
1 が配線用凹部102の幅W1 の1/2以下で且つ配線
用凹部102の深さd1 よりも小さい場合であっても、
配線用凹部102がタンタル膜104及び銅膜105に
より充填されるように、銅又は銅合金の組成に応じて合
計膜厚t1 を設定することが好ましい。
5の上に、銅膜105の酸化を抑制する第2の金属膜と
してのアルミニウム膜106を堆積する。この場合、タ
ンタル膜104、銅膜105及びアルミニウム膜106
の合計膜厚t2 が外部電極用凹部103の深さd1 より
も大きくなるように、アルミニウム膜106の膜厚を設
定する。このようにすると、外部電極用凹部103はタ
ンタル膜104、銅膜105及びアルミニウム膜106
によって充填される。
ウム膜106、銅膜105及びタンタル膜104に対し
て層間絶縁膜101が露出するまで化学機械研磨を行な
って、銅膜105及びタンタル膜104よりなる最上層
の金属配線107及びアルミニウム膜106、銅膜10
5及びタンタル膜104よりなる外部接続用電極108
をそれぞれ形成する。
膜101、金属配線107及び外部接続用電極108の
上に全面に亘ってシリコン窒化膜109及びシリコン酸
化膜110を順次堆積して、シリコン窒化膜109及び
シリコン酸化膜110よりなる保護膜を形成した後、該
保護膜における外部接続用電極形成領域を選択的に除去
して、外部接続用開口部111を形成する。この場合、
外部接続用電極108の大きさは通常50μm〜100
μmであるから、外部接続用開口部111の大きさを外
部電極用凹部103の大きさよりも5μm程度小さくし
ておけば、外部接続用電極108におけるアルミニウム
膜106により覆われていない領域はシリコン窒化膜1
09及びシリコン酸化膜110により覆われることにな
る。
合計膜厚t1 は通常0.5〜2.0μm程度であるか
ら、図2(c)に示すように、アルミニウム膜106が
外部接続用開口部111に露出する一方、銅膜105が
外部接続用開口部111に露出しないように加工するこ
とは容易である。
と、最上層の金属配線107は銅膜105及びタンタル
層104によって構成されているので、低抵抗化及びエ
レクトロマイグレーションの緩和が図られており、ま
た、外部接続用電極108はアルミニウム膜106、銅
膜105及びタンタル層104によって構成されてお
り、表面部には銅膜105よりも耐酸化性の強いアルミ
ニウム膜106が存在しているので、大気雰囲気中にお
いて且つ200℃程度の温度下でワイヤボンディング工
程又はフリップチップ実装におけるバンプ接合工程を確
実に行なうことが可能になる。
によると、金属配線の低抵抗化及びエレクトロマイグレ
ーションの抑制を図りつつ、接触抵抗の増大及び接合強
度の向上を図ることができる。
製造方法によると、従来の半導体装置の製造方法に比べ
てフォトリソグラフィー工程数を増大させることなく、
外部接続用電極の表面部を耐酸化性の大きい金属膜によ
り構成できるので、製造コストの増大を招くことなく、
接触抵抗の増大及び接合強度の向上を図ることができ
る。
接合を大気中で行なうことができるので、特殊な雰囲気
下で行なう場合に生じる製造コストの増大を抑制でき
る。
用電極108におけるアルミニウム膜106により覆わ
れていない領域はシリコン窒化膜109及びシリコン酸
化膜110により覆われているが、これに代えて、外部
接続用電極108における少なくともボンディングワイ
ヤー又はバンプが接合される領域がアルミニウム膜10
6により覆われておればよい。つまり、図2(c)にお
いて、銅膜105の周縁部が外部接続用開口部111に
露出していてもよい。
05をスパッタ法による堆積した後、熱処理を行なって
充填したが、これに代えて、銅膜を含むソースを用いる
化学気相成長(CVD)法又はメッキ法等により銅膜1
05を堆積してもよい。
に係る半導体装置及びその製造方法について、図3、図
4(a)〜(c)及び図5(a)〜(c)を参照しなが
ら説明する。図3は第2の実施形態に係る半導体装置に
おける保護膜を除いた状態の平面構造を示し、図4
(a)〜(c)及び図5(a)〜(c)は、図3におけ
るX−X線の断面構造を示している。
板200の上に第1の層間絶縁膜201を堆積した後、
該第1の層間絶縁膜201に第1の金属配線202を形
成し、その後、第1の金属配線202及び第1の層間絶
縁膜201の上に全面に亘って第2の層間絶縁膜203
を堆積する。次に、第2の層間絶縁膜203の上に第1
のレジストパターン204を形成した後、該第1のレジ
ストパターン204をマスクとして第2の層間絶縁膜2
03に対してエッチングを行なって、第2の層間絶縁膜
203に配線用凹部205及び外部電極用凹部206を
形成する。この場合、配線用凹部205及び外部電極用
凹部206の深さd1 としては、デバイス設計等により
種々の値を採りうるが、通常は0.5〜2μm程度であ
る。
間絶縁膜203の上に第2のレジストパターン207を
形成した後、該第2のレジストパターン207をマスク
として第2の層間絶縁膜203及び第1の層間絶縁膜2
01に対してエッチングを行なって、図4(c)に示す
ように、第2の層間絶縁膜203に第1の金属配線20
2と接続するコンタクトホール(深さ:d2 )208を
形成すると共に、外部電極用凹部206を第2の層間絶
縁膜203に至るまで掘り下げる。
部205及び外部電極用凹部206を含む第2の層間絶
縁膜203の上に全面に亘って、銅の第2の層間絶縁膜
203への拡散を阻止するバリア層となる窒化チタン膜
209を堆積した後、該窒化チタン膜209の上に最上
層の金属配線及び外部接続用電極となる第1の金属膜と
しての銅膜210をCVD法により堆積し、その後、半
導体基板200に対して熱処理を行なって銅膜210の
結晶性を向上させる。
10の合計膜厚t1 を、配線用凹部205の深さd1 よ
りも大きく、配線用凹部205及びコンタクトホール2
08の合計深さ(d1 +d2 )よりも小さく且つコンタ
クトホール208の直径の1/2よりも大きくすると、
合計膜厚t1 は外部電極用凹部206の幅よりも十分に
小さいので、配線用凹部205及びコンタクトホール2
08は窒化チタン膜209及び銅膜210によって充填
される一方、外部電極用凹部206は窒化チタン膜20
9及び銅膜210によって充填されない。
化を抑制する第2の金属膜としてのアルミニウム膜21
1を堆積する。この場合、窒化チタン膜209、銅膜2
10及びアルミニウム膜211の合計膜厚t2 が、掘り
下げられた外部電極用凹部103の深さよりも大きくな
るようにアルミニウム膜211の膜厚を設定する。この
ようにすると、外部電極用凹部103は窒化チタン膜2
09、銅膜210及びアルミニウム膜211によって充
填される。例えば、配線用凹部205の深さd1 =0.
8μm、コンタクトホール208の深さd2 =1.0μ
mである場合、窒化チタン膜209及び銅膜210の合
計膜厚t1 を1.0μm、アルミニウム膜211の膜厚
を1.0μmとすると、配線用凹部205は幅寸法の如
何に拘わらず窒化チタン膜209及び銅膜210によっ
て充填されると共に、外部電極用凹部206は窒化チタ
ン膜209、銅膜210及びアルミニウム膜211によ
って充填される。
するためには、窒化チタン膜209の膜厚を薄くする必
要があり、窒化チタン膜209の膜厚は50nm以下で
あることが好ましい。
ニウム膜211の膜厚を1.0μmに設定して、外部電
極用凹部206を窒化チタン膜209、銅膜210及び
アルミニウム膜211によって充填したが、後に行なう
化学機械研磨によりアルミニウム膜211が薄膜化し
て、ボンディングワイヤ又はバンプがアルミニウム膜2
11から剥離する恐れがなければ、外部電極用凹部20
6は完全に充填されていなくてもよい。
アルミニウム膜211、銅膜210及び窒化チタン膜2
09に対して第2の層間絶縁膜203が露出するまで化
学機械研磨を行なって、銅膜210及び窒化チタン膜2
09よりなる最上層の金属配線212及びアルミニウム
膜211、銅膜210及び窒化チタン膜209よりなる
外部接続用電極213をそれぞれ形成する。
間絶縁膜203、金属配線212及び外部接続用電極2
13の上に全面に亘ってシリコン窒化膜214及びシリ
コン酸化膜215を順次堆積して、シリコン窒化膜21
4及びシリコン酸化膜215よりなる保護膜を形成した
後、該保護膜における外部接続用電極形成領域を選択的
に除去して、外部接続用開口部216を形成する。
と、最上層の金属配線212は銅膜210及び窒化チタ
ン膜209によって構成されているので、低抵抗化及び
エレクトロマイグレーションの緩和が図られており、ま
た、外部接続用電極213はアルミニウム膜211、銅
膜210及び窒化チタン膜209によって構成されてお
り、表面部には銅膜210よりも耐酸化性の強いアルミ
ニウム膜211が存在しているので、大気雰囲気中にお
いて且つ200℃程度の温度下でワイヤボンディング工
程又はフリップチップ実装におけるバンプ接合工程を確
実に行なうことが可能になる。
によると、金属配線の低抵抗化及びエレクトロマイグレ
ーションの抑制を図りつつ、接触抵抗の増大及び接合強
度の向上を図ることができる。
製造方法によると、従来の半導体装置の製造方法に比べ
てフォトリソグラフィー工程数を増大させることなく、
外部接続用電極の表面部を耐酸化性の大きい金属膜によ
り構成できるので、製造コストの増大を招くことなく、
接触抵抗の増大及び接合強度の向上を図ることができ
る。
接合を大気中で行なうことができるので、特殊な雰囲気
下で行なう場合に生じる製造コストの増大を抑制でき
る。
0をCVD法により形成したが、これに代えて、スパッ
タ法により銅膜210を堆積した後、熱処理を行なって
充填してもよいし、メッキ法により銅膜210形成して
もよい。
に係る半導体装置及びその製造方法について、図6
(a)〜(c)及び図7(a)〜(c)を参照しながら
説明する。
板300の上に第1の層間絶縁膜301を堆積した後、
該第1の層間絶縁膜301に第1の金属配線302を形
成し、その後、第1の金属配線302及び第1の層間絶
縁膜301の上に全面に亘って第2の層間絶縁膜303
を堆積する。次に、第2の層間絶縁膜303の上に第1
のレジストパターン304を形成した後、該第1のレジ
ストパターン304をマスクとして第2の層間絶縁膜3
03に対してエッチングを行なって、第2の層間絶縁膜
303に第1の金属配線302と接続するコンタクトホ
ール305及び外部電極用凹部306をそれぞれ形成す
る。
間絶縁膜303の上に第2のレジストパターン307を
形成した後、該第2のレジストパターン307をマスク
として第2の層間絶縁膜303及び第1の層間絶縁膜3
01に対してエッチングを行なって、図6(c)に示す
ように、第2の層間絶縁膜303に配線用凹部308を
形成すると共に、外部電極用凹部306を第2の層間絶
縁膜303に至るまで掘り下げる。
部308及び外部電極用凹部306を含む第2の層間絶
縁膜303の上に全面に亘って、銅の第2の層間絶縁膜
303への拡散を阻止するバリア層となる窒化チタン膜
309を堆積した後、該窒化チタン膜309の上に最上
層の金属配線及び外部接続用電極となる第1の金属膜と
しての銅膜310をCVD法により堆積し、その後、半
導体基板300に対して熱処理を行なって銅膜310の
結晶性を向上させた後、銅膜310の上に、銅膜310
の酸化を抑制する第2の金属膜としてのアルミニウム膜
311を堆積する。
ウム膜311、銅膜310及び窒化チタン膜309に対
して第2の層間絶縁膜303が露出するまで化学機械研
磨を行なって、銅膜310及び窒化チタン膜309より
なる最上層の金属配線312及びアルミニウム膜31
1、銅膜310及び窒化チタン膜309よりなる外部接
続用電極313をそれぞれ形成する。
間絶縁膜303、金属配線312及び外部接続用電極3
13の上に全面に亘ってシリコン窒化膜314及びシリ
コン酸化膜315を順次堆積して、シリコン窒化膜31
4及びシリコン酸化膜315よりなる保護膜を形成した
後、該保護膜における外部接続用電極形成領域を選択的
に除去して、外部接続用開口部316を形成する。
製造方法は、第2の実施形態に比べて、配線用凹部の形
成工程とコンタクトホールの形成工程との順序が異なっ
ているのみであって、第2の実施形態と同様の効果が得
られる。
に係る半導体装置及びその製造方法について、図8
(a)〜(d)を参照しながら説明する。
に示すように、半導体基板400の上に第1の層間絶縁
膜401を堆積した後、該第1の層間絶縁膜401に第
1の金属配線402を形成する。次に、第1の金属配線
402及び第1の層間絶縁膜401の上に全面に亘って
第2の層間絶縁膜403を堆積した後、第2の層間絶縁
膜403にコンタクトホール、配線用凹部及び外部電極
用凹部をそれぞれ形成する。次に、第2の層間絶縁膜4
03の上に全面に亘って、銅の第2の層間絶縁膜403
への拡散を阻止するバリア層となる窒化チタン膜404
を堆積した後、該窒化チタン膜404の上に最上層の金
属配線及び外部接続用電極となる第1の金属膜としての
銅膜405をCVD法により堆積し、その後、半導体基
板400に対して熱処理を行なって銅膜405の結晶性
を向上させる。
よりなる絶縁膜406を堆積した後、該絶縁膜406の
上に、銅膜405の酸化を抑制する第2の金属膜として
のアルミニウム膜407を堆積する。
の金属膜例えば銅膜の上に該第1の金属膜の酸化を抑制
する第2の金属膜例えばアルミニウム膜を堆積すると、
化学機械研磨工程又は洗浄工程において第1の金属膜と
第2の金属膜とが同時に研磨剤又は洗浄液に浸されるた
め、研磨剤、洗浄液、第1の金属膜及び第2の金属膜の
種類によっては、電池効果により第1の金属膜又は第2
の金属膜が腐食する恐れがある。
の金属膜である銅膜405と第2の金属膜であるアルミ
ニウム膜407との間に絶縁膜406を介在させてい
る。このようにすると、銅膜405とアルミニウム膜4
07との間に電流が流れず電池効果が生じないので、第
1の金属膜又は第2の金属膜に腐食が発生する事態を防
止できる。
ウム膜407、絶縁膜406、銅膜405及び窒化チタ
ン膜404に対して第2の層間絶縁膜403が露出する
まで化学機械研磨を行なって、アルミニウム膜407、
絶縁膜406、銅膜405及び窒化チタン膜404より
なる最上層の金属配線408及び銅膜405及び窒化チ
タン膜404よりなる外部接続用電極409をそれぞれ
形成する。尚、金属配線408を構成する絶縁膜406
の絶縁性に伴う弊害を除去する方法については後述す
る。
間絶縁膜403、金属配線408及び外部接続用電極4
09の上に全面に亘ってシリコン窒化膜410及びシリ
コン酸化膜411を順次堆積して、シリコン窒化膜41
0及びシリコン酸化膜411よりなる保護膜を形成した
後、該保護膜における外部接続用電極形成領域を選択的
に除去して、外部接続用開口部412を形成する。
用電極409にボンディングワイヤ413を接合する。
この接合工程において、絶縁膜406に熱、振動又は衝
撃が加えられるため、絶縁膜406が破断するので、ア
ルミニウム膜407と銅膜405とは導通状態になる。
このような観点から、絶縁膜406の膜厚としては5n
m〜30nmが好ましい。この程度の膜厚にすると、銅
膜405とアルミニウム膜407とが同時に研磨剤又は
洗浄液に浸っても電池効果が生じないと共に、外部接続
用電極409にボンディングワイヤ413を接合する工
程において、絶縁膜406を確実に破断させることがで
きる。
に係る半導体装置及びその製造方法について、図9
(a)〜(c)及び図10(a)〜(d)を参照しなが
ら説明する。
板500の上に層間絶縁膜501を堆積した後、該層間
絶縁膜501に対してリソグラフィ及びドライエッチン
グを行なって、配線用凹部502及び外部電極用凹部5
03を形成する。この場合、配線用凹部502及び外部
電極用凹部503の深さd1 としては、デバイス設計等
により種々の値を採りうるが、通常は0.5〜2μm程
度である。
膜501の上にレジストパターン503を形成した後、
該レジストパターン503をマスクとして層間絶縁膜5
01に対してエッチングを行なって、図9(c)に示す
ように、配線用凹部502の下側にコンタクトホール5
04を形成する。
凹部502及び外部電極用凹部503を含む層間絶縁膜
501の上に全面に亘って、銅の層間絶縁膜501への
拡散を阻止するバリア層となる窒化チタン膜505を堆
積した後、該窒化チタン膜505の上に最上層の金属配
線及び外部接続用電極となる第1の金属膜としての銅膜
506をCVD法により堆積し、その後、半導体基板5
00に対して熱処理を行なって、銅膜506の結晶性を
向上させると共に配線用凹部502及びコンタクトホー
ル504に銅膜506を充填する。この場合、窒化チタ
ン膜505及び銅膜506の合計膜厚t1 を、外部電極
用凹部503の深さd1 よりも小さく、配線用凹部50
2の幅の1/2よりも大きく且つ外部電極用凹部503
の幅の1/2よりも小さくすることによって、配線用凹
部502及びコンタクトホール504が窒化チタン膜5
05及び銅膜506により充填される一方、外部電極用
凹部503は窒化チタン膜505及び銅膜506によっ
て充填されない。
06の上に、銅膜506の酸化を抑制する第2の金属膜
としてのアルミニウム膜507を堆積する。
ニウム膜507、銅膜506及び窒化チタン膜505に
対して層間絶縁膜501が露出するまで化学機械研磨を
行なって、銅膜506及び窒化チタン膜505よりなる
最上層の金属配線508及びコンタクト510、並びに
アルミニウム膜507、銅膜506及び窒化チタン膜5
05よりなる外部接続用電極509を形成する。
縁膜501、金属配線508及び外部接続用電極509
の上に全面に亘ってシリコン窒化膜511及びシリコン
酸化膜512を順次堆積して、シリコン窒化膜511及
びシリコン酸化膜512よりなる保護膜を形成した後、
該保護膜における外部接続用電極形成領域を選択的に除
去して、外部接続用開口部513を形成する。
製造方法は、第2の実施形態に比べて、コンタクトホー
ルの構造が異なっているのみであって、第2の実施形態
と同様の効果が得られる。
6をCVD法により堆積したが、これに代えて、メッキ
法により堆積してもよい。銅膜506をメッキ法により
堆積する場合には、窒化チタン膜505及び銅膜506
の下層部をスパッタ法により形成しておいてもよい。銅
膜506をCVD法又はメッキ法により堆積する場合に
は、結晶性に優れた銅膜506が得られる。また、銅膜
506をCVD法により堆積する場合には、窒化チタン
膜505はスパッタ法により堆積してもよい。
に係る半導体装置及びその製造方法について、図11
(a)〜(c)及び図12(a)、(b)を参照しなが
ら説明する。
基板600の上に層間絶縁膜601を堆積した後、該層
間絶縁膜601に対してリソグラフィ及びドライエッチ
ングを行なって、配線用凹部602及び外部電極用凹部
603を形成する。この場合、配線用凹部602及び外
部電極用凹部603の深さd1 としては、デバイス設計
等により種々の値を採りうるが、通常は0.5〜2μm
程度である。
凹部602及び外部電極用凹部603を含む層間絶縁膜
601の上に全面に亘って、銅の層間絶縁膜601への
拡散を阻止するバリア層となる窒化チタン膜604を堆
積した後、該窒化チタン膜604の上に最上層の金属配
線及び外部接続用電極となる第1の金属膜としての銅膜
605をスパッタ法により堆積し、その後、半導体基板
600に対して熱処理を行なって、銅膜605の結晶性
を向上させると共に配線用凹部602及び外部電極用凹
部603に銅膜605を充填する。この場合、窒化チタ
ン膜604及び銅膜605の合計膜厚t1 を配線用凹部
602及び外部電極用凹部603の深さd1 よりも大き
くすると、配線用凹部602及び外部電極用凹部603
に窒化チタン膜604及び銅膜605を確実に充填する
ことができる。
05及び窒化チタン膜604に対して層間絶縁膜601
が露出するまで化学機械研磨を行なった後、図12
(a)に示すように、層間絶縁膜601及び銅膜605
の上に全面に亘ってシリコン窒化膜606及びシリコン
酸化膜607を順次堆積して、シリコン窒化膜606及
びシリコン酸化膜607よりなる保護膜を形成した後、
該保護膜における外部接続用電極形成領域を選択的に除
去して、外部接続用開口部608を形成する。
05の上における外部接続用開口部608に露出してい
る領域に、銅膜605の酸化を抑制する第2の金属膜と
してのアルミニウム膜609を例えばCVD法により選
択的に堆積すると、銅膜605及び窒化チタン膜604
よりなる最上層の金属配線610及びアルミニウム膜6
09、銅膜605及び窒化チタン膜604よりなる外部
接続用電極611が得られる。
の実施形態と同様の構造を有しているので、第1の実施
形態と同様の効果が得られる。
製造方法によると、銅膜605の上における外部接続用
開口部608に露出している領域にアルミニウム膜60
9を選択的に堆積するため、外部接続用開口部608を
形成するためのマスクをアルミニウム膜609に合わせ
る必要がないので製造工程が容易になる。
5をスパッタ法により堆積したが、これに代えて、CV
D法又はメッキ法により堆積してもよい。
銅膜の下側に窒化チタン膜又はタンタル膜よりなるバリ
ア層を形成したが、これに代えて、チタン膜、ジルコニ
ウム膜、ハフニウム膜、タングステン膜又はこれらの窒
化膜又は炭化膜等を適宜用いることができると共に、銅
膜の下側に堆積される層間絶縁膜の材質として銅が拡散
しないものを用いる場合には、バリア層がなくてもよ
い。
銅膜の酸化を防止する金属膜としてアルミニウム膜を用
いたが、これに代えて、耐酸化性に優れた金属膜、例え
ば銀膜又はパラジウム膜等を用いてもよい。
ム膜等の第2の金属膜とが反応することにより接合特性
又はコンタクト特性に不良が生じる恐れがある場合に
は、第1の金属膜と第2の金属膜との間に、両者の反応
を阻止するTiN膜又はTiW等のバリア膜を介在させ
ることが好ましい。
の合金膜に代えて、低抵抗性の金属膜を適宜用いること
ができる。
配線用凹部と外部電極用凹部とは同じ工程で同じ深さに
形成したが、異なる深さでもよいと共に異なる工程にお
いて形成してもよい。
は、外部接続用電極における外部接続用開口部に露出す
る全領域はアルミニウム膜によって覆われていたが、必
ずしも全領域が覆われていなくてもよい。
ングワイヤ又はバンプは、外部接続用電極を構成する耐
酸化性に優れた第2の金属膜に対して接合されるため、
半導体基板が200℃程度に加熱された状態で外部接続
用電極にボンディングワイヤ又はバンプを接合しても、
外部接続用電極の表面に金属膜が形成され難いので、外
部接続用電極における接触抵抗が低減すると共に接合強
度が向上する。また、第1の金属として、第2の金属に
比べて、耐酸化性に劣るが、抵抗率が小さく且つ耐エレ
クトロマイグレーションが高い金属を用いることができ
るので、半導体装置の低抵抗化を図ることができると共
に信頼性を向上させることができる。
び外部接続用電極が、最上層の配線層の下側に形成され
た層間絶縁膜に埋め込まれるように形成されていると、
金属配線及び外部接続用電極の上に形成される保護膜の
形成工程及び外部接続用電極にボンディングワイヤ又は
バンプを接合する工程が容易になる。
膜が第1の金属膜における周縁部を除く領域に形成され
ていると、ボンディングワイヤ又はバンプが接合される
領域の酸化を防止しつつ低抵抗化を図ることが可能にな
る。
び外部接続用電極が層間絶縁膜との間に形成されたバリ
ア層を有していると、金属配線及び外部接続用電極を構
成する第1の金属が層間絶縁膜に拡散する事態を防止す
ることができる。
が銅又は銅の合金であり、第2の金属がアルミニウム又
はアルミニウムの合金であると、外部接続用電極の表面
の酸化を防止して接触抵抗の低減及び接合強度の向上を
図りつつ、金属配線の低抵抗化及び耐エレクトロマイグ
レーション特性を向上させることができる。
1の金属膜よりなる埋め込み配線を形成することができ
ると共に、上部に耐酸化性に優れた第2の金属膜を有す
る埋め込み型の外部接続用電極を形成することができる
ため、外部接続用電極にボンディングワイヤ又はバンプ
を接合しても、外部接続用電極の表面に金属膜が形成さ
れ難いので、外部接続用電極における接触抵抗が低減す
ると共に接合強度が向上する半導体装置を確実に製造す
ることができる。
1の金属膜堆積工程が、第1の金属膜をスパッタリング
法により堆積した後、熱処理により流動させて配線用凹
部に充填する工程を含むと、汎用性を有する装置を用い
て確実に埋め込み配線を形成することができる。
1の金属膜堆積工程が、第1の金属膜をCVD法又はメ
ッキ法により堆積する工程を含むと、結晶性に優れた第
1の金属膜を堆積することができる。
部形成工程が、配線用凹部の下側にコンタクトホールを
形成する工程を含み、第1の金属膜堆積工程は、第1の
金属膜をコンタクトホールが充填されるように堆積する
工程を含むと、金属配線と該金属配線の下側の半導体素
子又は配線層とを接続する接続部を金属配線と同じ工程
で形成できるので、製造工程の低減を図ることができ
る。
1の金属膜堆積工程が層間絶縁膜と第1の金属膜との間
にバリア層を形成する工程を含むと、金属配線及び外部
接続用電極を構成する第1の金属が層間絶縁膜に拡散し
難い半導体装置を製造することができる。
2の金属膜堆積工程が、第1の金属膜の上に絶縁膜を介
して第2の金属膜を堆積する工程を含むと、第1の金属
膜及び第2の金属膜を除去する工程において、第1の金
属膜と第2の金属膜とが同時に研磨剤又は洗浄剤に浸け
られても、第1の金属膜と第2の金属膜との間に電池効
果が生じないため、第1の金属膜又は第2の金属膜が腐
食する事態を回避できる。また、外部接続用電極にボン
ディングワイヤ又はバンプを絶縁膜が破断するように接
合する工程を備えていると、第1の金属膜と第2の金属
膜との導通を確保することができる。
1の金属膜よりなる埋め込み配線を形成することができ
ると共に、上部に耐酸化性に優れた第2の金属膜を有す
る外部接続用電極を形成することができるため、外部接
続用電極にボンディングワイヤ又はバンプを接合して
も、外部接続用電極の表面に金属膜が形成され難いの
で、外部接続用電極における接触抵抗が低減すると共に
接合強度が向上する半導体装置を確実に製造することが
できる。
いて、第1の金属が銅又は銅の合金であり、第2の金属
がアルミニウム又はアルミニウムの合金であると、金属
配線の低抵抗化及び耐エレクトロマイグレーション特性
が向上していると共に、外部接続用電極の接触抵抗が低
減し且つ接合強度が向上している半導体装置を確実に製
造することができる。
装置の製造工程の各工程を示す断面図である。
装置の製造工程の各工程を示す断面図である。
いた状態を示す平面図である。
装置の製造工程の各工程を示す図3におけるX−X線の
断面図である。
装置の製造工程の各工程を示す図3におけるX−X線の
断面図である。
装置の製造工程の各工程を示す断面図である。
装置の製造工程の各工程を示す断面図である。
装置の製造工程の各工程を示す断面図である。
装置の製造工程の各工程を示す断面図である。
体装置の製造工程の各工程を示す断面図である。
体装置の製造工程の各工程を示す断面図である。
体装置の製造工程の各工程を示す断面図である。
法の各工程を示す断面図である。
Claims (13)
- 【請求項1】 半導体基板上の最上層の配線層に形成さ
れた金属配線及び外部接続用電極とを備えた半導体装置
において、 前記金属配線は第1の金属よりなり、 前記外部接続用電極は、前記第1の金属よりなる第1の
金属膜と、該第1の金属膜の上に形成され、前記第1の
金属よりも耐酸化性に優れた第2の金属よりなる第2の
金属膜とから構成されていることを特徴とする半導体装
置。 - 【請求項2】 前記金属配線及び外部接続用電極は、前
記最上層の配線層の下側に形成された層間絶縁膜にそれ
ぞれ埋め込まれるように形成されていることを特徴とす
る請求項1に記載の半導体装置。 - 【請求項3】 前記第2の金属膜は、前記第1の金属膜
における周縁部を除く領域の上に形成されていることを
特徴とする請求項1に記載の半導体装置。 - 【請求項4】 前記金属配線及び外部接続用電極は、前
記最上層の配線層の下側に形成された層間絶縁膜との間
に形成され、前記第1の金属の前記層間絶縁膜への拡散
を防止するバリア層を有していることを特徴とする請求
項1に記載の半導体装置。 - 【請求項5】 前記第1の金属は、銅又は銅の合金であ
り、 前記第2の金属は、アルミニウム又はアルミニウムの合
金であることを特徴とする請求項1に記載の半導体装
置。 - 【請求項6】 半導体基板上に形成された層間絶縁膜に
配線用凹部及び外部電極用凹部を形成する凹部形成工程
と、 前記配線用凹部及び外部電極用凹部を含む前記層間絶縁
膜の上に、第1の金属よりなる第1の金属膜を、前記配
線用凹部が充填される一方、前記外部電極用凹部の上部
に空間が残るように堆積する第1の金属膜堆積工程と、 前記第1の金属膜の上に、前記第1の金属よりも耐酸化
性に優れた第2の金属よりなる第2の金属膜を堆積する
第2の金属膜堆積工程と、 前記第2の金属膜及び第1の金属膜を前記層間絶縁膜が
露出するように除去することにより、前記配線用凹部に
前記第1の金属膜よりなる金属配線を形成すると共に、
前記外部電極用凹部に前記第1の金属膜と前記第2の金
属膜とからなる外部接続用電極を形成する配線形成工程
とを備えていることを特徴とする半導体装置の製造方
法。 - 【請求項7】 前記第1の金属膜堆積工程は、前記第1
の金属膜をスパッタリング法により堆積した後、該第1
の金属膜を熱処理により流動させて前記配線用凹部に充
填する工程を含むことを特徴とする請求項6に記載の半
導体装置の製造方法。 - 【請求項8】 前記第1の金属膜堆積工程は、前記第1
の金属膜をCVD法又はメッキ法により堆積する工程を
含むことを特徴とする請求項6に記載の半導体装置の製
造方法。 - 【請求項9】 前記凹部形成工程は、前記配線用凹部の
下側にコンタクトホールを形成する工程を含み、 前記第1の金属膜堆積工程は、前記第1の金属膜を前記
コンタクトホールが充填されるように堆積する工程を含
むことを特徴とする請求項6に記載の半導体装置の製造
方法。 - 【請求項10】 前記第1の金属膜堆積工程は、前記層
間絶縁膜と前記第1の金属膜との間に、前記第1の金属
の前記層間絶縁膜への拡散を防止するバリア層を形成す
る工程を含むことを特徴とする請求項6に記載の半導体
装置の製造方法。 - 【請求項11】 前記第2の金属膜堆積工程は、前記第
1の金属膜の上に絶縁膜を介して前記第2の金属膜を堆
積する工程を含み、 前記外部接続用電極にボンディングワイヤ又はバンプを
前記絶縁膜が破断するように接合する工程をさらに備え
ていることを特徴とする請求項6に記載の半導体装置の
製造方法。 - 【請求項12】 半導体基板上に形成された層間絶縁膜
に配線用凹部及び外部電極用凹部を形成する凹部形成工
程と、 前記配線用凹部及び外部電極用凹部を含む前記層間絶縁
膜の上に、第1の金属よりなる第1の金属膜を、前記配
線用凹部及び外部電極用凹部が充填されるように堆積す
る第1の金属膜堆積工程と、 前記第1の金属膜を前記層間絶縁膜が露出するように除
去することにより、前記配線用凹部に前記第1の金属膜
よりなる金属配線を形成する金属配線形成工程と、 前記外部電極用凹部に残存する前記第1の金属膜の上
に、前記第1の金属よりも耐酸化性に優れた第2の金属
よりなる第2の金属膜を選択的に堆積することにより、
前記第1の金属膜と前記第2の金属膜とからなる外部接
続用電極を形成する外部接続用電極形成工程とを備えて
いることを特徴とする半導体装置の製造方法。 - 【請求項13】 前記第1の金属は、銅又は銅の合金で
あり、 前記第2の金属は、アルミニウム又はアルミニウムの合
金であることを特徴とする請求項6又は12に記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00306398A JP3647631B2 (ja) | 1997-07-31 | 1998-01-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-206004 | 1997-07-31 | ||
JP20600497 | 1997-07-31 | ||
JP00306398A JP3647631B2 (ja) | 1997-07-31 | 1998-01-09 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11102911A true JPH11102911A (ja) | 1999-04-13 |
JP3647631B2 JP3647631B2 (ja) | 2005-05-18 |
Family
ID=26336557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00306398A Expired - Fee Related JP3647631B2 (ja) | 1997-07-31 | 1998-01-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647631B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298029A (ja) * | 1999-12-16 | 2001-10-26 | Lucent Technol Inc | ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 |
US6611060B1 (en) | 1999-10-04 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having a damascene type wiring layer |
WO2004088745A1 (ja) | 2003-03-28 | 2004-10-14 | Fujitsu Limited | 半導体装置 |
KR100480891B1 (ko) * | 2002-05-16 | 2005-04-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
KR100859634B1 (ko) | 2007-05-16 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 장치 및 이의 제조 방법 |
TWI555090B (zh) * | 2011-10-17 | 2016-10-21 | 富士通股份有限公司 | 電子裝置及用於製造其之方法 |
-
1998
- 1998-01-09 JP JP00306398A patent/JP3647631B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611060B1 (en) | 1999-10-04 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having a damascene type wiring layer |
US6897143B2 (en) | 1999-10-04 | 2005-05-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device including two-step polishing operation for cap metal |
JP2001298029A (ja) * | 1999-12-16 | 2001-10-26 | Lucent Technol Inc | ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 |
KR100480891B1 (ko) * | 2002-05-16 | 2005-04-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
WO2004088745A1 (ja) | 2003-03-28 | 2004-10-14 | Fujitsu Limited | 半導体装置 |
CN100341135C (zh) * | 2003-03-28 | 2007-10-03 | 富士通株式会社 | 半导体装置 |
US7923806B2 (en) | 2003-03-28 | 2011-04-12 | Fujitsu Semiconductor Limited | Embedded wiring in copper damascene with void suppressing structure |
KR100859634B1 (ko) | 2007-05-16 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 장치 및 이의 제조 방법 |
TWI555090B (zh) * | 2011-10-17 | 2016-10-21 | 富士通股份有限公司 | 電子裝置及用於製造其之方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3647631B2 (ja) | 2005-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4224434B2 (ja) | 半導体装置及びその製造方法 | |
US20020006717A1 (en) | Method for manufacturing a semiconductor device | |
KR100426904B1 (ko) | 전극간의 접속 구조 및 그 제조 방법 | |
US7242102B2 (en) | Bond pad structure for copper metallization having increased reliability and method for fabricating same | |
KR20030035909A (ko) | 반도체장치 및 그 제조방법 | |
KR100325046B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH11135506A (ja) | 半導体装置の製造方法 | |
US20030227091A1 (en) | Plating metal caps on conductive interconnect for wirebonding | |
US8164160B2 (en) | Semiconductor device | |
JP3119188B2 (ja) | 半導体装置 | |
JP5117112B2 (ja) | 半導体装置 | |
JP2005347510A (ja) | 半導体装置及びその製造方法 | |
KR100588904B1 (ko) | 구리 배선 형성 방법 | |
JP3647631B2 (ja) | 半導体装置及びその製造方法 | |
JP2001257226A (ja) | 半導体集積回路装置 | |
JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
KR20050068889A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3628903B2 (ja) | 半導体装置の製造方法 | |
JP2007180313A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002353221A (ja) | 半導体装置およびその製造方法 | |
JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
JP2004063996A (ja) | 半導体装置及びその製造方法 | |
JP2001244268A (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |