[go: up one dir, main page]

JP4224434B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4224434B2
JP4224434B2 JP2004192653A JP2004192653A JP4224434B2 JP 4224434 B2 JP4224434 B2 JP 4224434B2 JP 2004192653 A JP2004192653 A JP 2004192653A JP 2004192653 A JP2004192653 A JP 2004192653A JP 4224434 B2 JP4224434 B2 JP 4224434B2
Authority
JP
Japan
Prior art keywords
film
metal
metal oxide
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004192653A
Other languages
English (en)
Other versions
JP2006019325A (ja
Inventor
敦 池田
秀夫 中川
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004192653A priority Critical patent/JP4224434B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to PCT/JP2005/009270 priority patent/WO2006003760A1/ja
Priority to EP05741631A priority patent/EP1780788A1/en
Priority to CNB2005800212409A priority patent/CN100447979C/zh
Priority to KR1020077001622A priority patent/KR20070028574A/ko
Priority to US11/630,799 priority patent/US7663239B2/en
Priority to TW094122204A priority patent/TW200601410A/zh
Publication of JP2006019325A publication Critical patent/JP2006019325A/ja
Application granted granted Critical
Publication of JP4224434B2 publication Critical patent/JP4224434B2/ja
Priority to US12/649,002 priority patent/US7893535B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、銅配線を有する半導体装置及びその製造方法に関し、特にバリアメタル膜とその形成方法に関する。
近年、半導体集積回路装置（以下、半導体装置という。）の加工寸法の微細化に伴って、半導体装置の多層配線には、銅配線と誘電率が小さい絶縁膜、いわゆるＬｏｗ−ｋ膜との組み合わせが採用されている。こうすることにより、ＲＣ遅延及び消費電力の低減を可能にする。さらに、半導体装置の高集積化、高機能化及び高速化を図るために、誘電率がより低いＬｏｗ−ｋ膜の採用が検討されている。
ところで、銅配線は、通常ダマシン法によって形成される。ダマシン法には、配線及びビアプラグを交互に形成するシングルダマシン法と、配線及びビアプラグを同時に形成するデュアルダマシン法とがある。
以下に、ダマシン法による多層配線の形成方法について、図５（ａ）及び（ｂ）を参照しながら説明する。
図５（ａ）に示すように、シリコン基板１０１上に第１の絶縁膜１０２を形成した後に、該第１の絶縁膜１０２中に第１のバリアメタル膜１０３を有する第１の銅配線１０４を形成する。なお、シリコン基板１０１上には、図示していないトランジスタなどが形成されている。続いて、第１の絶縁膜１０２及び第１の銅配線１０４の上に、銅の拡散を防止する拡散防止膜１０５及び第２の絶縁膜１０６を順に形成する。続いて、拡散防止膜１０５及び第２の絶縁膜１０６にビアホール１０６ａを形成すると共に、第２の絶縁膜１０６に配線溝１０６ｂを形成することにより、ビアホール１０６ａ及び配線溝１０６ｂよりなる凹部１０６ｃを形成する。続いて、凹部１０６ｃの壁面に沿うように、第２のバリアメタル膜１０７を形成する。なお、図５（ａ）では、上層のバリアメタル構造として、第２のバリアメタル膜１０７の単層構造よりなる場合について示しているが、図８（ｂ）に示すように、凹部１０６ｃの壁面に沿うように、第２のバリアメタル膜１０８及び第３のバリアメタル膜１０９の２層構造よりなる場合でもよい。
次に、図示していないが、図５（ａ）の場合であれば第２のバリアメタル膜１０７（なお、図５（ｂ）の場合であれば第３のバリアメタル膜１０９）の上に、銅シード層を形成した後に、該銅シード層を種に用いた銅めっきにより、凹部１０６ｃを埋め込むと共に第２の絶縁膜１０６の表面全体を覆うように銅膜を形成する。続いて、化学機械研磨（CMP：Chemical mechanical polishing）法により、銅膜における凹部１０６ｃの内側の部分以外であって第２の絶縁膜１０６の上に形成されている部分と、図５（ａ）の場合であれば第２のバリアバリアメタル膜１０７における凹部１０６ｃの内側の部分以外であって第２の絶縁膜１０６の上に形成されている部分（図５（ｂ）の場合であれば第３のバリアメタル膜１０９及び第２のバリアメタル膜１０８における凹部１０６ｃの内側の部分以外の部分であって第２の絶縁膜１０６の上に形成されている部分）を研磨除去する。これにより、配線、ビアプラグ又はこれら両方を形成することができる。以上の一連の動作を繰り返し行なうことにより、多層配線を形成することができる（例えば、特許文献１参照）。
一般に、銅は、熱又は電界によって容易にシリコン酸化膜などの絶縁膜中を拡散するので、これが原因となってトランジスタの特性劣化が生じやすい。また、銅は、絶縁膜との密着性が低い。したがって、銅配線を形成する際には、銅と絶縁膜との間に、タンタル膜又は窒化タンタル膜よりなるバリアメタル膜を形成することにより、銅が絶縁膜へ拡散することを防止すると共に絶縁膜及び銅との密着性を向上させる方法が提案されている（例えば、特許文献２参照）。例えば、バリアメタル膜の構造がタンタル膜又は窒化タンタル膜よりなる単層構造である場合が、図５（ａ）に示した構造となる一方、バリアメタル膜の構造がタンタル膜及び窒化タンタル膜よりなる２層構造である場合が、図５（ｂ）に示した構造となる。
しかしながら、例えば前述の例において、図５（ａ）に示す第２のバリアメタル膜１０７としてタンタルなどの高融点金属膜を用いた場合には、凹部１０６ｃを有する第２の絶縁膜１０６と高融点金属膜との密着性が悪いという問題がある。この密着性が悪いという問題に対しては、図５（ｂ）に示すように、例えば第３のバリアメタル膜１０９としてタンタル膜を用いる場合には、タンタル膜よりなる第３のバリアメタル膜１０９と第２の絶縁膜１０６との間に、第２のバリアメタル膜１０８としてタンタル窒化膜を形成することによって密着性の悪さを改善してきたが、十分な密着性が得られているわけではない。
また、第２のバリアメタル膜１０７（図５（ａ）の場合）又は第３のバリアメタル膜１０９（図５（ｂ）の場合）として窒化タンタル膜を用いた場合には、窒化タンタル膜は酸化されることはないが、窒化タンタル膜は高抵抗であって、且つ銅との密着性が低いという問題を有している。
さらに、第２のバリアメタル膜１０７（図５（ａ）の場合）又は第３のバリアメタル膜１０９（図５（ｂ）の場合）としてとしてチタン膜又は窒化チタン膜を用いた場合にも、それぞれ、前述したタンタル膜を用いた場合又は窒化タンタル膜を用いた場合と同様の問題が存在する。
ところで、前記の銅シード層の形成には、通常、物理気相成長法（PVD:Physical vvapor deposition）が用いられる。半導体装置の微細化に伴って、ビアホールのアスペクト比（ビアホールの深さと径との比）が高くなる傾向があるので、物理気相成長法を用いて銅シード層を形成する場合、銅シード層におけるビアホールの底部での膜厚の確保が難しくなってきている。ビアホールの底部での膜厚が薄くなると、電解めっきの電流が十分供給できないので、電解めっきの銅でビアホールを十分に埋め込むことができなくなる。例えば、前記図５（ａ）の場合では、ビアホール１０６ａ及び配線溝１０６ｂよりなる凹部１０６ｃを銅によって十分に埋め込むことができなくなる。これにより、製品歩留まりの劣化及び信頼性の低下を招くことになる。この点、銅シード層におけるビアホールの底部での膜厚を確保するために、化学気相成長法（CVD:Chemical vvapor deposition ）を用いて銅シード層を形成することも検討されているが、フッ素（Ｆ）等の銅を腐食させる物質が原料ガスに含まれる場合が多いので、実用化には至っていない。
一方で、銅シード層を用いることなく、電解めっきによってバリアメタル膜の上に直接銅配線を形成する試みも検討されている。
ところが、例えば前述の例において、第２のバリアメタル膜１０７（図５（ａ）の場合）又は第３のバリアメタル膜１０９（図５（ｂ）の場合）としてタンタルなどの高融点金属膜を用いた場合には、電解めっきによって銅を形成する際に、タンタル膜は酸化されるので、高抵抗の酸化タンタル膜が形成されてしまう。このため、配線抵抗の上昇を避けることができないという問題を有している。
そこで、バリアメタル膜の低抵抗化を実現するために、酸化されても導電性を失わない金属及びその金属酸化物自体が低抵抗であるルテニウム又はイリジウムなどの金属をバリアメタル膜として用いることが注目されてきている（例えば、特許文献３及び４参照）。これらの金属は、タンタル又はタンタル窒化物よりも比抵抗が低抵抗であって、且つ酸化されても導電性を失わないので、銅シード層を用いることなく、バリアメタル膜の上に直接銅めっきを行なうことが可能となる。なお、一般にこれらの金属は原子層成長法又は化学気相成長法によって形成される。
特開平１１−２２３７５５号公報 特開２００２−４３４１９号公報 特許第３４０９８３１号 特開２００２−７５９９４号公報
前記を考慮して、バリアメタル膜の低抵抗化を実現するために、ルテニウム又はイリジウムなどの金属をバリアメタル膜として絶縁膜上に直接形成する場合、これらの金属と絶縁膜との密着性が低いために、半導体製造工程において、バリアメタル膜が絶縁膜から剥離してしまうという問題がある。
この場合に、バリアメタル膜と絶縁膜との密着性を増大させる方法として、絶縁膜が存在している側から順に形成された導電性を有する金属酸化物膜と酸化されても導電性を失わない金属膜よりなるバリアメタル膜を用いる方法が考えられる。このようにすると、絶縁膜としてシリコン酸化膜を用いる場合、絶縁膜を構成する酸素と金属酸化物膜を構成する酸素とが同種の元素であるので、絶縁膜と金属酸化物膜との密着性が増大すると考えられる。さらに、酸化されても導電性を失わない金属膜がバリアメタル膜の最表面に形成されている場合、酸化されても導電性を失わない金属膜が電解めっきの電極となるので、バリアメタル膜の抵抗を低下させることができる。これにより、絶縁膜との密着性が高く、低抵抗であるバリアメタル膜を実現することができると考えられる。
しかしながら、一般的に、金属酸化物の機械的強度は低いことが知られている。このため、前述したような酸化されても導電性を失わない金属膜と金属酸化物膜との積層膜をバリアメタル膜として用いた場合、例えば、図５（ｂ）に示した第２のバリアメタル膜１０８として金属酸化物膜を用い、第３のバリアメタル膜１０９としてルテニウム又はイリジウムなどの金属を用いた場合を仮定すると、半導体製造工程中の熱処理により、バリアメタル膜にクラックが発生し、ビア抵抗若しくは配線抵抗の高抵抗化、又はElectro-migration若しくはStress-migrationなどにより配線の信頼性が劣化するという問題が考えられる。さらに、組み立て工程におけるワイヤーボンディング時に半導体装置に加わる応力により、バリアメタル膜にクラックが発生し、配線の信頼性が劣化するという問題が考えられる。
また、例えば、図５（ｂ）に示した第２のバリアメタル膜１０８として酸化ルテニウム又は酸化イリジウム等の金属酸化物を用いる場合には、低抵抗であって且つ絶縁膜に対する密着性に優れたバリアメタル膜を実現することができるが、バリアメタル膜の機械的強度が小さくなるという問題が考えられる。バリアメタル膜の機械的強度が小さいと、半導体製造工程の熱処理により、バリアメタル膜にクラックが発生し、配線抵抗の高抵抗化、又はElectro-migration若しくはStress-migrationなどにより配線の信頼性が劣化するという問題が発生する。さらに、組み立て工程におけるワイヤーボンディング時にバリアメタル膜にクラックが発生するという問題が考えられる。
前記に鑑み、本発明の目的は、機械的強度に優れると共に、低抵抗であって且つ絶縁膜に対する密着性の高いバリアメタル膜を有する半導体装置及びその製造方法を提供することである。
前記の課題を解決するために、本発明に係る第１の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み金属配線と、絶縁膜と配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、絶縁膜が存在している側から金属配線が存在している側へ向かって順に積層されている金属酸化物膜、金属化合物膜及び金属膜よりなり、金属化合物膜の弾性率は、金属酸化物膜の弾性率よりも大きいことを特徴とする。
本発明に係る第１の半導体装置によると、バリアメタル膜は、金属酸化物膜と金属膜との間に、金属酸化物膜の弾性率よりも大きい弾性率を有する機械的強度の高い金属化合物膜を備えているので、金属膜と金属酸化物膜とを単に積層してなるバリアメタル膜に比べて、バリアメタル膜の機械的強度が飛躍的に向上する。したがって、機械的強度に優れた多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第１の半導体装置において、絶縁膜と金属酸化物膜とは接合して形成されていると共に、金属膜と金属配線とは接合して形成されていることが好ましい。
このようにすると、金属酸化物膜と絶縁膜とが接合していることにより、金属膜と絶縁膜とが接合している場合と比べて、バリアメタル膜の絶縁膜に対する密着性が向上する。さらに、絶縁膜の最表面が酸化物である場合には、金属酸化物膜と絶縁膜とに共通の元素である酸素が存在するので、絶縁膜と金属酸化物膜との密着性が増大する。また、金属膜と金属配線とが接合していることにより、金属化合物膜又は金属酸化物膜よりも抵抗が小さい金属が金属めっきを行なう際の電極兼めっき下地となるので、金属化合物膜又は金属酸化物膜がバリアメタル膜の表面に形成されている場合よりも膜厚均一性に優れためっき膜を形成することができる。このため、高性能な金属めっきを実現することができる。
本発明に係る第１の半導体装置において、金属酸化物膜は、導電性を有することが好ましい。
このようにすると、金属酸化物膜と絶縁膜との密着性を増大させることができることに加えて、低抵抗のバリアメタル膜を実現することができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第２の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み金属配線と、絶縁膜と金属配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、絶縁膜が存在している側から金属配線が存在している側に向かって順に積層されている第１の金属酸化物膜、金属化合物膜、第２の金属酸化物膜及び金属膜よりなり、金属化合物膜の弾性率は、第１の金属酸化物膜の弾性率及び第２の金属酸化物膜の弾性率のそれぞれよりも大きいことを特徴とする。
本発明に係る第２の半導体装置によると、バリアメタル膜は、第１の金属酸化物膜と金属膜との間に金属化合物膜を備えていると共に、金属膜と金属化合物膜との間に第２の金属酸化物膜を備えており、金属化合物膜は、第１の金属酸化物膜の弾性率及び第２の金属酸化物膜の弾性率のそれぞれよりも大きい弾性率を有するので、機械的強度に優れたバリアメタル膜を実現することができる。これにより、単に金属膜と金属酸化物膜を積層してなるバリアメタル膜に比べて、機械的強度が飛躍的に向上する。また、金属化合物膜と第１及び第２の金属酸化物膜のそれぞれの熱膨張率とが異なる場合であっても、バリアメタル膜の熱膨張が全体的に均一化されて熱的機械的強度に優れたバリアメタル膜の構造を実現することができる。さらに、バリアメタル膜は、第１の金属酸化物膜、金属化合物膜及び第２の金属酸化物膜が順に積層された構造を有するので、金属酸化物膜に加わる応力が２層に分散するので、バリアメタル膜全体の機械的強度が飛躍的に増大する。したがって、機械的強度に優れた多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第２の半導体装置において、絶縁膜と第１の金属酸化物膜とは接合して形成されていると共に、金属膜と金属配線とは接合して形成されていることが好ましい。
このようにすると、第１の金属酸化物膜と絶縁膜とが接合していることにより、金属膜と絶縁膜とが接合する場合と比べて、バリアメタル膜と絶縁膜との密着性が向上する。さらに、絶縁膜の最表面が酸化物である場合には、第１の金属酸化物と絶縁膜とに共通の元素である酸素が存在するので、絶縁膜と第１の金属酸化物膜との密着性が増大する。また、金属膜と金属配線とが接合していることにより、金属化合物膜又は金属酸化物膜よりも抵抗が小さい金属が金属めっきを行なう際の電極兼めっき下地となるので、金属化合物膜又は金属酸化物膜がバリアメタル膜の表面に形成されている場合よりも膜厚均一性に優れためっき膜を形成することができる。このため、高性能な金属めっきを実現することができる。
本発明に係る第２の半導体装置において、第１の金属酸化物膜及び第２の金属酸化物膜のうちの少なくとも一方は、導電性を有することが好ましい。
このようにすると、第１及び第２の金属酸化物膜のうちの少なくとも一方と絶縁膜との密着性が増大することに加えて、低抵抗のバリアメタル膜を実現することができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第１又は第２の半導体装置において、金属化合物膜を構成する金属は、高融点金属であることが好ましい。
このようにすると、金属配線を形成した後に、さらに上層配線を形成する半導体製造工程において、およそ４００℃前後の熱が加えられても、金属化合物膜が変成することがないので、バリアメタル膜にクラックが発生することを抑制できる。また、高融点金属よりなる金属化合物膜の機械的強度は高いので、組み立て工程におけるワイヤーボンディング時にストレスが加わっても、バリアメタル膜にクラックが発生することを抑制できる。したがって、機械的強度に優れた信頼性の高い半導体装置を実現できる。
本発明に係る第１又は第２の半導体装置において、金属膜を構成する金属は、酸化されても導電性を失わない金属であることが好ましい。
このようにすると、金属膜が酸化されても導電性を失わない金属よりなるため、配線めっきの際に金属膜の表面が酸化されても導電性が低下することがないので、高性能の配線めっきが可能となる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第１又は第２の半導体装置において、金属化合物膜は、金属窒化物膜よりなることが好ましい。
このようにすると、金属膜と金属酸化物膜との間に、金属酸化物膜よりも機械的強度に優れる金属窒化物膜が存在しているので、バリアメタル膜全体の機械的強度が増大する。したがって、機械的強度に優れると共に、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第１又は第２の半導体装置において、金属化合物膜は、金属炭化物膜よりなることが好ましい。
このようにすると、金属膜と金属酸化物膜との間に、金属酸化物膜よりも機械的強度に優れる金属炭化物膜が存在しているので、バリアメタル膜全体の機械的強度が増大する。したがって、機械的強度に優れると共に、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第１又は第２の半導体装置において、金属化合物膜は、金属ケイ化物膜よりなることが好ましい。
このようにすると、金属膜と金属酸化物膜との間に、金属酸化物膜よりも機械的強度に優れる金属ケイ化物膜が存在しているので、バリアメタル膜全体の機械的強度が増大する。したがって、機械的強度に優れると共に、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明に係る第１の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うように、金属酸化物膜、金属化合物膜及び金属膜がこの順に形成されてなるバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み金属配線を形成する工程とを備え、バリアメタル膜を形成する工程は、金属酸化物膜の弾性率よりも大きい弾性率を有する金属化合物膜を形成する工程を含むことを特徴とする。
本発明に係る第１の半導体装置の製造方法によると、金属酸化物膜と金属膜との間に、金属酸化物膜の弾性率よりも大きい弾性率を有する機械的強度に優れる金属化合物膜を備えたバリアメタル膜を形成するので、金属膜と金属酸化物膜とを単に積層してなるバリアメタル膜を形成する場合に比べて、機械的強度が飛躍的に向上する。したがって、機械的強度に優れた多層配線を有する信頼性の高い半導体装置を製造することができる。また、金属酸化物膜と絶縁膜とを接合するように形成することにより、金属膜と絶縁膜とが接合する場合と比べて、バリアメタル膜の絶縁膜に対する密着性を向上させることができる。また、絶縁膜の最表面が酸化物である場合には、金属酸化物膜と絶縁膜とに共通の元素である酸素が存在するので、絶縁膜と金属酸化物膜との密着性が増大する。さらに、金属膜と金属配線とを接合するように形成することにより、金属化合物膜又は金属酸化物膜よりも抵抗が小さい金属が金属めっきを行なう際の電極兼めっき下地となるので、金属化合物膜又は金属酸化物膜がバリアメタル膜の表面に形成されている場合よりも膜厚均一性に優れためっき膜を形成することができる。このため、高性能な金属めっきを実現することができる。
本発明に係る第２の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うように、第１の金属酸化物膜、金属化合物膜、第２の金属酸化物膜及び金属膜がこの順に形成されてなるバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み金属配線を形成する工程とを備え、バリアメタル膜を形成する工程は、第１の金属酸化物膜の弾性率及び第２の金属酸化物膜の弾性率のそれぞれよりも大きい弾性率を有する金属化合物膜を形成する工程を含むことを特徴とする。
本発明に係る第２の半導体装置の製造方法によると、第１の金属酸化物膜と金属膜との間に金属化合物膜を備えると共に、金属膜と金属化合物膜との間に第２の金属酸化物膜を備えたバリアメタル膜を形成し、金属化合物膜を第１の金属酸化物膜の弾性率及び第２の金属酸化物膜の弾性率のそれぞれよりも大きい弾性率とすることにより、機械的強度に優れたバリアメタル膜を実現することができる。これにより、単に金属膜と金属酸化物膜とを積層してなるバリアメタル膜を形成する場合に比べて、機械的強度が飛躍的に向上する。また、金属化合物膜と第１及び第２の金属酸化物膜のそれぞれの熱膨張率とが異なる場合であっても、バリアメタル膜の熱膨張が全体的に均一化されて熱的機械的強度に優れたバリアメタル膜の構造を実現することができる。さらに、第１の金属酸化物膜、金属化合物膜及び第２の金属酸化物膜が順に積層された構造を有するバリアメタル膜を形成するので、金属酸化物膜に加わる応力が２層に分散するので、バリアメタル膜全体の機械的強度を飛躍的に増大させることができる。したがって、機械的強度に優れた多層配線を有する信頼性の高い半導体装置を製造することができる。また、第１の金属酸化物膜と絶縁膜とが接合するように形成することにより、金属膜と絶縁膜とが接合する場合と比べて、バリアメタル膜と絶縁膜との密着性が向上する。さらに、絶縁膜の最表面が酸化物である場合には、第１の金属酸化物と絶縁膜とに共通の元素である酸素が存在するので、絶縁膜と第１の金属酸化物膜との密着性が増大する。さらに、金属膜と金属配線とを接合するように形成することにより、金属化合物膜又は金属酸化物膜よりも抵抗が小さい金属が金属めっきを行なう際の電極兼めっき下地となるので、金属化合物膜又は金属酸化物膜がバリアメタル膜の表面に形成されている場合よりも膜厚均一性に優れためっき膜を形成することができる。このため、高性能な金属めっきを実現することができる。
本発明に係る第１又は第２の半導体装置の製造方法において、バリアメタル膜を形成する工程よりも後であって埋め込み金属配線を形成する工程よりも前に、バリアメタル膜の上にシード層を形成する工程をさらに備え、埋め込み金属配線を形成する工程は、凹部を埋め込むように、シード層の上に埋め込み金属配線を形成する工程を含むことが好ましい。
このようにすると、配線用のめっきのプロセスウインドウが拡大するので、シード層を形成することなく埋め込み金属配線を形成する場合と比べて、埋め込み金属配線を形成する工程の最適化を容易にできる。このため、製造歩留まりが向上すると共に、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を安定的に製造することができる。
本発明に係る半導体装置及びその製造方法によると、機械的強度に優れると共に、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及び半導体装置の製造方法について、図１（ａ）及び（ｂ）並びに図２（ａ）〜（ｃ）を参照しながら説明する。
図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の構造を示す要部断面図である。
まず、図１（ａ）に示すように、シリコン基板１上には第１の絶縁膜２が形成されており、該第１の絶縁膜２には第１のバリアメタル膜３を有する第１の銅配線４が形成されている。なお、シリコン基板１上には、図示していないトランジスタなどが形成されている。第１の絶縁膜２及び第１の銅配線４の上には、銅の拡散を防止する拡散防止膜５及び第２の絶縁膜６が順に形成されている。拡散防止膜５及び第２の絶縁膜６にはビアホール６ａが形成されていると共に、第２の絶縁膜６には配線溝６ｂが形成されている。このように、ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃが形成されている。
また、図１（ａ）に示すように、凹部６ｃの壁面には、第２のバリアメタル膜Ａ１が形成されている。ここで、第２のバリアメタル膜Ａ１は、凹部６ｃに沿うように第２の絶縁膜６の上に形成された金属酸化物膜７、該金属酸化物膜７の上に形成された金属化合物膜８、及び該金属化合物膜８の上に形成された金属膜９よりなる。ここで、金属化合物膜８の弾性率は、金属酸化物膜７の弾性率よりも大きい。なお、金属膜９の少なくとも一部は酸化されていてもよい。
さらに、図１（ａ）に示された凹部６ｃを埋め込むように、銅めっきによって金属膜９の上に銅膜を形成した後に、銅膜及び第２のバリアメタル膜Ａ１における凹部６ｃの内部以外の部分であって第２の絶縁膜６の上に形成されている部分をＣＭＰによって除去し、第２の銅配線１０及びその一部であるビアプラグを形成することで、図１（ｂ）に示す構造を有する半導体装置が形成されている。なお、第２の銅配線１０は、配線、ビアプラグ、又はこれらの両方のいずれかであればよい。ここで、第２の銅配線１０は、純銅又は銅以外の成分（例えば、微量のＳｉ、Ａｌ、Ｍｏ又はＳｃなど）を含む銅合金よりなる場合であってもよい。なお、拡散防止膜５の成膜からＣＭＰまでの工程が繰り返されることで多層配線が形成される。
ここで、拡散防止膜５には、シリコン窒化膜、シリコン窒化炭化膜、シリコン炭化酸化膜、シリコン炭化膜、又はこれらの膜を組み合わせてなる積層膜を用いるとよい。拡散防止膜５は、第１の銅配線４の銅が第２の絶縁膜６中に拡散することを防止する働きを有する。
また、第２の絶縁膜６には、シリコン酸化膜、フッ素ドープシリコン酸化膜、シリコン酸化炭化膜、又は有機膜よりなる絶縁膜を用いるとよい。これらの膜は、化学気相成長法にて形成される膜であってもよいし、スピン塗布法にて形成されるＳＯＤ（spin on dielectric）膜であってもよい。
また、金属酸化物膜７は、膜厚が薄い場合には必ずしも導電性を有さなくてもよいが、導電性を有する方が好ましい。以下に、導電性を有する金属酸化物膜７について具体的に説明する。
金属酸化物膜７の金属には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）、又はパラジウム（Ｐｄ）などの酸化されても導電性を失わない金属の酸化膜を用いるとよい。なお、金属酸化物膜７の金属は、酸化されても導電性を失わない金属であれば、前記に示した金属以外の金属であってもよい。
また、金属化合物膜８を構成する金属には、高融点金属を用いるとよい。これにより、第２の銅配線１０を形成した後に、さらに上層配線を形成する工程において、およそ４００℃前後の熱が加えられるが、本熱処理によって金属化合物膜８がクラック等の発生によって変成することはない。したがって、信頼性の高い半導体装置を実現できる。
さらに、金属化合物膜８には、高融点金属の窒化膜を用いるとよい。
具体的には、金属化合物膜８の金属には、チタニウム（Ｔｉ）、タンタル（Ｔａ）ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、又はバナジウム（Ｖ）などの機械的強度に優れると共に窒化されても導電性を失わない金属の窒化膜を用いるとよい。なお、金属化合物膜７の金属は、機械的強度に優れると共に窒化されても導電性を失わない金属であれば、前記に示した金属以外の金属であってもよい。但し、前記の金属酸化物膜７の弾性率よりも大きい弾性率を有するように、金属化合物膜８の金属を選択する必要がある。
また、金属化合物膜８には、高融点金属の炭化膜を用いることもできる。
具体的には、金属化合物膜８の金属には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、又はタングステン（Ｗ）などの機械的強度に優れると共に炭化されても導電性を失わない金属の炭化膜を用いてもよい。なお、金属化合物膜８の金属は、機械的強度に優れると共に炭化されても導電性を失わない金属であれば、前記に示した金属以外の金属であってもよい。但し、前記の金属酸化物膜７の弾性率よりも大きい弾性率を有するように、金属化合物膜８の金属を選択する必要がある。
また、金属化合物膜８には、高融点金属のケイ化膜を用いることもできる。
具体的には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）チタニウム（Ｔｉ）、タンタル（Ｔａ）ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、又はタングステン（Ｗ）など機械的強度に優れると共にケイ化されても導電性を失わない金属のケイ化膜を用いることもできる。なお、金属化合物膜８の金属は、機械的強度に優れると共にケイ化されても導電性を失わない金属であれば、前記に示した金属以外の金属であってもよい。但し、前記の金属酸化物膜７の弾性率よりも大きい弾性率を有するように、金属化合物膜８の金属を選択する必要がある。
金属膜９には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、又はバナジウム（Ｖ）などの酸化されても導電性を失わない金属を用いるとよい。なお、金属膜９の金属は、酸化されても導電性を失わない金属であれば、前記に示した金属以外の金属であってもよい。
なお、図示していないが、デュアルダマシン配線溝（ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃ）における第２の絶縁膜６の表面と金属酸化物膜７との間に、シリコン酸化膜（例えば、ＳｉＯ２ 、ＳｉＯＣ、ＳｉＣＯ、若しくはＳｉＯＮなど）、シリコン窒化膜（例えばＳｉ３Ｎ４、ＳｉＯＮ、若しくはＳｉＣＮなど）、又はシリコン炭化膜（例えばＳｉＣ、ＳｉＣＯ、ＳｉＯＣ、若しくはＳｉＣＮなど）などの絶縁膜が形成されていてもよい。
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｃ）を参照しながら説明する。
図２（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図２（ａ）に示すように、シリコン基板１上に第１の絶縁膜２を形成した後に、該第１の絶縁膜２中に第１のバリアメタル膜３を有する第１の銅配線４を形成する。なお、シリコン基板１上には、図示していないトランジスタなどが形成されている。続いて、第１の絶縁膜２及び第１の銅配線４の上に、銅の拡散を防止する拡散防止膜５及び第２の絶縁膜６を順に形成する。続いて、拡散防止膜５及び第２の絶縁膜６に、下端が第１の銅配線４に到達するビアホール６ａを形成すると共に、第２の絶縁膜６に、ビアホール６ａに連通する配線溝６ｂを形成する。このようにして、デュアルダマシン用のビアホール６ａ及び配線溝６ｂよりなる凹部６ｃを形成する。ここで、ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃは、周知のリソグラフィ技術、エッチング技術、アッシング技術、及び洗浄技術を用いて、例えば特開２００２−７５９９４号公報などに開示されているデュアルダマシン形成方法によって形成すればよい。
次に、図２（ｂ）に示すように、凹部６ｃの壁面に沿うように、第２の絶縁膜６の上に金属酸化物膜７を形成する。続いて、金属酸化物膜７の上に、金属化合物膜８を形成する。続いて、金属化合物膜８の上に金属膜９を形成する。ここで、金属酸化物膜７、金属化合物膜８及び金属膜９は、原子層成長法（ＡＬＤ：Atomic layer deposition）、化学気相成長法（CVD：Chemical vapor deposition）、又は物理気相成長法（PVD：PPhysical vapor deposition）などの成膜方法によって形成すればよい。このようにして、金属酸化物膜７、金属化合物膜８及び金属膜９よりなる第２のバリアメタル膜Ａ１が形成される。
次に、図２（ｃ）に示すように、凹部６ｃが埋め込まれるように、銅めっきにより、凹部６ｃの内部を含む金属膜９の上に銅膜を形成した後に、銅膜、金属膜９、金属化合物膜８、及び金属酸化物膜７における凹部６ａの内部以外の部分であって第２の絶縁膜６の上に形成されている部分をＣＭＰによって除去し、第２の銅配線１０及びその一部であるビアプラグを形成する。このようにして、図２（ｃ）に示す構造を有する半導体装置を形成することができる。なお、金属膜９の上に、銅シード層を形成した後に、凹部６ｃが埋め込まれるように、銅シード層の上に、銅めっきによって銅膜を形成した後に、前述の図１（ｂ）を用いた説明と同様にしてＣＭＰを行なって、第２の銅配線１０を形成してもよい。この場合は、銅シード層を形成する工程を備えたことにより、より安定的に銅めっきを行なうことができる。すなわち、例えば、仮に金属膜９の表面が部分的又は全体的に酸化された場合であっても、銅シード層を形成することにより、より安定的に銅めっきを可能にする。また、埋め込み金属配線としての第２の銅配線１０の代わりに、銅以外の材料よりなる埋め込み配線を形成する場合には、その材料に応じたシード層の材料を適宜選択するとよい。
ここで、本発明の第１の実施形態に係る半導体装置及びその製造方法による効果について、以下に説明する。
バリアメタル膜として、金属膜及び金属酸化物膜よりなるバリアメタル膜を用いる場合には、金属酸化物膜の機械的強度が弱いために、半導体製造工程における熱処理により、金属酸化物膜にクラックが発生する。このようにバリアメタル膜にクラックが発生すると、エレクトロマイグレーション又はストレスマイグレーション等による配線の信頼性を劣化させる。さらに、組み立て工程におけるワイヤーボンディングの際に加わるストレスによってバリアメタル膜にクラックが発生し、配線の信頼性が劣化する。
一方、本実施形態における第２のバリアメタル膜Ａ１は、金属酸化物膜７と金属膜９との間に、金属酸化物膜７の弾性率よりも大きい弾性率を有する機械的強度に優れると共に金属化合物膜８を備えていることにより、金属膜９及び金属酸化物膜７を単に積層してなるバリアメタル膜に比べて、第２のバリアメタル膜Ａ１の機械的強度は飛躍的に向上する。したがって、機械的強度に優れた多層配線を有する信頼性の高い半導体装置を実現することができる。
さらに、第２の絶縁膜６と金属酸化物膜７とが接合して形成されていると共に、金属膜９と第２の銅配線１２とが接合して形成されている。このため、第２の絶縁膜６と金属酸化物膜７とが接合しているので、第２の絶縁膜６と金属膜９とが接合する場合と比べて、第２のバリアメタル膜Ａ１と第２の絶縁膜６との密着性が向上する。さらに、第２の絶縁膜６の最表面が酸化物である場合には、第２の絶縁膜６と金属酸化物膜７とに共通の元素である酸素が存在するので、第２の絶縁膜６と金属酸化物膜７との密着性が増大する。また、金属膜９と第２の銅配線１０とが接合しているため、金属めっきを行なう際に、金属化合物膜８又は金属酸化物膜７よりも抵抗が小さい金属が電極兼めっき下地となるので、金属化合物膜８又は金属酸化物膜７が第２のバリアメタル膜Ａ１の表面にある場合と比べて、膜厚均一性に優れためっき膜を形成することができる。このため、高性能な金属めっきを実現することができる。
また、金属膜９を構成する金属として酸化されても導電性を失わない金属を用いる場合には、銅めっき層を第２のバリアメタル膜Ａ１の上に直接堆積する際に、めっき膜厚を均一にできると共に、銅めっきによってビアホールをボイドなしに埋め込むことが可能となる。したがって、機械的強度に優れると共に、低抵抗であって且つ基板材料との密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
このように、本発明の第１の実施形態に係る半導体装置及びその製造方法によると、金属酸化物膜、該金属酸化物膜の弾性率よりも大きい弾性率を有する金属化合物膜及び金属膜を積層してなるバリアメタル膜を用いることにより、バリアメタル膜の機械的強度が向上するので、半導体製造工程における熱処理又は組み立て工程におけるストレスなどによってもクラックが発生しないバリアメタル膜を実現することができる。さらに、バリアメタル膜の絶縁膜に対する密着性を高めることができる。また、バリアメタル膜上に直接銅めっきを行なう場合であっても、均一な膜厚を有するバリアメタル膜を得ることができる。また、ボイドを形成することなくビアホールに銅を埋め込むことが可能となる。したがって、信頼性の高い銅配線を提供することができる。
以下に、本実施形態に示した金属及び金属化合物の比抵抗の一例を示す。
ルテニウムの比抵抗は７．５（μΩ・ｃｍ）であり、イリジウムの比抵抗は６．５（μΩ・ｃｍ）である。また、ルテニウム酸化膜の比抵抗は３５（μΩ・ｃｍ）であり、イリジウム酸化膜の比抵抗は３０（μΩ・ｃｍ）である。一方、現在標準的に使用されているタンタル膜の比抵抗は６０〜１８０（μΩ・ｃｍ）であり、タンタル窒化膜の比抵抗は２５０（μΩ・ｃｍ）である。
また、本実施形態に示した第２のバリアメタル膜Ａ１を実際の半導体装置に組み込む場合には、金属酸化物膜７の膜厚が数ｎｍ〜２５ｎｍ程度となるように形成し、金属化合物膜８の膜厚が数ｎｍ〜２５ｎｍ程度となるように形成し、さらに、金属膜９の膜厚が数ｎｍ〜２５ｎｍ程度となるように形成するとよい。この場合に、第２のバリアメタル膜Ａ１の全体の膜厚は、６５ｎｍ世代の半導体装置の場合であれば、２０ｎｍ〜３０ｎｍとなるように形成されるとよい。また、４５ｎｍ世代の半導体装置の場合であれば、全体の膜厚として、厚くてもおよそ１５ｎｍ以下にする必要があると予測される。また、金属酸化物膜７、金属化合物膜８及び金属膜９の膜厚比は成膜方法及び用途に応じて任意に最適化するとよい。
以上説明したように、本発明の第１の実施形態によると、機械的強度に優れると共に、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
なお、第２の絶縁膜６と第２の銅配線１０との間に、第２のバリアメタル膜Ａ１を複数層積層される構成にしてよい。
また、金属酸化物膜７と金属化合物膜８との密着性を損なわない限りにおいて、金属酸化物膜７と金属化合物膜８との間に、他の１層以上の膜を設けてもよいし、金属化合物膜８と金属膜９との密着性を損なわない限りにおいて、金属化合物膜８と金属膜９との間に、他の１層以上の膜を設けてもよい。
なお、本実施形態においては、デュアルダマシン構造が採用されている場合について説明したが、シングルダマシン構造を採用する場合であっても、デュアルダマシン構造を採用する場合と同様の効果が得られることはいうまでもない。シングルダマシン構造を採用する場合には、配線とビアプラグとがそれぞれ別工程において形成されることになるが、この場合の配線及びビアプラグは、本実施形態における第２の銅配線１０である埋め込み配線に含まれる。
また、本実施形態においては、第２の銅配線１０である埋め込み配線の材料として、銅又は銅合金を用いた場合について説明したが、より好ましい本実施形態としては、銅よりも低い抵抗率を有するＡｇ、Ａｕ、若しくはＰｔなどの金属又はこれらの金属の合金を埋め込み配線の材料として用いるとよい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及び半導体装置の製造方法について、図３（ａ）及び（ｂ）並びに図４（ａ）〜（ｃ）を参照しながら説明する。なお、第２の実施形態では、第１の実施形態と共通する部分は同様であるので、その説明は繰り返さないことにして、以下では、第１の実施形態と異なる点を中心に説明する。
まず、図３（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の構造を示す要部断面図である。
図３（ａ）及び（ｂ）において、第１の実施形態に係る半導体装置と異なる点は、凹部６ｃの壁面には、第２のバリアメタル膜Ａ２が形成されており、ここで、第２のバリアメタル膜Ａ２は、凹部６ｃに沿うように第２の絶縁膜６の上に形成された第１の金属酸化物膜７ａ、該金属酸化物膜７ａの上に形成された金属化合物膜８、該金属化合物膜８の上に形成された第２の金属酸化物膜７ｂ、及び該第２の金属酸化物膜７ｂの上に形成された金属膜９よりなる点である。ここで、金属化合物膜８の弾性率は、第１の金属酸化物膜７ａの弾性率及び第２の金属酸化物膜７ｂの弾性率よりも大きい。
第１の金属酸化物膜７ａの金属及び第２の金属酸化物膜７ｂの金属には、第１の実施形態で説明した金属酸化物７を構成する金属の種類のうちから選択される金属を用いるとよい。第１の金属酸化物膜７ａと第２の金属酸化物膜７ｂとは、それぞれ同一種類の金属から構成されてもよいし、異なる種類の金属から構成されてもよい。
また、金属化合物膜８は、第１の金属酸化物膜７ａの弾性率及び第２の金属酸化物膜７ｂの弾性率よりも大きい弾性率を有するように、第１の実施形態で説明した金属化合物膜８を構成する金属の種類から選択する必要がある。
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図４（ａ）〜（ｃ）を参照しながら説明する。
図４（ａ）〜（ｃ）において、第１の実施形態に係る半導体装置の製造方法と異なる点は、図４（ｂ）において、第２のバリアメタル膜Ａ２を形成する点である。具体的には、図４（ｂ）に示すように、凹部６ｃの壁面に沿うように、第２の絶縁膜６の上に第１の金属酸化物膜７ａを形成する。続いて、第１の金属酸化物膜７ａの上に、金属化合物膜８を形成する。続いて、金属化合物膜８の上に、第２の金属酸化物膜７ｂを形成する。続いて、第２の金属酸化物膜７ｂの上に、金属膜９を形成する。ここで、第１の金属酸化物膜７ａ、金属化合物膜８、第２の金属酸化物膜７ｂ、及び金属膜９は、原子層成長法（ＡＬＤ：Atomic layer deposition）、化学気相成長法（CVD：cemical vapor deposition）、又は物理気相成長法（PVD：PPhysical vapor deposition）などの成膜方法によって形成すればよい。このようにして、第１の金属酸化物膜７ａ、金属化合物膜８、第２の金属酸化物膜７ｂ、及び金属膜１１よりなる第２のバリアメタル膜Ａ２が形成される。
ここで、本発明の第２の実施形態に係る半導体装置及び半導体装置の製造方法による効果について、以下に説明する。
本発明の第２の実施形態に係る半導体装置及び半導体装置の製造方法によると、前述した第１の実施形態に係る半導体装置及び半導体装置の製造方法による効果に加えて、以下の効果を得ることができる。
第２のバリアメタル膜Ａ２は、第１の金属酸化物膜７ａと金属膜９との間に、金属化合物膜８を備え、金属膜９と金属化合物膜８との間に、第２の金属酸化物膜７ｂを備えると共に、金属化合物膜８の弾性率が第１の金属酸化物膜７ａの弾性率及び第２の金属酸化物膜７ｂの弾性率よりも大きいので、機械的強度に優れた第２のバリアメタル膜Ａ２を実現することができる。これにより、金属膜と金属酸化物膜とが単に積層されてなるバリアメタル膜に比べて、第２のバリアメタル膜Ａ２の機械的強度は飛躍的に向上している。さらに、金属化合物膜８の熱膨張率と第１の金属酸化物膜７ａ及び第２の金属酸化物膜７ｂのそれぞれの熱膨張率とが異なる場合であっても、第２のバリアメタル膜Ａ２の熱膨張は全体的に均一化されるので、熱的機械的強度に優れた第２のバリアメタル膜Ａ２の構造を実現できる。さらに、第１の金属酸化物膜７ａ、金属化合物膜８、及び第２の金属酸化物膜７ｂの順に積層して第２のバリアメタル膜Ａ２を形成するので、第１の金属酸化物膜７ａに加わる応力が２層に分散するので、第２のバリアメタル膜Ａ２全体の機械的強度が飛躍的に増大する。特に、第１の金属酸化物膜７ａと第２の金属酸化物膜７ｂとが、それぞれ同一の金属材料から構成されている場合には、その機械的強度はさらに増大する。したがって、機械的強度に優れた多層配線を有する信頼性の高い半導体装置を実現することができる。
さらに、第２の絶縁膜６と第１の金属酸化物膜７ａとが接合して形成されていると共に、金属膜９と第２の銅配線１０とが接合して形成されている。このため、第１の金属酸化物膜７ａと第２の絶縁膜６とが接合していることにより、金属膜９と第２の絶縁膜６とが接合する場合と比べて、第２のバリアメタル膜Ａ２と第２の絶縁膜６との密着性が向上する。さらに、第２の絶縁膜６の最表面が酸化物である場合には、第１の金属酸化物膜７ａと第２の絶縁膜６とに共通の元素である酸素が存在するので、第２の絶縁膜６と第１の金属酸化物膜７ａとの密着性が増大する。また、金属膜９と第２の銅配線１０とが接合していることにより、金属化合物膜８、第１の金属酸化物膜７ａ、又は第２の金属酸化物膜７ｂよりも抵抗が小さい金属が、金属めっきを行なう際の電極兼めっき下地となるので、金属化合物膜８、第１の金属酸化物膜７ａ又は第２の金属酸化物膜７ｂが、第２のバリアメタル膜Ａ２の表面に形成されている場合に比べて、膜厚均一性により優れためっき膜を形成することができる。このため、高性能な金属めっきを実現することができる。
なお、第２の絶縁膜６と第２の銅配線１０との間に、第２のバリアメタル膜Ａ２を複数層積層される構成にしてもよい。
また、第１の金属酸化物膜７ａと金属化合物膜８との密着性を損なわない限りにおいて、第１の金属酸化物膜７ａと金属化合物膜８との間に、他の１層以上の膜を設けてもよいし、第２の金属酸化物膜７ｂと金属膜９との密着性を損なわない限りにおいて、第２の金属酸化物膜７ｂと金属膜９との間に、他の１層以上の膜を設けてもよい。また、金属化合物膜８と第２の金属酸化物膜７ｂとの密着性を損なわない限りにおいて、金属化合物膜８と第２の金属酸化物膜７ｂとの間に、他の１層以上の膜を設けてもよい。
以上説明したように、本発明は、機械的強度に優れると共に、低抵抗であって且つ高密着性を実現するバリアメタル膜を備えた半導体装置及びその製造方法に有用である。
（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の構造を示す要部断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の構造を示す要部断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）及び（ｂ）は、従来例に係る半導体装置の構造を示す要部断面図である。
符号の説明
１ シリコン基板
２ 第１の絶縁膜
３ 第１のバリアメタル膜
４ 第１の銅配線
５ 拡散防止膜
６ 第２の絶縁膜
６ａ ビアホール
６ｂ 配線溝
６ｃ 凹部
７ 金属酸化物膜
７ａ 第１の金属酸化物膜
７ｂ 第２の金属酸化物膜
８ 金属化合物膜
９ 金属膜
１０ 第２の銅配線
Ａ１、Ａ２ 第２のバリアメタル膜
１０１ シリコン基板
１０２ 第１の絶縁膜
１０３ 第１のバリアメタル膜
１０４ 第１の銅配線
１０５ 拡散防止膜
１０６ 第２の絶縁膜
１０６ａ ビアホール
１０６ｂ 配線溝
１０６ｃ 凹部
１０７、１０８ 第２のバリアメタル膜
１０９ 第３のバリアメタル膜

Claims (14)

  1. 基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み金属配線と、前記絶縁膜と前記金属配線との間に形成されたバリアメタル膜とを有する半導体装置において、
    前記バリアメタル膜は、前記絶縁膜が存在している側から前記金属配線が存在している側へ向かって順に積層されている金属酸化物膜、金属化合物膜及び金属膜よりなり、
    前記金属化合物膜の弾性率は、金属酸化物膜の弾性率よりも大きいことを特徴とする半導体装置。
  2. 前記絶縁膜と前記金属酸化物膜とは接合して形成されていると共に、
    前記金属膜と前記金属配線とは接合して形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属酸化物膜は、導電性を有することを特徴とする請求項１に記載の半導体装置。
  4. 基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み金属配線と、前記絶縁膜と前記金属配線との間に形成されたバリアメタル膜とを有する半導体装置において、
    前記バリアメタル膜は、前記絶縁膜が存在している側から前記金属配線が存在している側に向かって順に積層されている第１の金属酸化物膜、金属化合物膜、第２の金属酸化物膜及び金属膜よりなり、
    前記金属化合物膜の弾性率は、前記第１の金属酸化物膜の弾性率及び前記第２の金属酸化物膜の弾性率のそれぞれよりも大きいことを特徴とする半導体装置。
  5. 前記絶縁膜と前記第１の金属酸化物膜とは接合して形成されていると共に、
    前記金属膜と前記金属配線とは接合して形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１の金属酸化物膜及び前記第２の金属酸化物膜のうちの少なくとも一方は、導電性を有することを特徴とする請求項４に記載の半導体装置。
  7. 前記金属化合物膜を構成する金属は、高融点金属であることを特徴とする請求項１又は４に記載の半導体装置。
  8. 前記金属膜を構成する金属は、酸化されても導電性を失わない金属であることを特徴とする請求項１又は４に記載の半導体装置。
  9. 前記金属化合物膜は、金属窒化物膜よりなることを特徴とする請求項１又は４に記載の半導体装置。
  10. 前記金属化合物膜は、金属炭化物膜よりなることを特徴とする請求項１又は４に記載の半導体装置。
  11. 前記金属化合物膜は、金属ケイ化物膜よりなることを特徴とする請求項１又は４に記載の半導体装置。
  12. 基板上の絶縁膜に凹部を形成する工程と、
    前記凹部の壁面に沿うように、金属酸化物膜、金属化合物膜、及び金属膜がこの順に形成されてなるバリアメタル膜を形成する工程と、
    前記凹部を埋め込むように、前記バリアメタル膜の上に埋め込み金属配線を形成する工程とを備え、
    前記バリアメタル膜を形成する工程は、
    前記金属酸化物膜の弾性率よりも大きい弾性率を有する前記金属化合物膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  13. 基板上の絶縁膜に凹部を形成する工程と、
    前記凹部の壁面に沿うように、第１の金属酸化物膜、金属化合物膜、第２の金属酸化物膜、及び金属膜がこの順に形成されてなるバリアメタル膜を形成する工程と、
    前記凹部を埋め込むように、前記バリアメタル膜の上に埋め込み金属配線を形成する工程とを備え、
    前記バリアメタル膜を形成する工程は、
    前記第１の金属酸化物膜の弾性率及び前記第２の金属酸化物膜の弾性率のそれぞれよりも大きい弾性率を有する前記金属化合物膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  14. 前記バリアメタル膜を形成する工程よりも後であって前記埋め込み金属配線を形成する工程よりも前に、前記バリアメタル膜の上にシード層を形成する工程をさらに備え、
    前記埋め込み金属配線を形成する工程は、前記凹部を埋め込むように、前記シード層の上に前記埋め込み金属配線を形成する工程を含むことを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
JP2004192653A 2004-06-30 2004-06-30 半導体装置及びその製造方法 Expired - Fee Related JP4224434B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004192653A JP4224434B2 (ja) 2004-06-30 2004-06-30 半導体装置及びその製造方法
EP05741631A EP1780788A1 (en) 2004-06-30 2005-05-20 Semiconductor device and method for manufacturing same
CNB2005800212409A CN100447979C (zh) 2004-06-30 2005-05-20 半导体装置及其制造方法
KR1020077001622A KR20070028574A (ko) 2004-06-30 2005-05-20 반도체장치 및 그 제조방법
PCT/JP2005/009270 WO2006003760A1 (ja) 2004-06-30 2005-05-20 半導体装置及びその製造方法
US11/630,799 US7663239B2 (en) 2004-06-30 2005-05-20 Semiconductor device and method for fabricating the same
TW094122204A TW200601410A (en) 2004-06-30 2005-06-30 Semiconductor device and method for manufacturing same
US12/649,002 US7893535B2 (en) 2004-06-30 2009-12-29 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004192653A JP4224434B2 (ja) 2004-06-30 2004-06-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006019325A JP2006019325A (ja) 2006-01-19
JP4224434B2 true JP4224434B2 (ja) 2009-02-12

Family

ID=35782573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192653A Expired - Fee Related JP4224434B2 (ja) 2004-06-30 2004-06-30 半導体装置及びその製造方法

Country Status (7)

Country Link
US (2) US7663239B2 (ja)
EP (1) EP1780788A1 (ja)
JP (1) JP4224434B2 (ja)
KR (1) KR20070028574A (ja)
CN (1) CN100447979C (ja)
TW (1) TW200601410A (ja)
WO (1) WO2006003760A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251135A (ja) * 2006-02-18 2007-09-27 Seiko Instruments Inc 半導体装置およびその製造方法
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
JP2007258390A (ja) * 2006-03-23 2007-10-04 Sony Corp 半導体装置、および半導体装置の製造方法
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US20080096381A1 (en) * 2006-10-12 2008-04-24 Han Joseph H Atomic layer deposition process for iridium barrier layers
JP5154789B2 (ja) 2006-12-21 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置並びに半導体装置の製造方法
JP2010192467A (ja) * 2007-06-28 2010-09-02 Tokyo Electron Ltd 被処理体の成膜方法及び処理システム
JP4836092B2 (ja) * 2008-03-19 2011-12-14 国立大学法人東北大学 半導体装置の形成方法
US8679970B2 (en) * 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
US7928569B2 (en) * 2008-08-14 2011-04-19 International Business Machines Corporation Redundant barrier structure for interconnect and wiring applications, design structure and method of manufacture
US8242600B2 (en) 2009-05-19 2012-08-14 International Business Machines Corporation Redundant metal barrier structure for interconnect applications
EP2259307B1 (en) 2009-06-02 2019-07-03 Napra Co., Ltd. Electronic device
JP5190415B2 (ja) * 2009-06-04 2013-04-24 パナソニック株式会社 半導体装置
KR101656444B1 (ko) * 2010-01-25 2016-09-09 삼성전자주식회사 상보형 ｍｏｓ 트랜지스터, 상기 상보형 ｍｏｓ 트랜지스터를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8610280B2 (en) * 2011-09-16 2013-12-17 Micron Technology, Inc. Platinum-containing constructions, and methods of forming platinum-containing constructions
US8592985B2 (en) 2012-04-10 2013-11-26 Micron Technology, Inc. Methods of forming conductive structures and methods of forming DRAM cells
US20130328098A1 (en) * 2012-05-15 2013-12-12 High Power Opto. Inc. Buffer layer structure for light-emitting diode
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20140273436A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming barrier layers for conductive copper structures
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US10446439B2 (en) * 2015-12-26 2019-10-15 Intel Corporation Low resistance interconnect
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
CN105895579B (zh) * 2016-06-08 2017-12-05 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
JP2022029308A (ja) * 2020-08-04 2022-02-17 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20220246534A1 (en) * 2021-01-29 2022-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance copper interconnects

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3337876B2 (ja) 1994-06-21 2002-10-28 株式会社東芝 半導体装置の製造方法
JP3409831B2 (ja) 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
JPH11223755A (ja) 1998-02-09 1999-08-17 Asahi Optical Co Ltd レンズ保持構造
JP3149846B2 (ja) * 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2000208443A (ja) 1999-01-13 2000-07-28 Sony Corp 電子装置の製造方法および製造装置
JP4377040B2 (ja) 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
JP2002075994A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN1248294C (zh) * 2000-11-22 2006-03-29 联华电子股份有限公司 形成阻挡层的方法及形成的结构
US6462417B1 (en) * 2000-12-18 2002-10-08 Advanced Micro Devices, Inc. Coherent alloy diffusion barrier for integrated circuit interconnects
US6433379B1 (en) * 2001-02-06 2002-08-13 Advanced Micro Devices, Inc. Tantalum anodization for in-laid copper metallization capacitor
JP2002343859A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6713373B1 (en) * 2002-02-05 2004-03-30 Novellus Systems, Inc. Method for obtaining adhesion for device manufacture
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2004031497A (ja) * 2002-06-24 2004-01-29 Nec Corp 半導体装置およびその製造方法
JP2004031866A (ja) * 2002-06-28 2004-01-29 Trecenti Technologies Inc 半導体集積回路装置
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
US7045071B2 (en) * 2002-12-30 2006-05-16 Hynix Semiconductor Inc. Method for fabricating ferroelectric random access memory device
JP2004040128A (ja) * 2003-08-29 2004-02-05 Ulvac Japan Ltd 化学蒸着法による銅薄膜の形成方法
US20050206000A1 (en) * 2004-03-19 2005-09-22 Sanjeev Aggarwal Barrier for copper integrated circuits
FR2879064B1 (fr) * 2004-12-03 2007-06-01 Eastman Kodak Co Procede de diffusion de donnees multimedia vers un equipement pourvu d'un capteur d'images
KR100613388B1 (ko) * 2004-12-23 2006-08-17 동부일렉트로닉스 주식회사 다마신법을 이용한 구리 배선층을 갖는 반도체 소자 및 그형성 방법

Also Published As

Publication number Publication date
CN1973367A (zh) 2007-05-30
EP1780788A1 (en) 2007-05-02
CN100447979C (zh) 2008-12-31
US7893535B2 (en) 2011-02-22
US20080054464A1 (en) 2008-03-06
WO2006003760A1 (ja) 2006-01-12
KR20070028574A (ko) 2007-03-12
JP2006019325A (ja) 2006-01-19
TW200601410A (en) 2006-01-01
US7663239B2 (en) 2010-02-16
US20100102449A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
JP4224434B2 (ja) 半導体装置及びその製造方法
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
US7651941B2 (en) Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring
JP2005347510A (ja) 半導体装置及びその製造方法
JP4370206B2 (ja) 半導体装置及びその製造方法
US8164160B2 (en) Semiconductor device
JP3119188B2 (ja) 半導体装置
US7659626B2 (en) Semiconductor device including a barrier metal film
JP2006253666A (ja) 半導体装置およびその製造方法
US7682967B2 (en) Method of forming metal wire in semiconductor device
JPH11102911A (ja) 半導体装置及びその製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2003218201A (ja) 半導体装置およびその製造方法
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JP2006196820A (ja) 半導体装置及びその製造方法
JP2005183888A (ja) 半導体装置及び半導体装置の製造方法
JP2009033128A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081121

R150 Certificate of patent or registration of utility model

Ref document number: 4224434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees