[go: up one dir, main page]

JP3409831B2 - 半導体装置の配線構造の製造方法 - Google Patents

半導体装置の配線構造の製造方法

Info

Publication number
JP3409831B2
JP3409831B2 JP03043297A JP3043297A JP3409831B2 JP 3409831 B2 JP3409831 B2 JP 3409831B2 JP 03043297 A JP03043297 A JP 03043297A JP 3043297 A JP3043297 A JP 3043297A JP 3409831 B2 JP3409831 B2 JP 3409831B2
Authority
JP
Japan
Prior art keywords
film
forming
insulating film
ruthenium
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03043297A
Other languages
English (en)
Other versions
JPH10229084A (ja
Inventor
信義 粟屋
仁 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP03043297A priority Critical patent/JP3409831B2/ja
Publication of JPH10229084A publication Critical patent/JPH10229084A/ja
Application granted granted Critical
Publication of JP3409831B2 publication Critical patent/JP3409831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、銅を配線主材料
として用いる半導体装置の配線構造およびその製造方法
に関する。
【0002】
【従来の技術】アルミ配線を用いたシリコン半導体集積
回路において、配線遅延の回路性能への影響や、配線の
エレクトロマイグレーションによる信頼性の低下が深刻
化している。まず、配線による信号の遅延としては、配
線抵抗に起因するものがある。この解消には、電気抵抗
の低い材料を用いるようにすればよい。また、信号遅延
としては、配線容量に起因するものがある。これは、高
密度に集積された配線間における配線容量に起因する遅
延である。この配線容量の低減のためには、配線の横だ
けでなく厚さ方向の微細化が必要となる。したがって、
配線容量に起因する信号遅延を抑制しようとすると、配
線に流れる電流が増大することになり、エレクトロマイ
グレーションが起きやすい状態となる。
【0003】以上の問題点を解消するために、アルミニ
ウムに変わる配線材料として、電気抵抗が低くマイグレ
ーション耐性を有する銅が有望とされている(特開平2
−256238号公報)。ここで、銅はシリコン酸化物
中を拡散してトランジスタ素子に悪影響を与えること
や、絶縁膜との密着性が弱いことなどから、銅による配
線を形成する場合、その下地にタンタルや窒化チタンや
窒化タンタルからなる下地膜を配置し、銅の拡散を防止
し、配線と絶縁膜との密着性を向上させるようにしてい
た。
【0004】
【発明が解決しようとする課題】ところで、現在LSI
の多層配線では、層間の接続孔のアスペクト比(孔の深
さ/孔径)は年々高くなる傾向にある。したがって、微
細な径のアスペクト比の高い接続孔に配線材料を埋め込
むことになる。ところで、接続孔に前述した銅および下
地膜を埋め込む場合、スパッタリングや化学気相成長法
またはメッキ法などによる成膜技術が用いられる。しか
し、埋め込む孔が微細な径のアスペクト比となると、
以下に説明することによりスパッタリングによる成膜方
法では限界がある。
【0005】スパッタリングによる成膜では、ターゲッ
トより飛来してくる成膜材料の粒子が、成膜対象の面に
到達することでその成膜材料による膜が形成されてい
く。一方で、接続孔のアスペクト比が高くなりその径が
微細化していくと、上方から接続孔の底部を見込める角
度幅が小さくなっていく。したがって、接続孔のアスペ
クト比が高くなりその径が微細化していくと、スパッタ
リングにより飛来する粒子がその接続孔底部に到達しに
くくなる。そして、成膜粒子が接続孔底部に届かなけれ
ば、接続孔を成膜材料で埋め込むことができなくなる。
【0006】以上のことに対して、化学気相成長法また
はメッキ法では、成膜材料が孔底部に届かなくなること
が原理的に発生しないため、より高集積化した多層配線
における接続孔へは、化学気相成長法またはメッキによ
る成膜が必要になってくる。ところが、タンタルは化学
気相成長法やメッキ法で成膜することが困難である。ま
た、それらの技術でタンタル膜が形成できたとしても、
タンタルは空気中で酸化されやすいため、この上に銅配
線形成のための銅を化学気相成長法やメッキ法で成膜す
るときに、タンタル膜表面に酸化膜が形成されてしま
う。タンタルの酸化膜は絶縁体であるため、下地膜と配
線との間の層間接続の抵抗が高くなってしまう。
【0007】一方、窒化チタンや窒化タンタルは化学気
相成長法で成膜することが可能であり、空気中で酸化す
ることはない。しかし、化学気相成長法で成膜した窒化
チタンや窒化タンタルは電気抵抗が高くなってしまう。
また、窒化チタンや窒化タンタルはメッキ法により成膜
することが非常に困難である。そして、窒化チタン上に
堆積した銅の密着性は、十分な強度を持っていない。し
たがって、この発明は、以上のような問題点を解消する
ためになされたものであり、銅を配線材料として用いた
多層配線構造において、銅との密着性が高く接触抵抗の
小さい材料を下地膜とした、銅の拡散を防ぐために用い
られる膜を、より微細な径で高アスペクト比となった接
内に形成しやすくすることを目的とする。
【0008】
【課題を解決するための手段】この発明の半導体装置の
配線構造の製造方法は、まず、半導体基板上に形成され
た絶縁膜の所定位置に溝を形成した後、その絶縁膜上と
溝底部および側壁とにルテニウム,オスミウム,イリジ
ウム,もしくは,ロジウムからなる第1の膜を化学気相
成長法により形成する。ついで、第1の膜上に銅もしく
は銅合金からなる第2の膜を化学気相成長法により形成
して溝を埋め込み、第2の膜および第1の膜を、溝内に
形成された部分を残して絶縁膜表面が露出するまで削除
する。そして、その削除した後で、第1の膜および前記
第2の膜の表面に露出している部分にルテニウム,オス
ミウム,イリジウム,もしくは,ロジウムからなる第3
の膜を選択的化学気相成長法により形成するようにし
た。 以上説明したように、化学気相成長法により第1お
よび第2の膜を形成するので、溝内底部にまで第1の膜
および第2の膜が充填される。
【0009】して、この発明の半導体装置の配線構造
の製造方法は、まず、半導体基板上に形成された絶縁膜
の所定位置に溝を形成した後、その絶縁膜上と溝底部お
よび側壁とにルテニウム,オスミウム,イリジウム,も
しくは,ロジウムからなる第1の膜を無電界メッキ法に
より形成する。ついで、第1の膜上に銅もしくは銅合金
からなる第2の膜をメッキ法により形成して溝を埋め込
み、第2の膜および前記第1の膜を、溝内に形成された
部分を残して絶縁膜表面が露出するまで削除する。そし
て、その削除した後で、第1の膜および前記第2の膜の
表面に露出している部分にルテニウム,オスミウム,イ
リジウム,もしくは,ロジウムからなる第3の膜を選択
的な無電界メッキ法により形成するようにした。以上説
明したように、メッキ法により第1および第2の膜を形
成するので、溝内底部にまで第1の膜および第2の膜が
充填される。
【0010】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態1 図1は、この発明の実施の形態1における半導体装置の
配線構造の一部を示す断面図であり、基板101上には
図示していないがトランジスタ等の素子が形成され、そ
の上に層間絶縁膜102を介して、銅もしくは銅合金か
らなる配線103が形成されている。そして、この配線
103は、バリア膜104によって被覆されている。こ
れらの構成の中で、層間絶縁膜102は例えば、二酸化
珪素,三窒化珪素,リンガラス,ボロンリンガラス,ま
たは,有機系の低誘電率絶縁材料から構成すればよい。
また、配線部分は、例えばダマシン法による埋め込み配
線形成法や、配線材料を成膜した後で所定形状に加工す
るドライエッチング法などにより形成すればよい。そし
て、バリア膜104としては、ルテニウム,オスミウ
ム,イリジウム,および,ロジウムいずれかの金属を用
いるようにすればよい。
【0011】以下、この実施の形態1における配線構造
の製造方法について説明する。まず、図2(a)に示す
ように、基板201上に絶縁膜202介して第1層配線
203が形成された状態で、公知の方法(ダマシン法)
により、所定位置に接続孔205および2層配線が形成
される溝206を層間絶縁膜204に同時に形成する。
ここで、溝206は紙面に直角にのびており、また第1
層配線203と直角な関係となっている。なお、図2に
は示していないが、基板201の他の領域には、トラン
ジスタなどの素子が形成されている。
【0012】ついで、図2(b)に示すように、金属膜
207を以下に説明することにより形成する。この金属
膜207の形成は、化学気相成長法を用い、原料として
カルボニル系材料のルテニウムカルボニウム[Ru(C
O)43を用い、基板201の加熱温度は200〜40
0℃程度として行う。すなわち、ルテニウムカルボニウ
ムを加熱された基板201上に導入することで、ルテニ
ウムカルボニウムを熱分解し、層間絶縁膜204表面に
ルテニウムを析出させる。この結果、層間絶縁膜204
表面には、ルテニウムからなる金属膜207(第1の
膜)が形成されることになる。
【0013】ここで、上述では、金属膜207としてル
テニウムを用いるようにしたが、これに限るものではな
く、オスミウム,イリジウム,ロジウムを用いるように
しても同様である。この場合、化学気相成長を行うとき
のカルボニル系材として、オスミウムカルボニル[Os
(CO)5 ],イリジウムカルボニウム[Ir(CO)
3 ]もしくは[Ir(CO)4 ],ロジウムカルボニル
[Rh(CO)4]を用いるようにすればよい。また、
熱分解による化学気相成長法の原料として、シクロペン
タジニエル系の原料を用いるようにしてもよい。例え
ば、ビスシクロペンタジニエルルテニウム[Ru(C5
62]を用い、基板温度を400〜600℃とし、ル
テニウムを析出させることができる。
【0014】一方、βケトナート系化合物を化学気相成
長原料としてもよい。この場合、水素雰囲気中で基板温
度を300〜600℃として、導入した成膜原料を還元
することにより金属膜を析出堆積させて膜形成を行う。
このとき、水蒸気もしくはアルコールを添加すること
で、堆積速度を速めることができる。また、水素プラズ
マ中もしくは水素ラジカルが導入された状態で、それら
の成膜を行うようにすれば、成膜時の基板温度を100
〜200℃低下させることが可能となる。この水素還元
による化学気相成長では、例えば、ルテニウムアセチル
アセトナト[Ru(C5723],オスミウムアセチ
ルアセトナト[Os(C5723],イリジウムアセ
チルアセトナト[Ir(C5723],もしくは,ロ
ジウムアセチルアセトナト[Rh(C5723]を用
いるようにればよい。また、それらのフッ化炭素の誘
導体を、原料として用いるようにすればよい。その一例
として、ルテニウムヘキサフロロアセチルアセトナト
[Ru(C56H023]がある。
【0015】引き続き、図2(c)に示すように、銅ヘ
キサフロロアセチルアセトナトビニルトリメチルシラン
の不均化反応による化学気相成長法で、金属膜207上
に銅膜208(第2の膜)を堆積形成し、接続孔205
および溝206内をそれらで埋め込む。なお、ここでは
銅膜を形成するようにしたが、銅合金の膜を形成するよ
うにしてもよい。ついで、化学機械研磨により銅膜20
8および金属膜207の平坦部を、層間絶縁膜204の
表面が露出するまで除去する。この結果、図3(d)に
示すように、バリアメタル207aに側面および下面が
覆われた、第2層配線としての銅配線208aが形成さ
れる。
【0016】ついで、銅配線208aおよびその側面で
表面に露出しているバリアメタル207a上に、以下に
示すことにより選択的にバリアメタル207b(第3の
膜)を形成する。このバリアメタル207bの形成で
は、前述した、シクロペンタジニエル系の材料もしくは
βケトナート系の材料を用いた化学気相成長法により金
属膜を形成することで行う。すなわち、この化学気相成
長では、層間絶縁膜204の表面には金属膜が形成され
ず、銅配線208aおよびその側面で表面に露出してい
るバリアメタル207a上に選択的に金属膜が形成さ
れ、これがバリアメタル207bとなる。
【0017】なお、βケトナート系材料を用いた化学気
相成長では、その原料とともにヘキサフロロアセチルケ
トンを、反応系に同時に供給するようにすれば、それら
選択性の維持に効果的である。そして、以上示したよう
にして第2層配線を形成した後、それらの上にパシベー
ション膜を形成するようにしてもよく、場合によって
は、さらに層間絶縁膜を形成して第3層配線を形成する
ようにし、多層配線構造を構成するようにしてもよい。
【0018】実施の形態2 なお、上記実施の形態1においては、化学気相成長法に
より、バリア膜を形成するための金属膜、および、銅配
線層を形成するための銅膜を形成するようにしたが、こ
れに限るものではなく、それらをメッキ(無電界メッ
キ)により形成するようにしてもよい。この場合、図2
(a)に示すように、層間絶縁膜204の所定位置に接
20および第2層配線が形成される溝20を形
成した後、まず、以下に説明するように、層間絶縁膜2
04表面に無電界メッキの析出核となるメッキ触媒を形
成する。なお、以下ではこれらのことを「担持する」と
表現する。
【0019】この担持としては、例えば、ペンタン溶媒
にルテニウムのπ−アリル錯体が溶解している前処理液
に、メッキ対象の基板を浸漬する。ついで、その基板を
水素気流中で約100℃に加熱することで焼成し、つい
で、酸素気流中にさらすことで金属膜を形成する表面に
吸着している析出核としてのルテニウムを酸化する。以
上のことにより、前処理として、金属膜を形成する層間
絶縁膜表面に、メッキの析出核となるメッキ触媒が形成
されたことになる。
【0020】ついで、この表面が担持された基板をメッ
キ液に浸漬することで、層間絶縁膜04表面にルテニ
ウムからなる金属膜207を形成する。このメッキ液と
しては、塩化ルテニウムもしくは硫酸ルテニウムの水和
物と、塩酸ヒドラジン[N24・HCl]などの還元剤
とを溶かした水溶液を用いるようにればよい。これら
の、メッキ液組成およびメッキ条件は、公知の金属メッ
キ法を用いるようにすればよい。そして、この金属膜2
07が形成された表面に、やはり、公知の銅メッキ法に
より銅膜208を形成すればよい。なお、銅のメッキと
しては無電界メッキの他に、電界メッキを用いるように
してもよい。
【0021】以上説明したことにより、前述した実施の
形態1における化学気相成長法と同様に、金属膜207
および銅膜208の形成が行える。なお、ここでは、金
属膜としてルテニウムを形成するようにしたが、これに
限るものではなく、オスミウム,イリジウム,もしく
は,ロジウムの塩化物もしくは硫化物の水和物によるメ
ッキ液を用いてそれらの金属膜をメッキするようにして
もよい。また、担持材料としてルテニウムのπ−アリル
錯体を用いるようにしたが、これに限るものではなく、
有機溶媒に可溶な他の有機金属錯体を用いるようにして
もよい。また、有機溶媒としてペンタンを用いるように
したが、他の有機溶媒を用いるようにしてもよい。な
お、この場合、常温で揮発性を有するものが好ましい。
【0022】この後、前述した実施の形態1と同様に、
化学機械研磨により銅膜208および金属膜207の平
坦部を、層間絶縁膜204の表面が露出するまで除去す
る。この結果、図3(d)に示すように、バリアメタル
207aに側面および下面が覆われた、第2層配線とし
ての銅配線208aが形成される。そして、銅配線20
8aおよびその側面で表面に露出しているバリアメタル
207a上に、以下に示すことにより選択的にバリアメ
タル207bを形成する。このバリアメタル207bの
形成では、前述した、担持することなく、基板201を
メッキ液に浸漬することで行う。ここでは、銅配線20
8aおよびその側面で表面に露出しているバリアメタル
207aの表面は金属が露出していることになるので、
前述したメッキ液にその表面がふれることで、そこには
ルテニウムがメッキされる。しかし、ここでは担持され
ていないので、層間絶縁膜204の露出している表面に
はメッキがされない。
【0023】なお、このバリアメタル207bは、ルテ
ニウムをメッキすることで形成するようにしたが、これ
に限るものではなく、バリアメタル207aと同様に、
オスミウム,イリジウム,ロジウムをメッキするように
してもよいことはいうまでもない。そして、以上示した
ようにして第2層配線を形成した後、それらの上にパシ
ベーション膜を形成するようにしてもよく、場合によっ
ては、さらに層間絶縁膜を形成して第3層配線を形成す
るようにし、多層配線構造を構成するようにしてもよ
い。
【0024】実施の形態3 ところで、上記実施の形態1,2においては、銅配線の
バリア膜としてルテニウム,オスミウム,イリジウム,
もしくは,ロジウムからなる金属を用いるようにした
が、これらに限るものではなく、それらの酸化物を用い
るようにしてもよい。このように、それら金属の酸化物
を下地膜として用いる場合、それら金属の酸化物からな
る膜は、化学気相成長法を用いて成膜すればよい。この
場合、原料は実施の形態1において掲げたものを用いる
ようにすればよい。ただし、成膜雰囲気に酸素を同時に
導入する。このことにより、金属酸化膜の形成が可能と
なる。ここで、酸化物の成膜をより効率よく行うために
は、高周波放電などにより酸素のプラズマを生成させた
状態とすればよい。この酸素プラズマを用いて金属酸化
物の成膜を行うようにすれば、成膜時の基板温度を低下
させることができる。
【0025】実施の形態4 ところで、上述では、銅配線の側面および底面にバリア
膜を配置するようにしたが、これに限るものではなく、
図4に示すように、バリア膜104と層間絶縁膜102
との間に、タンタルまたはチタンもしくは窒化チタンか
らなる分離膜105を設けるようにしてもよい。なお、
図4中において、他の符号は図1と同様である。また、
バリア膜104に酸化膜を用いる場合、分離膜105と
してルテニウム,オスミウム,イリジウム,ロジウム,
または、タンタル,チタン,もしくは,窒化チタンを用
いるようにしてもよい。
【0026】
【発明の効果】以上説明したように、この発明では、半
導体基板上に絶縁膜を介して形成された銅もしくは銅合
金からなる配線層と、その配線層を覆うように形成され
たルテニウム,オスミウム,イリジウム,もしくは,ロ
ジウム、または、それらの酸化物からなるバリア膜とを
備える配線構造を、次に示すようにして製造するように
した。すなわち、まず、半導体基板上に形成された絶縁
膜の所定位置に溝を形成した後、その絶縁膜上と溝底部
および側壁とにルテニウム,オスミウム,イリジウム,
もしくは,ロジウムからなる第1の膜を化学気相成長法
もしくは無電界メッキ法により形成する。ついで、第1
の膜上に銅もしくは銅合金からなる第2の膜を化学気相
成長法もしくはメッキ法により形成して溝を埋め込み、
第2の膜および第1の膜を、溝内に形成された部分を残
して絶縁膜表面が露出するまで削除する。そして、その
削除した後で、第1の膜および前記第2の膜の表面に露
出している部分にルテニウム,オスミウム,イリジウ
ム,もしくは,ロジウムからなる第3の膜を選択的化学
気相成長法や選択的な無電界メッキ法により形成するよ
うにした。
【0027】以上示したことにより、この発明の半導体
装置の配線構造では、配線層と絶縁膜とはバリア膜で分
離され、配線層から絶縁膜銅が拡散することがない。
加えて、それらの構造を形成する上で、金属膜の形成を
化学気相成長法もしくはメッキ法により行うようにした
ので、たとえ微細で深い溝であっても、溝底部にまでバ
リア膜は形成され、そして、その溝を埋めるように配線
層が形成される。また、バリア膜はルテニウム,オスミ
ウム,イリジウム,もしくは,ロジウム、または、それ
らの酸化物から構成するようにしたので、配線層と絶縁
膜との間の密着性を向上させることが可能となる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1における半導体装置
の配線構造の一部を示す断面図である。
【図2】 この発明の配線構造の製造方法を説明する断
面図である。
【図3】 図2に続く、この発明の配線構造の製造方法
を説明する断面図である。
【図4】 この発明の実施の形態4における半導体装置
の配線構造の一部を示す断面図である。
【符号の説明】
101…基板、102…層間絶縁膜、103…配線、1
04…バリア膜、105…分離膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−316233(JP,A) 特開 平4−343455(JP,A) 特開 平8−222569(JP,A) 特開 平5−218035(JP,A) 特開 平6−140393(JP,A) 特開 平8−264538(JP,A) 特開 昭62−207868(JP,A) 特開 平4−218919(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に絶縁膜を形成する工程
    と、 前記絶縁膜の所定位置に溝を形成する工程と、 前記絶縁膜上と前記溝底部および側壁とにルテニウム,
    オスミウム,イリジウム,もしくは,ロジウムからなる
    第1の膜を化学気相成長法により形成する工程と、 前記第1の膜上に銅もしくは銅合金からなる第2の膜を
    化学気相成長法により形成して前記溝を埋め込む工程
    と、 前記第2の膜および前記第1の膜を、前記溝内に形成さ
    れた部分を残し、前記絶縁膜表面が露出するまで削除す
    る工程と、 前記削除する工程の後で、前記第1の膜および前記第2
    の膜の表面に露出している部分にルテニウム,オスミウ
    ム,イリジウム,もしくは,ロジウムからなる第3の膜
    を選択的化学気相成長法により形成する工程と を少なく
    とも 備えたことを特徴とする半導体装置の配線構造の製
    造方法
  2. 【請求項2】 半導体基板上に絶縁膜を形成する工程
    と、 前記絶縁膜の所定位置に溝を形成する工程と、 前記絶縁膜上と前記溝底部および側壁とに、ルテニウム
    の酸化物,オスミウムの酸化物,イリジウムの酸化物,
    もしくは,ロジウムの酸化物からなる第1の膜を化学気
    相成長法により形成する工程と、 前記第1の膜上に銅もしくは銅合金からなる第2の膜を
    化学気相成長法により形成して前記溝を埋め込む工程
    と、 前記第2の膜および前記第1の膜を、前記溝内に形成さ
    れた部分を残し、前記絶縁膜表面が露出するまで削除す
    る工程と、 前記削除する工程の後で、前記第1の膜および前記第2
    の膜の表面に露出している部分にルテニウム,オスミウ
    ム,イリジウム,もしくは,ロジウムの酸化物からなる
    第3の膜を選択的化学気相成長法により形成する工程と
    を少なくとも 備えたことを特徴とする半導体装置の配線
    構造の製造方法
  3. 【請求項3】 半導体基板上に絶縁膜を形成する工程
    と、 前記絶縁膜の所定位置に溝を形成する工程と、 前記絶縁膜上と前記溝底部および側壁とにルテニウム,
    オスミウム,イリジウム,もしくは,ロジウムからなる
    第1の膜を無電界メッキ法により形成する工程と、 前記第1の膜上に銅もしくは銅合金からなる第2の膜を
    メッキ法により形成して前記溝を埋め込む工程と、 前記第2の膜および前記第1の膜を、前記溝内に形成さ
    れた部分を残し、前記絶縁膜表面が露出するまで削除す
    る工程と、 前記削除する工程の後で、前記第1の膜および前記第2
    の膜の表面に露出している部分にルテニウム,オスミウ
    ム,イリジウム,もしくは,ロジウムからなる第3の膜
    を選択的な無電界メッキ法により形成する工程と を少な
    くとも 備えたことを特徴とする半導体装置の配線構造
    製造方法
  4. 【請求項4】 請求項記載の半導体装置の配線構造
    製造方法において、 前記第1の膜は、ルテニウム,オスミウム,イリジウ
    ム,もしくは,ロジウムのカルボニル化合物,βケトナ
    ート化合物,または,シクロペンタジニエル化合物を原
    料とした化学気相成長法により形成し、 前記第2の膜は、銅または銅を主成分とするβケトナー
    ト化合物を原料とした化学気相成長法により形成する
    とを特徴とする半導体装置の配線構造の製造方法
  5. 【請求項5】 請求項2記載の半導体装置の配線構造の
    製造方法において、 前記第1の膜は、ルテニウム,オスミウム,イリジウ
    ム,もしくは,ロジウムのカルボニル化合物,βケトナ
    ート化合物,または,シクロペンタジニエル化合物を原
    料とした酸化性雰囲気における化学気相成長法により形
    成し、 前記第2の膜は、銅または銅を主成分とするβケトナー
    ト化合物を原料とした化学気相成長法により形成する
    とを特徴とする半導体装置の配線構造の製造方法。
  6. 【請求項6】 請求項3記載の半導体装置の配線構造の
    製造方法において、 前記第1の膜は、前記絶縁膜表面にルテニウム,オスミ
    ウム,イリジウム,もしくは,ロジウム,またはそれら
    の酸化物からなる触媒核を担持したあと、無電界メッキ
    法により形成し、 前記第2の膜は、無電界メッキ法もしくは電界メッキ法
    により形成する ことを特徴とする半導体装置の配線構造
    の製造方法。
JP03043297A 1997-02-14 1997-02-14 半導体装置の配線構造の製造方法 Expired - Lifetime JP3409831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03043297A JP3409831B2 (ja) 1997-02-14 1997-02-14 半導体装置の配線構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03043297A JP3409831B2 (ja) 1997-02-14 1997-02-14 半導体装置の配線構造の製造方法

Publications (2)

Publication Number Publication Date
JPH10229084A JPH10229084A (ja) 1998-08-25
JP3409831B2 true JP3409831B2 (ja) 2003-05-26

Family

ID=12303794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03043297A Expired - Lifetime JP3409831B2 (ja) 1997-02-14 1997-02-14 半導体装置の配線構造の製造方法

Country Status (1)

Country Link
JP (1) JP3409831B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663239B2 (en) 2004-06-30 2010-02-16 Panasonic Corporation Semiconductor device and method for fabricating the same

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404649B1 (ko) 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
JP2004048066A (ja) * 1998-02-23 2004-02-12 Hitachi Ltd 半導体装置およびその製造方法
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
JP4221100B2 (ja) * 1999-01-13 2009-02-12 エルピーダメモリ株式会社 半導体装置
JP4322347B2 (ja) * 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
TW473812B (en) 1999-06-01 2002-01-21 Tokyo Electron Ltd Method of manufacturing semiconductor device and manufacturing apparatus
JP2001319928A (ja) 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6501180B1 (en) * 2000-07-19 2002-12-31 National Semiconductor Corporation Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
JP2006339665A (ja) * 2000-10-12 2006-12-14 Ebara Corp 半導体基板製造装置
JP3820975B2 (ja) * 2001-12-12 2006-09-13 ソニー株式会社 半導体装置及びその製造方法
US6832478B2 (en) * 2003-04-09 2004-12-21 Medtronic, Inc. Shape memory alloy actuators
US20050274621A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Method of barrier layer surface treatment to enable direct copper plating on barrier metal
JP2005129745A (ja) * 2003-10-24 2005-05-19 Sony Corp 半導体装置
JP2005347511A (ja) 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7119018B2 (en) * 2004-07-09 2006-10-10 International Buisness Machines Corporation Copper conductor
KR100602120B1 (ko) 2004-09-17 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US20060121307A1 (en) * 2004-10-22 2006-06-08 Tokyo Electron Limited Film deposition method
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
US7215006B2 (en) * 2005-10-07 2007-05-08 International Business Machines Corporation Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement
US20070117377A1 (en) * 2005-11-23 2007-05-24 Chih-Chao Yang Conductor-dielectric structure and method for fabricating
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
JP5119618B2 (ja) * 2006-07-20 2013-01-16 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
JP5154789B2 (ja) * 2006-12-21 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置並びに半導体装置の製造方法
US8183153B2 (en) 2007-09-03 2012-05-22 Ulvac, Inc. Method for manufacturing semiconductor device
JP5323425B2 (ja) * 2007-09-03 2013-10-23 株式会社アルバック 半導体装置の製造方法
JP4836092B2 (ja) 2008-03-19 2011-12-14 国立大学法人東北大学 半導体装置の形成方法
JP5417754B2 (ja) * 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
JP2010189693A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd Cu膜の成膜方法および記憶媒体
JP5384269B2 (ja) * 2009-09-18 2014-01-08 東京エレクトロン株式会社 Cu配線の形成方法
JP6591848B2 (ja) * 2015-09-30 2019-10-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663239B2 (en) 2004-06-30 2010-02-16 Panasonic Corporation Semiconductor device and method for fabricating the same
US7893535B2 (en) 2004-06-30 2011-02-22 Panasonic Corporation Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
JPH10229084A (ja) 1998-08-25

Similar Documents

Publication Publication Date Title
JP3409831B2 (ja) 半導体装置の配線構造の製造方法
US5527739A (en) Process for fabricating a semiconductor device having an improved metal interconnect structure
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US7960274B2 (en) Structure and method for creating reliable via contacts for interconnect applications
US7694413B2 (en) Method of making a bottomless via
US7737028B2 (en) Selective ruthenium deposition on copper materials
US6133147A (en) Process for selective metal deposition in holes of semiconductor device
US20040004288A1 (en) Semiconductor device and manufacturing method of the same
US20080128907A1 (en) Semiconductor structure with liner
US7799681B2 (en) Method for forming a ruthenium metal cap layer
JP2002075994A (ja) 半導体装置及びその製造方法
JP2003017496A (ja) 半導体装置及びその製造方法
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
US7666782B2 (en) Wire structure and forming method of the same
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
US7365011B2 (en) Catalytic nucleation monolayer for metal seed layers
JP3133842B2 (ja) 多層配線構造の製造方法
US20090236744A1 (en) Semiconductor device and method of producing the same
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
JP2001319930A (ja) 半導体装置の製造方法
JP2001127153A (ja) 半導体装置およびその製法
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
US6117758A (en) Etch removal of aluminum islands during manufacture of semiconductor device wiring layer

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130320

Year of fee payment: 10