JPH0194690A - 埋め込み型半導体レーザ素子の製造方法 - Google Patents
埋め込み型半導体レーザ素子の製造方法Info
- Publication number
- JPH0194690A JPH0194690A JP25219587A JP25219587A JPH0194690A JP H0194690 A JPH0194690 A JP H0194690A JP 25219587 A JP25219587 A JP 25219587A JP 25219587 A JP25219587 A JP 25219587A JP H0194690 A JPH0194690 A JP H0194690A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- semiconductor laser
- buried
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 abstract description 17
- 230000000903 blocking effect Effects 0.000 abstract description 8
- 238000001312 dry etching Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000010884 ion-beam technique Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000002407 reforming Methods 0.000 abstract 1
- 238000005253 cladding Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、埋め込み型半導体レーザ素子の製造方法に関
するものである。
するものである。
埋め込み型半導体レーザ素子に必要なダブルヘテロ接合
の結晶成長方法としては、液相成長（ＬＰＥ）法、気相
成長（ＶＰＥ）法および分子線成長（ＭＢＥ）法がある
。これらの方法のなかで、有機金属気相成長（ＭＯＣＶ
Ｄ）法は量産性に優れ、膜厚および組成の制御性に優れ
ているため注目されている結晶成長法である。このＭＯ
ＣＶＤ法を用いた埋め込み型半導体レーザ素子の製造工
程は、例えば第２図（ａ）〜（Ｃ）に示すように、ｎ型
■ｎＰ基板（１）上にｎ型１ｎＰクラッド層（２）を形
成し、該クラッド層の上にノンドープＧａｒｎＡｓＰ活
性層（３）を形成し、該活性層上にＰ型ＩｎＰクラッド
層（４）層を形成する１次に前記ｐ型１ｎＰクラッド層
上に３４０ｇ膜（５）を形成した後、ウェットエツチン
グ法によりメサエッチングを行いストライプ領域以外を
除去し、その部分に再度Ｐ型１ｎＰ電流阻止層（６）と
ｎ型！ｎＰ電流阻止層（７）を形成し、最後にｐ型Ｇａ
１ｎＡｓＰコンタクト層（８）を形成する。この構造で
は、活性層（３）は活性層よりも屈折率の小さなＩ ｎ
Ｐ’層（６）、（７）により埋め込まれているため、
横モードの制御が可能であり、電流の閉じ込めはＩｎＰ
層（６）、（７）のｐｎ接合の逆バイアス特性を利用し
て実現しており、低閾値電流が可能になっている。
の結晶成長方法としては、液相成長（ＬＰＥ）法、気相
成長（ＶＰＥ）法および分子線成長（ＭＢＥ）法がある
。これらの方法のなかで、有機金属気相成長（ＭＯＣＶ
Ｄ）法は量産性に優れ、膜厚および組成の制御性に優れ
ているため注目されている結晶成長法である。このＭＯ
ＣＶＤ法を用いた埋め込み型半導体レーザ素子の製造工
程は、例えば第２図（ａ）〜（Ｃ）に示すように、ｎ型
■ｎＰ基板（１）上にｎ型１ｎＰクラッド層（２）を形
成し、該クラッド層の上にノンドープＧａｒｎＡｓＰ活
性層（３）を形成し、該活性層上にＰ型ＩｎＰクラッド
層（４）層を形成する１次に前記ｐ型１ｎＰクラッド層
上に３４０ｇ膜（５）を形成した後、ウェットエツチン
グ法によりメサエッチングを行いストライプ領域以外を
除去し、その部分に再度Ｐ型１ｎＰ電流阻止層（６）と
ｎ型！ｎＰ電流阻止層（７）を形成し、最後にｐ型Ｇａ
１ｎＡｓＰコンタクト層（８）を形成する。この構造で
は、活性層（３）は活性層よりも屈折率の小さなＩ ｎ
Ｐ’層（６）、（７）により埋め込まれているため、
横モードの制御が可能であり、電流の閉じ込めはＩｎＰ
層（６）、（７）のｐｎ接合の逆バイアス特性を利用し
て実現しており、低閾値電流が可能になっている。
〔従来技術の問題点］
しかしながら、ウェットエツチング法によりメサエッチ
ングを行っているため、次のような問題点がある。即ち
、活性層の巾を再現性よく制御することが困難であるこ
と、選択エツチングを行う際に特定の結晶面にエツチン
グが進むため、メサ側面に凹凸を生じ活性層付近の結晶
性の悪化を招くこと、更に、ＳｉＯオ膜と半導体層との
密着性が悪い場合、サイドエツチングが生じ、埋め込み
層を成長する際に空間部が形成されるなどの問題を生ず
る６本発明は以上のような点にかんがみてなされたもの
で、その目的とするところは、狭い活性層中を再現性よ
く実現し、良好な埋め込み層を有する埋め込み型半導体
レーザ素子の製造方法を提供することにある。
ングを行っているため、次のような問題点がある。即ち
、活性層の巾を再現性よく制御することが困難であるこ
と、選択エツチングを行う際に特定の結晶面にエツチン
グが進むため、メサ側面に凹凸を生じ活性層付近の結晶
性の悪化を招くこと、更に、ＳｉＯオ膜と半導体層との
密着性が悪い場合、サイドエツチングが生じ、埋め込み
層を成長する際に空間部が形成されるなどの問題を生ず
る６本発明は以上のような点にかんがみてなされたもの
で、その目的とするところは、狭い活性層中を再現性よ
く実現し、良好な埋め込み層を有する埋め込み型半導体
レーザ素子の製造方法を提供することにある。
〔問題点を解決するための手段とその作用〕上記目的を
達成するために本発明によれば、活性層を含むダブルヘ
テロ接合部をメサ形状にし、該ダブルヘテロ接合部を前
記活性層よりも屈折率の小さな半導体の埋め込み層で埋
め込む埋め込み型半導体レーザ素子の製造方法において
、前記メサ形状をドライエツチングにより略垂直形成す
ることを特徴とする埋め込み型半導体レーザ素子の製造
方法が提供される。
達成するために本発明によれば、活性層を含むダブルヘ
テロ接合部をメサ形状にし、該ダブルヘテロ接合部を前
記活性層よりも屈折率の小さな半導体の埋め込み層で埋
め込む埋め込み型半導体レーザ素子の製造方法において
、前記メサ形状をドライエツチングにより略垂直形成す
ることを特徴とする埋め込み型半導体レーザ素子の製造
方法が提供される。
ドライエツチングでは、活性層の巾を精度よく制御する
ことが可能である。ウェットエツチングでは、エツチン
グが等方的であれば、深さと同じ寸法だけレジスト膜の
下側にもエツチングが進むサイドエツチングが生じ、ま
た薬品による材料や結晶面の選択性も高い。しかしなが
ら、ドライエツチングを用いると、選択性がなくなり、
ＩｎＰおよびＧａ１ｎＡｓＰについて等速エツチングが
可能となり、ヘテロ界面において段差のない垂直側壁が
得られる。
ことが可能である。ウェットエツチングでは、エツチン
グが等方的であれば、深さと同じ寸法だけレジスト膜の
下側にもエツチングが進むサイドエツチングが生じ、ま
た薬品による材料や結晶面の選択性も高い。しかしなが
ら、ドライエツチングを用いると、選択性がなくなり、
ＩｎＰおよびＧａ１ｎＡｓＰについて等速エツチングが
可能となり、ヘテロ界面において段差のない垂直側壁が
得られる。
以下図面に示した実施例に基づいて本発明を説明する。
第１図（ａ）〜（ｅ）は、本発明にかかる製造方法によ
る埋め込み型半導体レーザ素子の要部断面を工程順に示
した図である。
る埋め込み型半導体レーザ素子の要部断面を工程順に示
した図である。
次に、この製造方法を図面に従い工程順に説明すると、
（１）ｎ型１ｎＰ基板（１１）上に、第１図のＭＯＣＶ
Ｄ法による結晶成長により、ｎ型１ｎＰクラッド層Ｑ２
１、波長１．３層ｍの発光に相当する組成のＧａｊｎＡ
ｓＰ活性層側、Ｐ型１ｎＰクラッド層（＋４１を連続成
長させる。（第１図（ａ）） （２）ホトリソグラフィおよびＣＦ、ガスによる反応性
イオンエツチング（ＲＩ Ｂ）により、巾１．５μ程度
の２層をレジスト（ホトレジスト側、ＳｔＯ□膜０！０
）パターンを形成する。（第１図（ｂ））（３） ＣＩ
！、！ガスを用いた反応性イオンビームエツチング（Ｒ
ＩＢＥ）により、２層レジストをマスクとして、ｎ型１
ｎＰクラツドＩ’ＩＱ２１までエツチングする。このと
き、ウェハをその垂線とイオンビームとの成す角が２１
°となる様に傾斜させて設置し、ウェハを回転させなが
らエツチングをすることにより、略垂直なエツチング面
を得ることができる。（第１図（Ｃ）） （４）エツチングを終えたウェハをアッシングすること
により、最上層のホトレジストマスク側を剥離する。
Ｄ法による結晶成長により、ｎ型１ｎＰクラッド層Ｑ２
１、波長１．３層ｍの発光に相当する組成のＧａｊｎＡ
ｓＰ活性層側、Ｐ型１ｎＰクラッド層（＋４１を連続成
長させる。（第１図（ａ）） （２）ホトリソグラフィおよびＣＦ、ガスによる反応性
イオンエツチング（ＲＩ Ｂ）により、巾１．５μ程度
の２層をレジスト（ホトレジスト側、ＳｔＯ□膜０！０
）パターンを形成する。（第１図（ｂ））（３） ＣＩ
！、！ガスを用いた反応性イオンビームエツチング（Ｒ
ＩＢＥ）により、２層レジストをマスクとして、ｎ型１
ｎＰクラツドＩ’ＩＱ２１までエツチングする。このと
き、ウェハをその垂線とイオンビームとの成す角が２１
°となる様に傾斜させて設置し、ウェハを回転させなが
らエツチングをすることにより、略垂直なエツチング面
を得ることができる。（第１図（Ｃ）） （４）エツチングを終えたウェハをアッシングすること
により、最上層のホトレジストマスク側を剥離する。
（５）ウェハを洗浄した後、Ｓｉｎ、マスク０９を選択
成長用のマスクとして、減圧ＭＯＣＶＤ法（７６Ｔｏｒ
ｒ ）により、ｐ型ＩｎＰ電流阻止層（１６）、 ｎ型
ＩｎＰ電流阻止層０ηを成長させる。このとき、ＳｔＯ
□のメサストライプ上には結晶成長がおこらない、（第
１図（ｄ）） （６） Ｓ ｉ Ｏｚ膜を剥離した後、第３回目の結晶
成長により、ｐ型１ｎＰクラッドＮ０４、ｐ型ＧａＩｎ
ＡｓＰコンタクト層０９）を成長させる。第３回目の結
晶成長を終えると、ウェハ表面はほぼ平坦になる。（第
１図（ｅ）） （７）電極を形成した後、チップに切断する。
成長用のマスクとして、減圧ＭＯＣＶＤ法（７６Ｔｏｒ
ｒ ）により、ｐ型ＩｎＰ電流阻止層（１６）、 ｎ型
ＩｎＰ電流阻止層０ηを成長させる。このとき、ＳｔＯ
□のメサストライプ上には結晶成長がおこらない、（第
１図（ｄ）） （６） Ｓ ｉ Ｏｚ膜を剥離した後、第３回目の結晶
成長により、ｐ型１ｎＰクラッドＮ０４、ｐ型ＧａＩｎ
ＡｓＰコンタクト層０９）を成長させる。第３回目の結
晶成長を終えると、ウェハ表面はほぼ平坦になる。（第
１図（ｅ）） （７）電極を形成した後、チップに切断する。
なお、本発明による埋め込み型半導体レーザ素子の製造
方法体上記実施例に限定されることなく、ＲＩＢＥ法の
かわりにＲＩＥＩ法によりメサエッチングを行ってもよ
く、エツチングガスとしてＣ２７ガスのかわりに、Ｃ２
：ガスにＡｒ等のガスを添加したものを用いてもよく、
またエッチングマスクとしてホトレジスト／ＳｉＯ□の
組み合せのかわりにＴｉＯ，／ＳｉＯ，の組み合せを用
いてもよい、活性層の発光波長についても１．３−に限
定することなく、１．１〜１．６Ｉ１ｇＡの所望の″発
光波長を選択することができる。
方法体上記実施例に限定されることなく、ＲＩＢＥ法の
かわりにＲＩＥＩ法によりメサエッチングを行ってもよ
く、エツチングガスとしてＣ２７ガスのかわりに、Ｃ２
：ガスにＡｒ等のガスを添加したものを用いてもよく、
またエッチングマスクとしてホトレジスト／ＳｉＯ□の
組み合せのかわりにＴｉＯ，／ＳｉＯ，の組み合せを用
いてもよい、活性層の発光波長についても１．３−に限
定することなく、１．１〜１．６Ｉ１ｇＡの所望の″発
光波長を選択することができる。
以上説明したように本発明によれば、メサ形状をドライ
エツチングにより形成しているため、活性層中を精度よ
く制御することができ、また、サイドエツチングを避け
ることができ、従って、良好な埋め込み層を得ることが
できるという優れた効果かあ、る。
エツチングにより形成しているため、活性層中を精度よ
く制御することができ、また、サイドエツチングを避け
ることができ、従って、良好な埋め込み層を得ることが
できるという優れた効果かあ、る。
第１図（ａ）〜（ｅ）はそれぞれ本発明にかかる製造法
による埋め込み型半導体レーザ素子の要部を工程順に示
した断面図であり、第２図（ａ）〜（Ｃ）はそれぞれ従
来の製造法による埋め込み型半導体レーザ素子の要部を
工程順に示した断面図である。 １．１１・＝ｎ型１ｎＰ基板、 ２．１２・ｎ型ＩｎＰ
クラッド層、 ３．１３・・・Ｇａ Ｉ ｎＡｓ Ｐ活
性層、４．１４・Ｐ型ＩｎＰクラッド層、 ５ 、１５
− Ｓ ｉＯ□膜、 ６．１６−ｐ型１ｎＰ電流阻止層
、 ７゜１７−ｎ型１ｎＰ電流阻止層、 ８．１９・ｐ
型ＧａＩｎＡｓＰコンタクト層、 １８・・・ホトレジ
スト。
による埋め込み型半導体レーザ素子の要部を工程順に示
した断面図であり、第２図（ａ）〜（Ｃ）はそれぞれ従
来の製造法による埋め込み型半導体レーザ素子の要部を
工程順に示した断面図である。 １．１１・＝ｎ型１ｎＰ基板、 ２．１２・ｎ型ＩｎＰ
クラッド層、 ３．１３・・・Ｇａ Ｉ ｎＡｓ Ｐ活
性層、４．１４・Ｐ型ＩｎＰクラッド層、 ５ 、１５
− Ｓ ｉＯ□膜、 ６．１６−ｐ型１ｎＰ電流阻止層
、 ７゜１７−ｎ型１ｎＰ電流阻止層、 ８．１９・ｐ
型ＧａＩｎＡｓＰコンタクト層、 １８・・・ホトレジ
スト。
Claims (1)
- 活性層を含むダブルヘテロ接合部をメサ形状にし、該
ダブルヘテロ接合部を前記活性層よりも屈折率の小さな
半導体の埋め込み層で埋め込む埋め込み型半導体レーザ
素子の製造方法において、前記メサ形状をドライエッチ
ングにより略垂直メサに形成することを特徴とする埋め
込み型半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25219587A JPH0194690A (ja) | 1987-10-06 | 1987-10-06 | 埋め込み型半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25219587A JPH0194690A (ja) | 1987-10-06 | 1987-10-06 | 埋め込み型半導体レーザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194690A true JPH0194690A (ja) | 1989-04-13 |
Family
ID=17233826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25219587A Pending JPH0194690A (ja) | 1987-10-06 | 1987-10-06 | 埋め込み型半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194690A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673330A1 (fr) * | 1991-02-26 | 1992-08-28 | France Telecom | Procede de realisation d'un laser a semiconducteur a ruban enterre, utilisant une gravure seche pour former ce ruban, et laser obtenu par ce procede. |
| JPH0846282A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 半導体レーザ装置の製造方法 |
| JP2004363287A (ja) * | 2003-06-04 | 2004-12-24 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法 |
| JP2010151318A (ja) * | 2010-02-22 | 2010-07-08 | Toa Kokyu Pipe Fitting & Valve Mfg Co Ltd | 管継手 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154984A (en) * | 1978-05-12 | 1979-12-06 | Nec Corp | Semiconductor laser device and its manufacture |
| JPS58143596A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 化合物半導体装置の製造方法 |
| JPS61288481A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 半導体発光装置の製造方法 |
-
1987
- 1987-10-06 JP JP25219587A patent/JPH0194690A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154984A (en) * | 1978-05-12 | 1979-12-06 | Nec Corp | Semiconductor laser device and its manufacture |
| JPS58143596A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 化合物半導体装置の製造方法 |
| JPS61288481A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 半導体発光装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673330A1 (fr) * | 1991-02-26 | 1992-08-28 | France Telecom | Procede de realisation d'un laser a semiconducteur a ruban enterre, utilisant une gravure seche pour former ce ruban, et laser obtenu par ce procede. |
| US5304283A (en) * | 1991-02-26 | 1994-04-19 | France Telecom Etablissment Autonome De Droit Public | Process for producing a buried stripe semiconductor laser using dry etching for forming said stripe and laser obtained by this process |
| JPH0846282A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 半導体レーザ装置の製造方法 |
| JP2004363287A (ja) * | 2003-06-04 | 2004-12-24 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法 |
| JP2010151318A (ja) * | 2010-02-22 | 2010-07-08 | Toa Kokyu Pipe Fitting & Valve Mfg Co Ltd | 管継手 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP5605102B2 (ja) | 半導体レーザ素子の製造方法 | |
| US4980314A (en) | Vapor processing of a substrate | |
| JPH0864907A (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH0552676B2 (ja) | ||
| JPH0194688A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JPH01209777A (ja) | 半導体レーザ素子の製作方法 | |
| JPH07307528A (ja) | 青色半導体発光素子の作製方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JPH06283816A (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS6361793B2 (ja) | ||
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| JPH0521891A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH01305586A (ja) | 半導体レーザ素子の製造方法 | |
| JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6281782A (ja) | 半導体発光装置 | |
| JPH03101285A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0575203A (ja) | 半導体レーザの製造方法 | |
| JPH0276284A (ja) | 半導体レーザ製造方法 |