JP5605102B2

JP5605102B2 - 半導体レーザ素子の製造方法

Info

Publication number: JP5605102B2
Application number: JP2010200263A
Authority: JP
Inventors: 幸洋辻
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2010-09-07
Filing date: 2010-09-07
Publication date: 2014-10-15
Anticipated expiration: 2030-09-07
Also published as: US20120058581A1; US8501511B2; JP2012059842A

Description

本発明は、半導体レーザ素子の製造方法に関するものである。

特許文献１には、周期的な回折格子を備えるＤＦＢ型の半導体レーザ素子が開示されている。この文献に記載された半導体レーザ素子の製造方法では、まずＧａＡｓ基板上に活性層およびガイド層を成長させ、ＳｉＯ_２膜からなるアライメントマークをガイド層上に形成する。次に、アライメントマークを参照しながらガイド層上の所定位置に回折格子のためのマスクパターンを形成し、該マスクパターンを用いてガイド層をエッチングすることにより回折格子を形成する。その後、この回折格子の上にクラッド層を成長させて、回折格子を埋め込む。このとき、アライメントマークもクラッド層によって埋め込まれる。そして、この文献には、ＳｉＯ_２からなるアライメントマーク上には結晶が成長しないので、クラッド層を成長した後においてもアライメントマークを観察可能であると記載されている。

特開平８−２５５９４９号公報

回折格子を有する半導体レーザ素子を製造する際、レーザ共振器の導波路構造（メサストライプ構造やリッジ構造）と回折格子との位置決めのために、アライメントマークを形成しておく。アライメントマークは、上述した特許文献１のようにＳｉＯ_２膜によって作製されるほか、例えば半導体層の表面に所定の平面形状の凹部を形成することによって実現できる。しかし、半導体層の表面の凹部によってアライメントマークを実現する場合、その後の再成長工程（典型的には、回折格子を埋め込む工程）においてアライメントマークが埋もれてしまい、また、導波路構造のためのエッチングの際にアライメントマークが削れてしまうので、その後、導波路構造を形成するときにアライメントマークを認識することが困難となる。

本発明は、このような問題点に鑑みてなされたものであり、導波路構造を形成する際に、アライメントマークを正確に認識することが可能な半導体レーザ素子の製造方法を提供することを目的とする。

上述した課題を解決するために、本発明による半導体レーザ素子の製造方法は、回折格子を有する半導体レーザ素子を製造する方法であって、活性層、第１のＩｎＰ層、及び回折格子層を半導体基板上に順次成長させる第１の成長工程と、半導体レーザ素子となる半導体基板の領域の外部に、回折格子に対する位置合わせ用のアライメントマークを、第１のＩｎＰ層の厚さ方向の中途までの深さを有する凹部として形成するアライメントマーク形成工程と、アライメントマークを覆い且つ回折格子のパターンを有する第１のエッチングマスクを形成するマスク形成工程と、第１のエッチングマスクを介して回折格子層をエッチングすることにより、回折格子を回折格子層に形成する回折格子形成工程と、第１のエッチングマスクを除去したのち、第２のＩｎＰ層を成長させて回折格子層及びアライメントマークを埋め込む第２の成長工程と、半導体レーザ素子となる半導体基板の領域上に第２のエッチングマスクを形成したのち、該第２のエッチングマスクを介して第２のＩｎＰ層をエッチングすることにより、第２のＩｎＰ層のうちアライメントマーク上に形成された部分を除去するアライメントマーク掘り出し工程と、アライメントマークを位置決めの基準に用いて、半導体レーザ素子となる半導体基板の領域に、回折格子を含む導波路構造を形成する導波路形成工程とを含み、第２の成長工程の際、第２のＩｎＰ層を成長させる前に、半導体基板が収容されたチャンバ内にＡｓを含む第１の原料ガスとＰを含む第２の原料ガスとを供給することにより、アライメントマークの内面の表層部分のＰの一部をＡｓに置換して、該表層部分をＩｎＡｓＰを含む層に改質し、アライメントマーク掘り出し工程の際、第２のＩｎＰ層に対するエッチャントとして塩酸を用いることを特徴とする。

また、半導体レーザ素子の製造方法は、第２の成長工程の際に、チャンバ内の温度が所定温度に達するまでは第２の原料ガスとしてホスフィンを供給し、チャンバ内の温度が所定温度に達したのち、第１の原料ガスとしてのアルシンをホスフィンと共に供給することを特徴としてもよい。この場合、上記所定温度は４００度であることが好ましい。

本発明による半導体レーザ素子の製造方法によれば、導波路構造を形成する際に、アライメントマークを正確に認識することができる。

図１は、一実施形態の半導体レーザの製造方法に利用される半導体基板１０を示す平面図である。図２は、本実施形態の製造方法の一工程（第１の成長工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のII−II線に沿った側断面図である。図３は、本実施形態の製造方法の一工程（アライメントマーク形成工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のIII−III線に沿った側断面図である。図４は、本実施形態の製造方法の一工程（マスク形成工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のIV−IV線に沿った側断面図である。図５は、本実施形態の製造方法の一工程（回折格子形成工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のＶ−Ｖ線に沿った側断面図である。図６は、本実施形態の製造方法の一工程（第２の成長工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のVI−VI線に沿った側断面図である。図７は、本実施形態の製造方法の一工程（第２の成長工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のVII−VII線に沿った側断面図である。図８は、本実施形態の製造方法の一工程（アライメントマーク掘り出し工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のVIII−VIII線に沿った側断面図である。図９は、本実施形態の製造方法の一工程（導波路形成工程）を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のIX−IX線に沿った側断面図である。図１０は、本実施形態の製造方法の一工程を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のＸ−Ｘ線に沿った側断面図である。図１１は、本実施形態の製造方法の一工程を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のXI−XI線に沿った側断面図である。図１２は、本実施形態の製造方法の一工程を示す図であり、（ａ）半導体基板１０の表面の一部を示す平面図、（ｂ）（ａ）のXII−XII線に沿った側断面図である。図１３は、上記実施形態の変形例に係る、（ａ）アライメントマーク２５及び（ｂ）アライメントマーク３５の形態を示す図である。

以下、添付図面を参照しながら本発明による半導体レーザ素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、一実施形態の半導体レーザの製造方法に利用される半導体基板１０を示す平面図である。図１に示されるように、半導体基板１０は、略円板状をなしている。半導体基板１０は、その周縁の一部に直線状の縁部を含んでいる。この直線状の縁部は、オリエンテーションフラット（ＯＦ）１０ａであり、本半導体レーザの製造方法において位置合わせの基準として用いられる。また、半導体基板１０の中央部分の領域は、素子形成領域１０ｂとなっている。この素子形成領域１０ｂ内の複数の領域１０ｃに複数の半導体レーザが形成される。

本製造方法では、半導体基板１０として、例えば、ｎ型のＩｎＰ基板を用いることができる。以下、本実施形態の製造方法を、ｎ型ＩｎＰ基板をベースとして作成される半導体レーザを例として説明する。図２〜図１２は、本実施形態の製造方法の各工程を示す図であり、各図において（ａ）は半導体基板１０の表面の一部を示しており、（ｂ）は（ａ）の切断線に沿った側断面図である。

まず、図２（ａ）及びそのII−II断面図である図２（ｂ）に示されるように、活性層１１、スペーサ層１２、回折格子層１３、及びキャップ層１４を半導体基板１０上に順にエピタキシャル成長させる（第１の成長工程）。活性層１１は、ＩｎＰ系の化合物半導体、例えばＩｎＧａＡｓＰからなる。好ましくは、活性層１１は量子井戸層および障壁層が交互に積層された多重量子井戸構造（ＭＱＷ）を有する。活性層１１の厚さは、例えば０．５μｍである。スペーサ層１２は、本実施形態における第１のＩｎＰ層であり、ｐ型ＩｎＰからなる。スペーサ層１２の好適な厚さは３０ｎｍ以上５０ｎｍ以下である。

回折格子層１３は、ＩｎＰより屈折率が大きいＩｎＰ系の化合物半導体、例えばｐ型ＩｎＧａＡｓＰからなる。回折格子層１３の好適な厚さは２０ｎｍ〜６０ｎｍである。キャップ層１４はｐ型ＩｎＰからなる。キャップ層１４の好適な厚さは１０ｎｍ程度である。

続いて、図３（ａ）及びそのIII−III断面図である図３（ｂ）に示されるように、素子形成領域１０ｂの外部にアライメントマーク１５を形成する（アライメントマーク形成工程）。アライメントマーク１５は、後に形成される回折格子に対する位置合わせ用のマークであり、レーザ共振器を構成する導波路構造と回折格子との位置合わせ等のために用いられる。アライメントマーク１５は、複数の凹部１５ａによって構成され、複数の凹部１５ａのそれぞれは、キャップ層１４、回折格子層１３を貫通してスペーサ層１２の厚さ方向の中途までの深さを有する。したがって、複数の凹部１５ａの壁面および底面の殆どにおいて、スペーサ層１２及びキャップ層１４のＩｎＰが露出する。なお、図３に示されたアライメントマーク１５は、平面形状が正方形状である４つの凹部１５ａが２行２列に配列された構成を有している。凹部１５ａの好適な深さは０．１μｍ以上０．５μｍ以下であり、凹部１５ａの好適な平面寸法は一辺４μｍであり、隣り合う凹部１５ａの好適な間隔は８μｍである。

アライメントマーク１５は、例えば、キャップ層１４上にアライメントマーク１５のパターンを反転したパターンを有するマスクを作成し、このマスクを用いてキャップ層１４、回折格子層１３およびスペーサ層１２に対しドライエッチングを行うことにより、作成することができる。アライメントマーク１５は、オリエンテーションフラット１０ａを位置決めの基準に用いて、作成することが可能である。

続いて、図４（ａ）及びそのIV−IV断面図である図４（ｂ）に示されるように、キャップ層１４上にエッチングマスク１６を形成する（マスク形成工程）。エッチングマスク１６は、本実施形態における第１のエッチングマスクであり、アライメントマーク１５を覆うとともに、回折格子のパターン１６ａを素子形成領域１０ｂに有する。本実施形態のエッチングマスク１６のパターン１６ａは、形成すべき回折格子のパターンを反転したパターンである。エッチングマスク１６は、例えばキャップ層１４上にレジストを塗布し、電子線描画又はナノインプリントリソグラフィ等によりレジストに対してパターン１６ａを付与することによって形成される。このエッチングマスク１６の形成位置は、アライメントマーク１５を位置決めの基準とすることによって好適に決定される。なお、図４では、レジストによってアライメントマーク１５が埋め込まれているように描かれているが、実際には、レジストの厚みは凹部１５ａの内壁面にレジストが付着する程度であり、レジストの塗布後も、アライメントマーク１５をカメラにより認識することが可能である。

続いて、図５（ａ）及びそのＶ−Ｖ断面図である図５（ｂ）に示されるように、エッチングマスク１６を介して、キャップ層１４及び回折格子層１３をエッチングする。このエッチングは、ＲＩＥ装置を用いたドライエッチングにより行うことができる。このエッチングにより、回折格子層１３に回折格子１３ａが形成される（回折格子形成工程）。一つの回折格子１３ａは、例えば図５（ａ）に示されるように、幅６０μｍ、長さ３００μｍの領域内に形成され、例えば２００ｎｍ〜２５０ｎｍの周期を有する。回折格子１３ａの形成後、エッチングマスク１６を除去する。

続いて、クラッド層を再成長させて回折格子層１３及びアライメントマーク１５を埋め込む（第２の成長工程）。本工程においては、クラッド層を成長させる前に、以下の処理を行う。先ず、半導体基板１０をチャンバ内に収容し、チャンバ内の温度を室温（２５度）から３００度まで上昇させる。このとき、昇温レートを例えば毎分２度とし、チャンバ内を水素雰囲気とする。次に、チャンバ内の温度が３００度に達したところで、Ｐを含む原料ガス（例えばホスフィンＰＨ_３）をチャンバ内に導入し始める。以降、チャンバ内の温度が４００度（本実施形態における所定温度）に達するまでは、昇温レートを例えば毎分２度とし、チャンバ内をＰ原料ガス雰囲気とする。続いて、チャンバ内の温度が４００度に達したところで、Ｐ原料ガスに加え、Ａｓを含む原料ガス（例えばアルシンＡｓＨ_３）をチャンバ内に導入し始める。以降、チャンバ内の温度が６００度に達するまでは、昇温レートを例えば毎分２度とし、チャンバ内をＰ原料ガスとＡｓ原料ガスとの混合雰囲気とする。

このとき、チャンバ内の雰囲気中に含まれるＡｓ原料ガスによって、アライメントマーク１５の凹部１５ａの内壁面に露出したＩｎＰの表層部分、およびｐ型ＩｎＰからなるキャップ層１４の表層部全体において、Ｐの一部がＡｓに置換され、該表層部分がＩｎＡｓＰを含む層に改質される。この現象によって、図６（ａ）及びそのVI−VI断面図である図６（ｂ）に示されるように、アライメントマーク１５の凹部１５ａの内壁面およびキャップ層１４の表層部全体に、ＩｎＡｓＰを含む改質層１５ｂが出現する。改質層１５ｂの厚さは、例えば５ｎｍ以上１０ｎｍ以下である。

なお、改質層１５ｂを形成する際のＰ原料ガスとＡｓ原料ガスとの混合比は、１０：１ないし１：１であることが好ましい。Ａｓ原料ガスの流量がＰ原料ガスの流量の１０分の１と同量かそれより多いことによって、十分な厚さの改質層１５ｂを形成することができる。また、Ａｓ原料ガスの流量がＰ原料ガスの流量と同量かそれより少ないことによって、ＰからＡｓへの過度の置換を防ぎ、後の工程においてクラッド層との再成長界面の結晶性を良好にできる。Ｐ原料ガスの流量は、ホスフィンの場合例えば５００ｓｃｃｍ（標準状態での立方センチメートル毎分）以上１０００ｓｃｃｍ以下であるとよい。また、Ａｓ原料ガスの流量は、アルシンの場合例えば５０ｓｃｃｍ以上１００ｓｃｃｍ以下であるとよい。

その後、チャンバ内の温度が６００度に達したところで、図７（ａ）及びそのVII−VII断面図である図７（ｂ）に示されるように、クラッド層１７を成長させることにより、回折格子層１３及びアライメントマーク１５を埋め込む。クラッド層１７は、本実施形態における第２のＩｎＰ層であり、ｐ型ＩｎＰからなる。なお、このとき、キャップ層１４は、クラッド層１７と同じくｐ型ＩｎＰからなるので、クラッド層１７の一部を構成する。クラッド層１７の形成後、クラッド層１７上にコンタクト層１８を成長させる。コンタクト層１８は、例えばｐ型ＧａＩｎＡｓといったＩｎＰ系化合物半導体からなる。クラッド層１７及びコンタクト層１８の厚さの和は、例えば１μｍ以上である。したがって、図７（ｂ）に示されるように、凹部１５ａは完全に埋もれてしまいアライメントマーク１５を認識できない状態となる。

続いて、図８（ａ）及びそのVIII−VIII断面図である図８（ｂ）に示されるように、エッチングマスク１９を形成する。エッチングマスク１９は、本実施形態における第２のエッチングマスクであり、好適にはＳｉＯ_２といった絶縁膜からなる。エッチングマスク１９は、素子形成領域１０ｂ上に形成される。なお、本実施形態のエッチングマスク１９は、図８（ａ）に示されるように、素子形成領域１０ｂ上から素子形成領域１０ｂの外部領域（但し、アライメントマーク１５が形成された領域を除く）にわたって形成される。これにより、半導体基板１０上においてアライメントマーク１５のみが露出することとなる。なお、アライメントマーク１５を露出させるためのエッチングマスク１９の開口の位置は、オリエンテーションフラット１０ａを基準として決定される。一般的にオリエンテーションフラット１０ａの位置精度が５μｍ程度であることから、アライメントマーク１５を確実に露出させるために、エッチングマスク１９の開口はアライメントマーク１５全体の寸法より１０μｍ程度大きいことが好ましい。

続いて、エッチングマスク１９を介してクラッド層１７及びコンタクト層１８をエッチングすることにより、クラッド層１７及びコンタクト層１８のうちアライメントマーク１５上に形成された部分を除去する（アライメントマーク掘り出し工程）。このとき、コンタクト層１８をリン酸及び過酸化水素水の混合液によるウェットエッチングにより除去し、クラッド層１７を塩酸によるウェットエッチングにより除去する。この工程において、ＩｎＡｓＰを含む改質層１５ｂは、塩酸によるウェットエッチングでは除去されない。したがって、改質層１５ｂがエッチング停止層として働き、クラッド層１７及びコンタクト層１８が除去されたのち、アライメントマーク１５の凹部１５ａが、その形状を維持したまま出現する。なお、図７（ｂ）および図８（ｂ）に示されるように、回折格子１３ａが形成された素子形成領域１０ｂ、具体的には回折格子層１３上にも改質層１５ｂが残存している。しかし、この改質層１５ｂは、その厚みが例えば５ｎｍ以上１０ｎｍ以下と非常に薄い層であるため、素子のレーザ特性にはほとんど影響を与えない。

続いて、図９（ａ）及びそのIX−IX断面図である図９（ｂ）に示されるように、導波路構造としてのメサストライプ構造２０を素子形成領域１０ｂに形成する（導波路形成工程）。具体的には、まず、メサストライプ構造２０のパターンを有するエッチングマスク２１ａと、アライメントマーク１５を覆うエッチングマスク２１ｂとを含むエッチングマスク２１を形成する。このとき、アライメントマーク１５の位置を基準にして、エッチングマスク２１ａの位置を決定する。エッチングマスク２１は、例えば絶縁膜からなり、フォトリソグラフィ技術によって形成したレジストマスクのパターンを絶縁膜に転写することによって好適に形成される。なお、この絶縁膜の厚さは、アライメントマーク１５の凹部１５ａが埋もれない程度に薄いので、アライメントマーク１５を認識することが可能となっている。

そして、このエッチングマスク２１を介して、コンタクト層１８、クラッド層１７、回折格子層１３、スペーサ層１２、および活性層１１をエッチングする。このエッチングの深さは、半導体基板１０に達する程度であるとよい。こうして形成されるメサストライプ構造２０は、活性層１１、スペーサ層１２、回折格子層１３、クラッド層１７、及びコンタクト層１８を含んでおり、一対の側面２０ａ及び２０ｂを有する。このようなメサストライプ構造２０を形成したのち、エッチングマスク２１を除去する。なお、本工程において、アライメントマーク１５は、エッチングマスク２１によって覆われているので除去されない。

続いて、図１０（ａ）及びそのＸ−Ｘ断面図である図１０（ｂ）に示されるように、高抵抗領域２２ａ，２２ｂを半導体基板１０上に形成して、メサストライプ構造２０の両側面２０ａ，２０ｂを埋め込む。高抵抗領域２２ａ，２２ｂは、例えばＦｅがドープされたＩｎＰによって好適に構成される。このとき、エッチングマスク２１ａによって覆われたメサストライプ構造２０上や、エッチングマスク２１ｂによって覆われたアライメントマーク１５上には、高抵抗領域２２ａ，２２ｂは形成されない。

続いて、エッチングマスク２１を除去したのち、図１１（ａ）及びそのXI−XI断面図である図１１（ｂ）に示されるように、高抵抗領域２２ａ，２２ｂ上およびアライメントマーク１５上に絶縁膜２３を形成する。絶縁膜２３は、例えばＳｉＮやＳｉＯ_２からなり、メサストライプ構造２０上に形成された開口２３ａを有する。このような絶縁膜２３は、例えば次のようにして形成される。まず、半導体基板１０上の全面に絶縁膜を堆積する。この絶縁膜上に、アライメントマーク１５の位置を基準として開口２３ａのためのレジストマスクパターンを形成し、このレジストマスクパターンを介して絶縁膜をエッチングする。こうして、開口２３ａを有する絶縁膜２３が形成される。

続いて、レジストマスクパターンを除去したのち、図１２（ａ）及びそのXII−XII断面図である図１２（ｂ）に示されるように、ボンディングパッド２４ａを含むアノード電極２４を、絶縁膜２３上、及び開口２３ａから露出したメサストライプ構造２０上に形成する。このとき、開口２３ａから露出したメサストライプ構造２０上にアノード電極２４が形成されるように、アライメントマーク１５の位置を基準としてマスクパターンを形成したのち、蒸着やメッキ等によってアノード電極２４を形成するとよい。

上述した工程ののち、半導体基板１０の裏面を研磨することによって半導体基板１０の厚さを例えば１００μｍ程度まで薄くする。その後、カソード電極を、半導体基板１０の裏面上に形成する。最後に、半導体基板１０の複数の素子形成領域１０ｂをチップ状に分割することによって、半導体レーザ素子が完成する。

以上に説明した本実施形態による半導体レーザ素子の製造方法によって得られる効果について、以下に述べる。

一般的に、ＤＦＢ型半導体レーザ素子の製造において回折格子を形成する際には、回折格子のためのエッチングマスクを形成するためにマスクアライナを用いてフォトリソグラフィが行われる。しかし、例えば周期２００ｎｍないし２４０ｎｍといった回折格子に含まれる位相シフト部分と、素子形成領域におけるパターンの位置とを合わせる為には、１μｍ以下の位置合わせ精度が必要となる。このように高精度の位置合わせが必要な場合には、精度があまり高くないマスクアライナは不適である。マスクアライナの位置合わせは目視にて行われるので、その精度は小さくても３μｍ程度である。

このような問題に対しては、レジストを露光する際にｉ線ステッパを用いることが有効である。ｉ線ステッパの位置合わせ精度は５０ｎｍ程度と極めて小さいので、位相シフト部分の位置合わせといった高精度の位置合わせが必要な場合であっても、所望の構造を好適に形成することができる。

ｉ線ステッパを用いる工程では、半導体基板の表面に凹凸状のアライメントマークを形成し、このアライメントマークを基準として位置合わせを行う。従って、このようなアライメントマークの形状を複数の工程にわたって維持する必要がある。しかしながら、ＤＦＢレーザ素子を作製する際には、半導体基板上においてエッチングや半導体の再成長を繰り返し行うので、アライメントマークの削れや埋没が生じ易く、アライメントマークの形状を維持することが困難であった。

このような問題点に対し、本実施形態による半導体レーザ素子の製造方法では、回折格子１３ａをクラッド層１７で覆う工程（第２の成長工程）において、クラッド層１７を成長させる前に、半導体基板１０が収容されたチャンバ内にＡｓを含む原料ガス（アルシン）とＰを含む原料ガス（ホスフィン）とを供給することによって、アライメントマーク１５の内壁面の表層部分のＰの一部をＡｓに置換し、該表層部分をＩｎＡｓＰを含む改質層１５ｂとしている。これにより、後のアライメントマーク掘り出し工程において、塩酸に対する改質層１５ｂとクラッド層１７とのエッチング選択性を利用して、クラッド層１７に対するエッチングを改質層１５ｂで停止させることができる。したがって、アライメントマーク１５の形状を正確に維持しつつ、アライメントマーク１５を掘り出すことができる。そして、後の導波路形成工程等において、アライメントマーク１５を正確に認識しながら精度良く位置合わせを行うことが可能になる。

なお、アライメントマーク掘り出し工程におけるエッチング停止層として活性層を利用する方法も考えられるが、このように既存の半導体層を利用する方法では、素子構造が制限されるという問題がある。これに対し、本実施形態による方法では、エッチング停止層として新たに形成される改質層１５ｂを用いるので、素子構造の設計自由度が向上する。

（変形例）
図１３は、上記実施形態の変形例に係る、アライメントマーク２５（図１３（ａ））及び３５（図１３（ｂ））の形態を示す図である。上述した実施形態のアライメントマーク１５は、平面形状が正方形状である４つの凹部１５ａが２行２列に配列された構成を有しているが、アライメントマークはこのような形態に限られない。例えば、図１３（ａ）に示されたアライメントマーク２５は、平面形状が正方形状である９つの凹部２５ａが３行３列に配列された構成を有する。また、図１３（ｂ）に示されたアライメントマーク３５は、平面形状が長方形状である溝状の４つの凹部３５ａを有しており、４つの凹部３５ａは、その長手方向と直交する方向に並んで配置されている。なお、各凹部３５ａの短手方向の幅は例えば４μｍであり、凹部３５ａ同士の間隔は例えば４μｍである。アライメントマークが図１３（ａ）または図１３（ｂ）に示されたような形態を有していても、上記実施形態の効果を好適に奏することができる。

１０…半導体基板、１０ａ…オリエンテーションフラット、１０ｂ…素子形成領域、１１…活性層、１２…スペーサ層、１３…回折格子層、１３ａ…回折格子、１４…キャップ層、１５…アライメントマーク、１５ａ…凹部、１５ｂ…改質層、１６…エッチングマスク、１６ａ…パターン、１７…クラッド層、１８…コンタクト層、１９…エッチングマスク、２０…メサストライプ構造、２１…エッチングマスク、２２ａ，２２ｂ…高抵抗領域、２３…絶縁膜、２４…アノード電極。

Claims

回折格子を有する半導体レーザ素子を製造する方法であって、
活性層、第１のＩｎＰ層、及び回折格子層を半導体基板上に順次成長させる第１の成長工程と、
前記半導体レーザ素子となる前記半導体基板の領域の外部に、前記回折格子に対する位置合わせ用のアライメントマークを、前記第１のＩｎＰ層の厚さ方向の中途までの深さを有する凹部として形成するアライメントマーク形成工程と、
前記アライメントマークを覆い且つ前記回折格子のパターンを有する第１のエッチングマスクを形成するマスク形成工程と、
前記第１のエッチングマスクを介して前記回折格子層をエッチングすることにより、前記回折格子を前記回折格子層に形成する回折格子形成工程と、
前記第１のエッチングマスクを除去したのち、第２のＩｎＰ層を成長させて前記回折格子層及び前記アライメントマークを埋め込む第２の成長工程と、
前記半導体レーザ素子となる前記半導体基板の領域上に第２のエッチングマスクを形成したのち、該第２のエッチングマスクを介して前記第２のＩｎＰ層をエッチングすることにより、前記第２のＩｎＰ層のうち前記アライメントマーク上に形成された部分を除去するアライメントマーク掘り出し工程と、
前記アライメントマークを位置決めの基準に用いて、前記半導体レーザ素子となる前記半導体基板の領域に、前記回折格子を含む導波路構造を形成する導波路形成工程と
を含み、
前記第２の成長工程の際、前記第２のＩｎＰ層を成長させる前に、前記半導体基板が収容されたチャンバ内にＡｓを含む第１の原料ガスとＰを含む第２の原料ガスとを供給することにより、前記アライメントマークの内面の表層部分のＰの一部をＡｓに置換して、該表層部分をＩｎＡｓＰを含む層に改質し、
前記アライメントマーク掘り出し工程の際、前記第２のＩｎＰ層に対するエッチャントとして塩酸を用いることを特徴とする、半導体レーザ素子の製造方法。
前記第２の成長工程の際に、前記チャンバ内の温度が所定温度に達するまでは前記第２の原料ガスとしてホスフィンを供給し、前記チャンバ内の温度が前記所定温度に達したのち、前記第１の原料ガスとしてのアルシンをホスフィンと共に供給することを特徴とする、請求項１に記載の半導体レーザ素子の製造方法。
前記所定温度が４００度であることを特徴とする、請求項２に記載の半導体レーザ素子の製造方法。