JPS6361793B2 - - Google Patents
Info
- Publication number
- JPS6361793B2 JPS6361793B2 JP54138795A JP13879579A JPS6361793B2 JP S6361793 B2 JPS6361793 B2 JP S6361793B2 JP 54138795 A JP54138795 A JP 54138795A JP 13879579 A JP13879579 A JP 13879579A JP S6361793 B2 JPS6361793 B2 JP S6361793B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor
- width
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は半導体装置の製造方法に関する。特に
半導体レーザ装置の製造方法に適用して有用であ
る。 半導体レーザ装置は、接合領域における光の閉
じ込めが良好なダブルヘテロ構造が一般的であ
る。このダブルヘテロ構造は、レーザ発振あるい
は光変調が行なわわれる、所謂、活性領域の両側
に屈折率が低くかつ禁制帯エネルギーの大きい半
導体層を形成させてなる。 一方、前述したダブルヘテロ構造は、縦方向で
は屈折率の違いを持つているが、横方向では屈折
率の違いがない。そこで、ヘテロ接合面に平行な
結晶表面に対し帯状のメサを形成し、このメサ領
域に低屈折率の半導体層を形成させた埋込型ダブ
ルヘテロ構造が提案されるに至つた。 しかし、この埋込型ダブルヘテロ構造の半導体
レーザは、未だ次の様な欠点があつた。即ちリソ
グラフイ技術により活性領域の幅を制御させる際
に精度良く加工しづらい難点があつた。 本発明の目的は、微細幅の半導体領域たとえば
活性領域を有する半導体装置の製造方法を提供す
ることにある。 本発明の他の目的は、半導体領域の幅たとえば
活性領域幅を精度の良い制御が容易に出来る半導
体装置の制造方法を提供することにある。 本発明はInP−InGaAsP系の半導体レーザー装
置の製造に用いて特に有用である。 この場合、一般にInPをクラツド層に、 In1-xGaxAsyP1-y（０＜ｘ＜１、０＜ｙ＜１）を活
性層用いてダブルヘテロ構造を形成するのが一般
的である。 クラツド層として活性層と同種のInGAsPを用
いても良いことは勿論である。又必要に応じて若
干の不純物が含有されることも当然ある。 本発明の半導体レーザ装置の製造方法は次の通
りである。予め劈開面｛０１１｝面に垂直な
｛100｝面を基板表面に選び、所定の半導体層を積
層する。。この｛100｝面の選択は±5゜程度の傾斜
は実用上許容される。 こうして準備された半導体基本表面上に、長さ
方向が上記劈開面に垂直な＜011＞方向のストラ
イプ状の食刻用マスク層を形形成し、このマスク
を介して、少なくとも活性層を貫通する迄前記半
導体層を食刻する。この場合、ハロゲンを含有す
るアルコール溶液を食刻液と用いることが肝要で
ある。この食刻液を用いることによつて逆メサ構
造が極めて精度良く加工することが出来る。 次いで逆メサ構造の長手方向の側面に接して逆
メサ構造を埋め込むため半導体層を成長させる。
こうして埋め込み型ダブルヘテロ構造が完成す
る。 上述の様に、本発明におけるストライプ状マス
ク層は、マスク層の非被覆領域の基板面がエツチ
ングされ易く、かつストライプ周囲辺から基板内
部に延長する側壁面がエツチングされ難い方向に
選ばれて形成されている。エツチングが開始する
と、基板は深さ方向に大きく抉られる。しかし、
ストライプ側壁面のエツチング速度は非常に遅
く、殆んどエツチされない。従つて、エツチング
後の結晶の断面形状は逆台形すなわち、逆メサ構
造を示すようになる。なお、一般に、−族化
合物半導体で（０１１）面を劈開面とするのが多
いのは、（０１１）の結晶格子面は同数の族原
子と族原子で構成されていて、電気的に中性で
あるため、（111）面よりも劈開が起り易いためで
ある。 本発明は、上述の様にして形成されるので、活
性領域幅は、ストライプ幅より狭くなつている。
従つて、電極領域よりキヤリアが注入されると、
活性領域でキヤリアの濃縮が行なわれ注入効率が
高まる。すなわち、活性層での電流密度が高くな
るので、低いしきい値電流での発振が可能とな
る。 また、結晶の面指数とエツチング液との相互の
化学的作用による特異性により、活性層の幅を狭
くできることは勿論、さらに容易にストライプ幅
加工の最小限度幅以下の狭い幅に形成することが
できる。以下実施例を用いて詳細に説明する。 第１図１ａ〜１ｋは、本発明の一実施例として
の半導体装置の製造工程図である。 第１図１ａは、錫Snを１×1018cm-3ドーブした
領域±5゜（100）面のｎ導電型インジウムリン
（InP）結晶を基板１１の劈開する面からみた断
面図である。 次いで、第１図１ｂに示す様に、上記基板１１
上に液相成長によりインジウムガリヒ素リン
（InGaAsP）からなる活性層１０２を形成させ
る。後述する様に、液相成長は、多層成長用と埋
込層形成用に分けると都合がよい。第１層成長用
の溶液組成を第１表に第１溶液として示す。成長
炉を700℃で30分間ベーキングを行なつた後、一
旦、630℃で30分間再ベーキングを行なう。後、
630℃より0.47℃／mmで15分降温させ、560℃のと
ころで第１の液相成長を行なう。形成された
InGaAsP層は上記基板のInS結晶と格子整合のと
れた四元層となる。 次いで、第１図１ｃに示す様に、上記活性層１
０２上に液相成長によりＰ導電型のInPからなる
クラツド層１３を形成させる。この液相成長は多
層成長の第２層目で溶液組成を第１表に第２溶液
として示す。また、成長の温度条件は、630℃で
30分ベーキングを行なつた後、降温を行ない560
℃で液相成長を行なつた。 次いで、第１図１ｄに示す様に、上記クラツド
層１３上に第３の液相成長は多層成長によりＰ導
電型のInGaAsPからなるキヤツプ層１４を形成
させる。この液相成長は多層成長の第３層目でこ
の溶液組成を第１表に第３溶液として示す。ま
た、成長の温度条件は、約617℃で１分30秒間成
長させる。
半導体レーザ装置の製造方法に適用して有用であ
る。 半導体レーザ装置は、接合領域における光の閉
じ込めが良好なダブルヘテロ構造が一般的であ
る。このダブルヘテロ構造は、レーザ発振あるい
は光変調が行なわわれる、所謂、活性領域の両側
に屈折率が低くかつ禁制帯エネルギーの大きい半
導体層を形成させてなる。 一方、前述したダブルヘテロ構造は、縦方向で
は屈折率の違いを持つているが、横方向では屈折
率の違いがない。そこで、ヘテロ接合面に平行な
結晶表面に対し帯状のメサを形成し、このメサ領
域に低屈折率の半導体層を形成させた埋込型ダブ
ルヘテロ構造が提案されるに至つた。 しかし、この埋込型ダブルヘテロ構造の半導体
レーザは、未だ次の様な欠点があつた。即ちリソ
グラフイ技術により活性領域の幅を制御させる際
に精度良く加工しづらい難点があつた。 本発明の目的は、微細幅の半導体領域たとえば
活性領域を有する半導体装置の製造方法を提供す
ることにある。 本発明の他の目的は、半導体領域の幅たとえば
活性領域幅を精度の良い制御が容易に出来る半導
体装置の制造方法を提供することにある。 本発明はInP−InGaAsP系の半導体レーザー装
置の製造に用いて特に有用である。 この場合、一般にInPをクラツド層に、 In1-xGaxAsyP1-y（０＜ｘ＜１、０＜ｙ＜１）を活
性層用いてダブルヘテロ構造を形成するのが一般
的である。 クラツド層として活性層と同種のInGAsPを用
いても良いことは勿論である。又必要に応じて若
干の不純物が含有されることも当然ある。 本発明の半導体レーザ装置の製造方法は次の通
りである。予め劈開面｛０１１｝面に垂直な
｛100｝面を基板表面に選び、所定の半導体層を積
層する。。この｛100｝面の選択は±5゜程度の傾斜
は実用上許容される。 こうして準備された半導体基本表面上に、長さ
方向が上記劈開面に垂直な＜011＞方向のストラ
イプ状の食刻用マスク層を形形成し、このマスク
を介して、少なくとも活性層を貫通する迄前記半
導体層を食刻する。この場合、ハロゲンを含有す
るアルコール溶液を食刻液と用いることが肝要で
ある。この食刻液を用いることによつて逆メサ構
造が極めて精度良く加工することが出来る。 次いで逆メサ構造の長手方向の側面に接して逆
メサ構造を埋め込むため半導体層を成長させる。
こうして埋め込み型ダブルヘテロ構造が完成す
る。 上述の様に、本発明におけるストライプ状マス
ク層は、マスク層の非被覆領域の基板面がエツチ
ングされ易く、かつストライプ周囲辺から基板内
部に延長する側壁面がエツチングされ難い方向に
選ばれて形成されている。エツチングが開始する
と、基板は深さ方向に大きく抉られる。しかし、
ストライプ側壁面のエツチング速度は非常に遅
く、殆んどエツチされない。従つて、エツチング
後の結晶の断面形状は逆台形すなわち、逆メサ構
造を示すようになる。なお、一般に、−族化
合物半導体で（０１１）面を劈開面とするのが多
いのは、（０１１）の結晶格子面は同数の族原
子と族原子で構成されていて、電気的に中性で
あるため、（111）面よりも劈開が起り易いためで
ある。 本発明は、上述の様にして形成されるので、活
性領域幅は、ストライプ幅より狭くなつている。
従つて、電極領域よりキヤリアが注入されると、
活性領域でキヤリアの濃縮が行なわれ注入効率が
高まる。すなわち、活性層での電流密度が高くな
るので、低いしきい値電流での発振が可能とな
る。 また、結晶の面指数とエツチング液との相互の
化学的作用による特異性により、活性層の幅を狭
くできることは勿論、さらに容易にストライプ幅
加工の最小限度幅以下の狭い幅に形成することが
できる。以下実施例を用いて詳細に説明する。 第１図１ａ〜１ｋは、本発明の一実施例として
の半導体装置の製造工程図である。 第１図１ａは、錫Snを１×1018cm-3ドーブした
領域±5゜（100）面のｎ導電型インジウムリン
（InP）結晶を基板１１の劈開する面からみた断
面図である。 次いで、第１図１ｂに示す様に、上記基板１１
上に液相成長によりインジウムガリヒ素リン
（InGaAsP）からなる活性層１０２を形成させ
る。後述する様に、液相成長は、多層成長用と埋
込層形成用に分けると都合がよい。第１層成長用
の溶液組成を第１表に第１溶液として示す。成長
炉を700℃で30分間ベーキングを行なつた後、一
旦、630℃で30分間再ベーキングを行なう。後、
630℃より0.47℃／mmで15分降温させ、560℃のと
ころで第１の液相成長を行なう。形成された
InGaAsP層は上記基板のInS結晶と格子整合のと
れた四元層となる。 次いで、第１図１ｃに示す様に、上記活性層１
０２上に液相成長によりＰ導電型のInPからなる
クラツド層１３を形成させる。この液相成長は多
層成長の第２層目で溶液組成を第１表に第２溶液
として示す。また、成長の温度条件は、630℃で
30分ベーキングを行なつた後、降温を行ない560
℃で液相成長を行なつた。 次いで、第１図１ｄに示す様に、上記クラツド
層１３上に第３の液相成長は多層成長によりＰ導
電型のInGaAsPからなるキヤツプ層１４を形成
させる。この液相成長は多層成長の第３層目でこ
の溶液組成を第１表に第３溶液として示す。ま
た、成長の温度条件は、約617℃で１分30秒間成
長させる。
【表】
次いで、第１図１ｅに示す様に、上記キヤツプ
層１４上にOVD法（化学気相成長法）で酸化膜
を0.3μｍ被着し、幅が約7μｍのストライパターン
１０７（以下ストライプ層と略称する）を形成す
る。上記ストライプ層は、長さ方向が上記結結晶
基板１１の劈開面（０１１）に対して垂直な方
向、すなわち、＜０１１＞に選ばれる。 次いで、第１図１ｆに示す様に、上記ストライ
プ層１０７をマスクとして臭素（Br）−メタノー
ル混合液（容量比で臭素を１％含有する）で基板
１１に至るまでエツチングを行いメサ部１０を形
成する。ストライプの方向およびエツチング液相
互の特異な化学的作用により、上記メサ部は逆台
形の所謂逆メサ構造に形成される。次にこの逆メ
サの形成について詳述する。 第３図は、本発明の逆メサ構造を説明するため
に用いた実験試料の概略断面図である。表面が
（100）面のInP結晶基板４１上に上述の液相成長
を行なつたのち、CVD酸化膜４７を全面に形成
する。この酸化膜４７に図示した様に各種矩形窓
を形成し、この窓を介してエツチングを行なつ
た。 上記Br−メタノール系のエツチング液に対し、
上記基板４１は、その面指数の相違に従つて異な
るエツチングも様相を呈した。とくに、（111）面
のエツチング例えば（１１１）面速度は、（100）
面に対して1/10〜1/100と極めて小さいことが観
測された。 順次深さ方向にエツチングされていくので、図
示した様に窓に対し末広状に溝が形成されるもの
と、Ｖ字溝を形成されるものとがあることが判明
した。とくに前者の場合、窓を２個並行に隣接さ
せた場合、中間の領域では逆メサ構造４０が形成
される。従つて、所定の幅をもつたストライプ層
を予めたとえば酸化膜で形成し、このストライプ
層を劈開面として例えば（０１１）面に垂直に配
置せしめておけば、容易に逆メサ構造が形成され
る。エツチング液として、上記Br−エタノール
混合液はBrの容量比が0.05〜10％まで有効であつ
たが、室温では0.1〜５％が最も良好であつた。
これは溶液自体が揮発性であるためBrの量が多
過ぎても少な過ぎてもエツチングはうまくいかな
い。すなわち、Brの容量比が0.1％未満だと(1)第
１に前述の様にBrの揮発により溶液全体の濃度
がさらに低くなつてしまい易いこと、また、(2)エ
ツチングレートが0.01μｍ／分になつてエツチン
グとしての実用性を失つてしまうので好ましくな
い。また、Brの容量比が５％を越えるとマスク
直下のエツチング（一般にサイドエツチ）が急激
に速くなり、深さ方向のエツチング速度の1/3以
上になつてしまう。これは、活性層の幅を制御す
る上で極めて妨げとなり実用性が無くなつてしま
う。また、このエツチング液としては、ハロゲン
元素とアルコールとの混合液が有効である。ハロ
ゲンとして臭素（Br）、ヨウ素（Ｉ）等を用いる
ことができる。さらに、上記Br−メタノール混
合液にHBrなどのハロゲン化水素や水を数パー
セント添加させるとエツチング速度が速くなつて
なおよい。 また、アルコールとしては、上述のメタノール
の他に、エタノールやイソプロピルアルコール等
も同様に適用できる。エツチング時の溶液温度は
10℃〜30℃を用いれば良い。一般に室温で行なつ
て十分である。 第１図１ｆは、上述の様にして形成した逆メサ
構造１０を示すものである。約７分間エツチング
すると、活性層１０２は1.0〜1.5μｍの幅になり
極めて狭い幅の活性領域１２が形成される。すな
わち、ストライプ層１０７の1/4〜1/6の幅に形成
できる。しかも、活性領域１２の幅は極めて狭い
のにも拘ずキヤツプ層１４の結晶表面では、6μ
ｍ幅の比較的広いストライプとなり電極形成上極
めて好都合である。 次いで、第１図１ｇに示す様に、上記エツチン
グにより露呈した上記基板１１上に液相成長によ
りInPからなる第１の埋込層１５を形成させる。
この液相成長は埋込み成長の第１層目形成に当
り、溶液組成は第２表で第１溶液として示す。こ
の結晶成長は通常の液相エピタキシヤル成長の方
法に従つて560℃で行なう。 次いで、第１図１ｈに示す様に、上記第１埋込
層１５上にｎ導電型InGaAsPからなる第２の埋
込層１６を液相成長により形成する。上記第２埋
込層１６の結晶成長は617℃で始める。図では前
記キヤツプ層１４と水平になる様描かれている
が、必ずしもこの形状に限定されるものではな
い。
層１４上にOVD法（化学気相成長法）で酸化膜
を0.3μｍ被着し、幅が約7μｍのストライパターン
１０７（以下ストライプ層と略称する）を形成す
る。上記ストライプ層は、長さ方向が上記結結晶
基板１１の劈開面（０１１）に対して垂直な方
向、すなわち、＜０１１＞に選ばれる。 次いで、第１図１ｆに示す様に、上記ストライ
プ層１０７をマスクとして臭素（Br）−メタノー
ル混合液（容量比で臭素を１％含有する）で基板
１１に至るまでエツチングを行いメサ部１０を形
成する。ストライプの方向およびエツチング液相
互の特異な化学的作用により、上記メサ部は逆台
形の所謂逆メサ構造に形成される。次にこの逆メ
サの形成について詳述する。 第３図は、本発明の逆メサ構造を説明するため
に用いた実験試料の概略断面図である。表面が
（100）面のInP結晶基板４１上に上述の液相成長
を行なつたのち、CVD酸化膜４７を全面に形成
する。この酸化膜４７に図示した様に各種矩形窓
を形成し、この窓を介してエツチングを行なつ
た。 上記Br−メタノール系のエツチング液に対し、
上記基板４１は、その面指数の相違に従つて異な
るエツチングも様相を呈した。とくに、（111）面
のエツチング例えば（１１１）面速度は、（100）
面に対して1/10〜1/100と極めて小さいことが観
測された。 順次深さ方向にエツチングされていくので、図
示した様に窓に対し末広状に溝が形成されるもの
と、Ｖ字溝を形成されるものとがあることが判明
した。とくに前者の場合、窓を２個並行に隣接さ
せた場合、中間の領域では逆メサ構造４０が形成
される。従つて、所定の幅をもつたストライプ層
を予めたとえば酸化膜で形成し、このストライプ
層を劈開面として例えば（０１１）面に垂直に配
置せしめておけば、容易に逆メサ構造が形成され
る。エツチング液として、上記Br−エタノール
混合液はBrの容量比が0.05〜10％まで有効であつ
たが、室温では0.1〜５％が最も良好であつた。
これは溶液自体が揮発性であるためBrの量が多
過ぎても少な過ぎてもエツチングはうまくいかな
い。すなわち、Brの容量比が0.1％未満だと(1)第
１に前述の様にBrの揮発により溶液全体の濃度
がさらに低くなつてしまい易いこと、また、(2)エ
ツチングレートが0.01μｍ／分になつてエツチン
グとしての実用性を失つてしまうので好ましくな
い。また、Brの容量比が５％を越えるとマスク
直下のエツチング（一般にサイドエツチ）が急激
に速くなり、深さ方向のエツチング速度の1/3以
上になつてしまう。これは、活性層の幅を制御す
る上で極めて妨げとなり実用性が無くなつてしま
う。また、このエツチング液としては、ハロゲン
元素とアルコールとの混合液が有効である。ハロ
ゲンとして臭素（Br）、ヨウ素（Ｉ）等を用いる
ことができる。さらに、上記Br−メタノール混
合液にHBrなどのハロゲン化水素や水を数パー
セント添加させるとエツチング速度が速くなつて
なおよい。 また、アルコールとしては、上述のメタノール
の他に、エタノールやイソプロピルアルコール等
も同様に適用できる。エツチング時の溶液温度は
10℃〜30℃を用いれば良い。一般に室温で行なつ
て十分である。 第１図１ｆは、上述の様にして形成した逆メサ
構造１０を示すものである。約７分間エツチング
すると、活性層１０２は1.0〜1.5μｍの幅になり
極めて狭い幅の活性領域１２が形成される。すな
わち、ストライプ層１０７の1/4〜1/6の幅に形成
できる。しかも、活性領域１２の幅は極めて狭い
のにも拘ずキヤツプ層１４の結晶表面では、6μ
ｍ幅の比較的広いストライプとなり電極形成上極
めて好都合である。 次いで、第１図１ｇに示す様に、上記エツチン
グにより露呈した上記基板１１上に液相成長によ
りInPからなる第１の埋込層１５を形成させる。
この液相成長は埋込み成長の第１層目形成に当
り、溶液組成は第２表で第１溶液として示す。こ
の結晶成長は通常の液相エピタキシヤル成長の方
法に従つて560℃で行なう。 次いで、第１図１ｈに示す様に、上記第１埋込
層１５上にｎ導電型InGaAsPからなる第２の埋
込層１６を液相成長により形成する。上記第２埋
込層１６の結晶成長は617℃で始める。図では前
記キヤツプ層１４と水平になる様描かれている
が、必ずしもこの形状に限定されるものではな
い。
【表】
次いで、第１図１ｉに示す様に、上記第２埋込
層１６およびキヤツプ層１４上にCVD法により
全面に酸化膜１１７を形成する。 次いで、第１図１ｊに示す様に、上記酸化膜１
１７に、通常のフオトリソグラフイにより前記ス
トライプ１０７のパターンに合せて拡散窓１０４
を形成する。次いで上記窓１０４を通して、
ZnP2をソースとして封管法でZnを拡散する。こ
のときの拡散温度は550℃、拡散時間は５分間で、
拡散層１１４の深さは約1μｍである。 次いで、第１図１ｋに示す様に、上記結晶基板
１１の裏面を研磨およびエツチングで厚さ100μ
ｍ程度まで薄くした後、表面ｐ導電側の上記拡散
層１１４および酸化膜１２７上に室温でCr／Au
導電膜１８、裏面ｎ導電側に330℃でAu／Sn（10
％）導電膜１９を蒸着し、オーミツク電極を形成
する。 最後に、劈開により、キヤビテイ長300μｍの
チツプに分割し、Snを用いてCuヒートシンクに
ボンデイングを行なつて半導体レーザ素子（図示
せず）を形成する。 第２図は、記前記実施例により形成された半導
体レーザの概略断面図を示す。活性層２は、厚さ
0.3μｍ、幅2μｍで結晶基板１と格子整合をとり、
かつ、発振波長が1.3μｍとなるように調節されて
いる。ｐ−InPクラツド層３の厚さは約2μｍであ
る。ｐ−InGaAsPのキヤツプ層４の厚さは約
0.5μｍであつて、この層の組成は基板１と格子整
合をとり、かつ、発光ピーク波長が約1.2μｍとな
るように調節されている。このレーザ素子におい
て、しきい電流値は67ｍＡ（しきい電流密度は
9KA／cm2に相当する）、微分量子効率は23％であ
つた。従来のリブ構造（活性領域直下のバツフア
層が凹または凸状になつている）やプレーナスト
ライプ構造では、しきい電流値は150ｍＡ、微分
量子効率は約15％であつたから、本例の埋込ヘテ
ロ構造では、しきい電流値を従来の1/3程度に、
また、微分量子効率は約2/3倍に向上できた。本
発明の製造方法に従がえばしきい電流値を、パル
ス動作の場合20ｍＡにすることができる。 第４図は、本発明の他の実施例を示す半導体レ
ーザ装置の概略断面図である。前述の第１図１ｆ
で示したメサエツチングの工程の後に、ほぼ活性
層５２の高さまで液相成長によりｐ導電型のInP
層５５１を形成する。次いで、該層５５１上にｎ
導電型のInP層５５２をほぼクラツド層５３の高
さまで液相成長により形成する。すなわち、上記
第１ｆ図で示した第１埋込層１５の内に、PN接
合を形成する。このように、埋込み層内にPN接
合が形成されると、レーザ素子動作時に、上記埋
込み層内にリーク電流が発生するのを防止する。 第５図は、本発明のさらに他の実施例を示す半
導体レーザ装置の概略断面図である。前述の第１
図１ａで示した基板準備工程の後に、液相成長に
よりｎ導電型のInPによるバツフア層６０１（ク
ラツド層と呼ぶ場合もある）を形成する。次い
で、前述の実施例で示した様に活性領域６２、お
よびクラツド層６３を形成する。次いで、上記ク
ラツド層６３上に、キヤツプ層６４としてIn1-x
GaxAsyP1-y（ｘ＝0.16、ｙ‐0.36）を0.5μｍ液相
エピタキシヤル成長法で形成する。次いで、スト
ライプ幅7μｍの酸化膜を形成し、エツチングを
行なう。 このようにして形成された半導体レーザは、活
性層３の巾を再現性良く1.5μｍにすることが出来
る。活性領域幅は基本軸モード発振を行なわしめ
る場合には広くとも2μｍ必要で、狭ければなお
よい。従来の配線パターンなどは、加工精度から
２〜3μｍ幅が限界であつたことを考えると、本
発明の狭い活性領域幅は逆メサ構造によりはじめ
てなしうるものであることが肯かれるであろう。
この例でのメサエツチングの場合は、上記バツフ
ア層１１に至るまでエツチングが行なわる。この
様に、基板６１表面にバツフア層がを形成する
と、転位密度の少ない活性層６２を形成すること
ができる。 以上の実施例においては、埋込みヘテロ構造の
レーザについてのみ述べたが、これに限らずとも
逆メサ、その他のメを形成する際に本発明が適用
されることは云うまでもない。即ち、InP結晶を
用いた半導体装置、InP結晶上に他の−族化
合物半導体層を形成した半導体装置の製造に際し
ても適用出来る。
層１６およびキヤツプ層１４上にCVD法により
全面に酸化膜１１７を形成する。 次いで、第１図１ｊに示す様に、上記酸化膜１
１７に、通常のフオトリソグラフイにより前記ス
トライプ１０７のパターンに合せて拡散窓１０４
を形成する。次いで上記窓１０４を通して、
ZnP2をソースとして封管法でZnを拡散する。こ
のときの拡散温度は550℃、拡散時間は５分間で、
拡散層１１４の深さは約1μｍである。 次いで、第１図１ｋに示す様に、上記結晶基板
１１の裏面を研磨およびエツチングで厚さ100μ
ｍ程度まで薄くした後、表面ｐ導電側の上記拡散
層１１４および酸化膜１２７上に室温でCr／Au
導電膜１８、裏面ｎ導電側に330℃でAu／Sn（10
％）導電膜１９を蒸着し、オーミツク電極を形成
する。 最後に、劈開により、キヤビテイ長300μｍの
チツプに分割し、Snを用いてCuヒートシンクに
ボンデイングを行なつて半導体レーザ素子（図示
せず）を形成する。 第２図は、記前記実施例により形成された半導
体レーザの概略断面図を示す。活性層２は、厚さ
0.3μｍ、幅2μｍで結晶基板１と格子整合をとり、
かつ、発振波長が1.3μｍとなるように調節されて
いる。ｐ−InPクラツド層３の厚さは約2μｍであ
る。ｐ−InGaAsPのキヤツプ層４の厚さは約
0.5μｍであつて、この層の組成は基板１と格子整
合をとり、かつ、発光ピーク波長が約1.2μｍとな
るように調節されている。このレーザ素子におい
て、しきい電流値は67ｍＡ（しきい電流密度は
9KA／cm2に相当する）、微分量子効率は23％であ
つた。従来のリブ構造（活性領域直下のバツフア
層が凹または凸状になつている）やプレーナスト
ライプ構造では、しきい電流値は150ｍＡ、微分
量子効率は約15％であつたから、本例の埋込ヘテ
ロ構造では、しきい電流値を従来の1/3程度に、
また、微分量子効率は約2/3倍に向上できた。本
発明の製造方法に従がえばしきい電流値を、パル
ス動作の場合20ｍＡにすることができる。 第４図は、本発明の他の実施例を示す半導体レ
ーザ装置の概略断面図である。前述の第１図１ｆ
で示したメサエツチングの工程の後に、ほぼ活性
層５２の高さまで液相成長によりｐ導電型のInP
層５５１を形成する。次いで、該層５５１上にｎ
導電型のInP層５５２をほぼクラツド層５３の高
さまで液相成長により形成する。すなわち、上記
第１ｆ図で示した第１埋込層１５の内に、PN接
合を形成する。このように、埋込み層内にPN接
合が形成されると、レーザ素子動作時に、上記埋
込み層内にリーク電流が発生するのを防止する。 第５図は、本発明のさらに他の実施例を示す半
導体レーザ装置の概略断面図である。前述の第１
図１ａで示した基板準備工程の後に、液相成長に
よりｎ導電型のInPによるバツフア層６０１（ク
ラツド層と呼ぶ場合もある）を形成する。次い
で、前述の実施例で示した様に活性領域６２、お
よびクラツド層６３を形成する。次いで、上記ク
ラツド層６３上に、キヤツプ層６４としてIn1-x
GaxAsyP1-y（ｘ＝0.16、ｙ‐0.36）を0.5μｍ液相
エピタキシヤル成長法で形成する。次いで、スト
ライプ幅7μｍの酸化膜を形成し、エツチングを
行なう。 このようにして形成された半導体レーザは、活
性層３の巾を再現性良く1.5μｍにすることが出来
る。活性領域幅は基本軸モード発振を行なわしめ
る場合には広くとも2μｍ必要で、狭ければなお
よい。従来の配線パターンなどは、加工精度から
２〜3μｍ幅が限界であつたことを考えると、本
発明の狭い活性領域幅は逆メサ構造によりはじめ
てなしうるものであることが肯かれるであろう。
この例でのメサエツチングの場合は、上記バツフ
ア層１１に至るまでエツチングが行なわる。この
様に、基板６１表面にバツフア層がを形成する
と、転位密度の少ない活性層６２を形成すること
ができる。 以上の実施例においては、埋込みヘテロ構造の
レーザについてのみ述べたが、これに限らずとも
逆メサ、その他のメを形成する際に本発明が適用
されることは云うまでもない。即ち、InP結晶を
用いた半導体装置、InP結晶上に他の−族化
合物半導体層を形成した半導体装置の製造に際し
ても適用出来る。
第１図は本発明の一実施例としての半導体装置
の製造工程図、第２図は本発明の製造方法により
形成された半導体装置の概略断面図、第３図は本
発明の製造方法を示すために用いた試料の概略断
面図。第４図は本発明の他の実施例により形成さ
れた半導体装置の概略断面図、第５図は本発明の
さらに他の実施例により形成された半導体装置の
概略断面図である。 １……結晶基板（InP）、２……活性領域
（InGaAsP）、３……クラツド層（InP）、４……
キヤツプ層（InGaAsP）、５……埋込み層
（InP）、６……埋込み層（InGaAsP）、７……酸
化膜層、８，９……金属電極、１０……逆メサ構
造。
の製造工程図、第２図は本発明の製造方法により
形成された半導体装置の概略断面図、第３図は本
発明の製造方法を示すために用いた試料の概略断
面図。第４図は本発明の他の実施例により形成さ
れた半導体装置の概略断面図、第５図は本発明の
さらに他の実施例により形成された半導体装置の
概略断面図である。 １……結晶基板（InP）、２……活性領域
（InGaAsP）、３……クラツド層（InP）、４……
キヤツプ層（InGaAsP）、５……埋込み層
（InP）、６……埋込み層（InGaAsP）、７……酸
化膜層、８，９……金属電極、１０……逆メサ構
造。
Claims (1)
- 【特許請求の範囲】 １ InP結晶の実質的な｛100｝面をその表面に
有する半導体基板、もしくはこの上部に少くとも
一層の半導体層を成長させた半導体基体表面上に
ストライプ状の食刻用マスクを形成し、このスト
ライプ状マスクの長手方向がマスクをとう載する
半導体表面が｛100｝面とした場合、＜０１１＞方
向の関係となし、次いで臭素を容量比で0.1％な
いし５％を含有するアルコール溶液を用いて食刻
し逆メサ構造の半導体層を得ることを特徴とする
半導体装置の製造方法。 ２ 前記臭素を含有するアルコール溶液が更にハ
ロゲン化水素又は水を含有して成ることを特徴と
する特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13879579A JPS5662386A (en) | 1979-10-29 | 1979-10-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13879579A JPS5662386A (en) | 1979-10-29 | 1979-10-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5662386A JPS5662386A (en) | 1981-05-28 |
| JPS6361793B2 true JPS6361793B2 (ja) | 1988-11-30 |
Family
ID=15230392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13879579A Granted JPS5662386A (en) | 1979-10-29 | 1979-10-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5662386A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59141282A (ja) * | 1983-02-02 | 1984-08-13 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| US4566171A (en) * | 1983-06-20 | 1986-01-28 | At&T Bell Laboratories | Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices |
| JPS61171136A (ja) * | 1985-01-25 | 1986-08-01 | Toshiba Corp | 半導体結晶のメサエツチング方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162288A (en) * | 1979-06-04 | 1980-12-17 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of buried type photosemiconductor device |
-
1979
- 1979-10-29 JP JP13879579A patent/JPS5662386A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162288A (en) * | 1979-06-04 | 1980-12-17 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of buried type photosemiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5662386A (en) | 1981-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| EP0038085B1 (en) | Buried heterostructure laser diode and method for making the same | |
| US4296387A (en) | Semiconductor laser | |
| EP0083697A1 (en) | Double channel planar buried heterostructure laser | |
| JP2708165B2 (ja) | 半導体構造およびその製造方法 | |
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| US4599787A (en) | Method of manufacturing a light emitting semiconductor device | |
| JPS5811111B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6361793B2 (ja) | ||
| JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH037153B2 (ja) | ||
| JPS596588A (ja) | 半導体レ−ザ | |
| JPS6258692A (ja) | 半導体発光装置の製造方法 | |
| JPH0437598B2 (ja) | ||
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS6318874B2 (ja) | ||
| JPH10510102A (ja) | チャネル内のリッジ状レーザ | |
| JPS6344311B2 (ja) | ||
| JPS61150393A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS6041280A (ja) | 半導体レ−ザ | |
| JPS63129683A (ja) | 埋め込み構造半導体レ−ザの製造方法 |