JPS61288481A - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPS61288481A JPS61288481A JP60131050A JP13105085A JPS61288481A JP S61288481 A JPS61288481 A JP S61288481A JP 60131050 A JP60131050 A JP 60131050A JP 13105085 A JP13105085 A JP 13105085A JP S61288481 A JPS61288481 A JP S61288481A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- etching
- plane
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、埋め込み構造の半導体発光装置の活性領域
をストライプ状に成形するに際して、第１（７）、エツ
チング処理により側面がほぼ垂直なメサ形に成形し、第
２のエツチング処理により活性領域の形状の整形等を行
うことにより、良好な制御性を確保して、特性を向上す
るようにしたものである。
をストライプ状に成形するに際して、第１（７）、エツ
チング処理により側面がほぼ垂直なメサ形に成形し、第
２のエツチング処理により活性領域の形状の整形等を行
うことにより、良好な制御性を確保して、特性を向上す
るようにしたものである。
本発明は半導体発光装置の製造方法にかかり、特にその
ダブルへテロ構造のスＩ・ライブ領域と埋め込み層との
界面における漏れ電流が抑制されて、闇値電流の低減、
効率の向上等が実現される製造方法の改善に関する。
ダブルへテロ構造のスＩ・ライブ領域と埋め込み層との
界面における漏れ電流が抑制されて、闇値電流の低減、
効率の向上等が実現される製造方法の改善に関する。
光を情報信号の媒体とする光通信その他のシステムにお
いて、光信号を発生する光源として半導゛体発光装置が
極めて重要な役割を果たしている。
いて、光信号を発生する光源として半導゛体発光装置が
極めて重要な役割を果たしている。
従ってこれらのシステムの高度化と多様化を進めるため
に、半導体発光装置特にレーザについて閾値電流、効率
などの特性の一層の向上が要望されている。
に、半導体発光装置特にレーザについて閾値電流、効率
などの特性の一層の向上が要望されている。
例えば光通信の石英系ファイバによる伝送に適する波長
１．１〜１．６μｍ程度の帯域の半導体レーザとして、
インジウム燐／インジウムガリウム砒素１８ （ＩｎＰ
／ １ｎＧａＡｓＰ）系化合物半導体を用いた、第４図
に模式側断面図を示すＢ）！（［１ｕｒｉｅｄ １ｌｅ
ｔｅｒｏｓｔｒｕｃ−ｔｕｒｅ） レーザが知られて
いる。
１．１〜１．６μｍ程度の帯域の半導体レーザとして、
インジウム燐／インジウムガリウム砒素１８ （ＩｎＰ
／ １ｎＧａＡｓＰ）系化合物半導体を用いた、第４図
に模式側断面図を示すＢ）！（［１ｕｒｉｅｄ １ｌｅ
ｔｅｒｏｓｔｒｕｃ−ｔｕｒｅ） レーザが知られて
いる。
このＢｌｆレーザの半導体基体は、例えばｎ゛型１ｎＰ
基板３１上にエピタキシャル成長した、ｎ型ＩｎＰ閉じ
込め層３２、ＩｎＧａＡｓＰ活性層３３、ｐ型１ｎＰ閉
じ込め層３４及びｐ型１ｎＧａＡｓＰコンタクト層３５
からなるダブルへテロ接合積層構造をメサエッチングし
てストライプ領域が形成され、このエツチングした領域
に埋め込み成長したｐ型１ｎＰ電流狭窄層３７及びｎ型
１ｎＰブロンク層３８により、レーザ光の横モードを制
御する屈折率ガイディングと電流狭窄を行っている。な
お３９は絶縁膜、４０はｐ側電極、４１はｎ側電極であ
る。
基板３１上にエピタキシャル成長した、ｎ型ＩｎＰ閉じ
込め層３２、ＩｎＧａＡｓＰ活性層３３、ｐ型１ｎＰ閉
じ込め層３４及びｐ型１ｎＧａＡｓＰコンタクト層３５
からなるダブルへテロ接合積層構造をメサエッチングし
てストライプ領域が形成され、このエツチングした領域
に埋め込み成長したｐ型１ｎＰ電流狭窄層３７及びｎ型
１ｎＰブロンク層３８により、レーザ光の横モードを制
御する屈折率ガイディングと電流狭窄を行っている。な
お３９は絶縁膜、４０はｐ側電極、４１はｎ側電極であ
る。
本従来例において、半導体層のエピタキシャル成長は半
導体基板３１の（１００）面上に行い、かつストライプ
領域の長さ方向を通常（０１１）方向としている。
導体基板３１の（１００）面上に行い、かつストライプ
領域の長さ方向を通常（０１１）方向としている。
これはこの結晶方向にマスクを設け、臭素（Ｂｒ）−メ
タノール（ＣＯ，Ｏｎ）溶液等によりメサ形にエツチン
グを行えば、図示の如＜ （１１１）Ａ面がエツチング
面に現れて活性層３３近傍の幅が最も狭くなる断面形状
となり、レーザの横モード制御のために重要である活性
層３３の幅の制御が最も容易となることによる。
タノール（ＣＯ，Ｏｎ）溶液等によりメサ形にエツチン
グを行えば、図示の如＜ （１１１）Ａ面がエツチング
面に現れて活性層３３近傍の幅が最も狭くなる断面形状
となり、レーザの横モード制御のために重要である活性
層３３の幅の制御が最も容易となることによる。
上述のメサ形ストライプ領域を形成する異方性エツチン
グ方法ではメサ側面に（１１１）Ａ面が現れ、埋め込み
成長に際してはこの（１１１）Ａ面上に、前記ｐ型１ｎ
Ｐ電流狭窄層３７及びｎ型１ｎＰ・ブロックＪＷ３８を
例えば液相エピタキシャル成長方法により成長させるこ
ととなる。 然るにこの（１１１）Ａ面はｍ−■族化合
物半導体結晶ではＩｎ等の■族原子で構成される面であ
り、エツチング処理め際に周囲の酸素（０２）と化合し
汚染を受は易いこと、埠め込みエピタキシャル成長工程
において熱変成を受は易いこと、他の面に比較して成長
が遅いことなどの問題がある。
グ方法ではメサ側面に（１１１）Ａ面が現れ、埋め込み
成長に際してはこの（１１１）Ａ面上に、前記ｐ型１ｎ
Ｐ電流狭窄層３７及びｎ型１ｎＰ・ブロックＪＷ３８を
例えば液相エピタキシャル成長方法により成長させるこ
ととなる。 然るにこの（１１１）Ａ面はｍ−■族化合
物半導体結晶ではＩｎ等の■族原子で構成される面であ
り、エツチング処理め際に周囲の酸素（０２）と化合し
汚染を受は易いこと、埠め込みエピタキシャル成長工程
において熱変成を受は易いこと、他の面に比較して成長
が遅いことなどの問題がある。
この熱変成を受ければ、ストライプ領域と埋め°込み層
との界面に過剰のＩｎによる導電経路が形成され漏れ電
流が流れて、半導体発光装置の闇値電流の増大、効率の
低下を招いている。
との界面に過剰のＩｎによる導電経路が形成され漏れ電
流が流れて、半導体発光装置の闇値電流の増大、効率の
低下を招いている。
この問題に対して、活性層をメサの最もくびれた位置或
いはその下に置き、活性層側面は（１１１）Ａ面から外
す製造方法が既に知られているが、この場合にも上側の
閉じ込め層側面には（１１１）Ａ面が現れるのみならず
、この活性層の位置制御は安定性が乏しい。
いはその下に置き、活性層側面は（１１１）Ａ面から外
す製造方法が既に知られているが、この場合にも上側の
閉じ込め層側面には（１１１）Ａ面が現れるのみならず
、この活性層の位置制御は安定性が乏しい。
上述の如き現状から、メサ形ストライブ領域の断面形状
の制御性を確保して前記問題点を解決する製造方法が強
く要望されている。
の制御性を確保して前記問題点を解決する製造方法が強
く要望されている。
第１図乃至第３図の工程順模式側断面図に示す°本発明
による製造方法の各実施例の如く、前記問題点は、 化合物半導体基板ｌの（１００）面上に、少なくとも活
性層３と該活性層上の閉じ込め層４をエピタキシャル成
長し、 第１のエツチング処理により少なくとも該閉じ込め層４
をエツチングして、該基板１の（１００）面に対して（
１１１）Ａ面より垂直に近い側面を有するストライプ状
のメサ領域を形成し、 更に第２のエツチング処理を行って該メサ領域を所要の
形状に成形し、 次いで、該メサ領域を埋め込む半導体層７．８を成長す
る本発明による半導体発光装置の製造方法により解決さ
れる。
による製造方法の各実施例の如く、前記問題点は、 化合物半導体基板ｌの（１００）面上に、少なくとも活
性層３と該活性層上の閉じ込め層４をエピタキシャル成
長し、 第１のエツチング処理により少なくとも該閉じ込め層４
をエツチングして、該基板１の（１００）面に対して（
１１１）Ａ面より垂直に近い側面を有するストライプ状
のメサ領域を形成し、 更に第２のエツチング処理を行って該メサ領域を所要の
形状に成形し、 次いで、該メサ領域を埋め込む半導体層７．８を成長す
る本発明による半導体発光装置の製造方法により解決さ
れる。
本発明の製造方法では、半導体基板の（１００）面上の
活性層を含む半導体層をストライプ状のメサ領域に成形
するに際して、まず第１のエツチング処理により半導体
層の少なくとも一部を、（１１１）Ａ面より基板面に対
して垂直に近い側面を有するメサ形に成形し、次いでこ
のエツチングにより損傷を受けた部分を除去するととも
に、活性領域の形状、寸法を所要の状態とする第２のエ
ツチングを汀つり この第１のエツチング処理の実施方法としては、例えば
活性層を含む所要の半導体層をドライエツチング処理す
る方法、或いは活性層上の閉じ込め層までを選択的にエ
ツチング処理する方法等がある。
活性層を含む半導体層をストライプ状のメサ領域に成形
するに際して、まず第１のエツチング処理により半導体
層の少なくとも一部を、（１１１）Ａ面より基板面に対
して垂直に近い側面を有するメサ形に成形し、次いでこ
のエツチングにより損傷を受けた部分を除去するととも
に、活性領域の形状、寸法を所要の状態とする第２のエ
ツチングを汀つり この第１のエツチング処理の実施方法としては、例えば
活性層を含む所要の半導体層をドライエツチング処理す
る方法、或いは活性層上の閉じ込め層までを選択的にエ
ツチング処理する方法等がある。
この本発明の製造方法によれば、活性領域の形状、寸法
の制御性は従来行われている（１１１）Ａ面を利用する
制御方法以上に良好であり、かつ（１１１）Ａ面が現れ
ないために先に述べた問題点が解決され、特性の良好な
半導体発光装置を得ることができる。
の制御性は従来行われている（１１１）Ａ面を利用する
制御方法以上に良好であり、かつ（１１１）Ａ面が現れ
ないために先に述べた問題点が解決され、特性の良好な
半導体発光装置を得ることができる。
以下本発明を実施例により具体的に説明する。
〈第１の実施例〉
第１図（ａ）〜（ｄｌは本発明の第１の実施例を示す工
程順模式側断面図である。
程順模式側断面図である。
第１図（ａ）参照＝ ｎ型ＩｎＰ基板１の（１００）面
上に、厚さ例えば３−、キャリア濃度５ Ｘ１０１７ｃ
ｍ−’程度のｎ型１ｎＰ閉じ込め層２、厚さ例えば約０
．１２−、ノンドープでルミネセンスピーク波長１．３
μｍのＩｎＧａＡｓＰ活性層３、厚さ例えば１．５μｌ
ｌキャリア濃度７ Ｘ１０１７ｃｍ−’程度のｐ型Ｉｎ
Ｐ閉じ込め層４、厚さ例えば０ 、５ ａｍ、キャリア
濃度Ｉ ＸＩＯｌｌｌｃｍ−’程度のｐ 型１ｎＧａＡ
ｓＰコンタクト層５を順次エピタキシャル成長する。
上に、厚さ例えば３−、キャリア濃度５ Ｘ１０１７ｃ
ｍ−’程度のｎ型１ｎＰ閉じ込め層２、厚さ例えば約０
．１２−、ノンドープでルミネセンスピーク波長１．３
μｍのＩｎＧａＡｓＰ活性層３、厚さ例えば１．５μｌ
ｌキャリア濃度７ Ｘ１０１７ｃｍ−’程度のｐ型Ｉｎ
Ｐ閉じ込め層４、厚さ例えば０ 、５ ａｍ、キャリア
濃度Ｉ ＸＩＯｌｌｌｃｍ−’程度のｐ 型１ｎＧａＡ
ｓＰコンタクト層５を順次エピタキシャル成長する。
ストライプ領域形成のためのマスク６を、例えば二酸化
シリコン（ＳｉＯｚ）、窒化シリコン（ＳｉＮ、）、酸
化アルミニウム（Ａｌ２Ｏ２）等によって、この半導体
基体上例えば＜０１１＞方向（紙面に垂直方向）に、幅
例えば２〜３鎖に形成する。
シリコン（ＳｉＯｚ）、窒化シリコン（ＳｉＮ、）、酸
化アルミニウム（Ａｌ２Ｏ２）等によって、この半導体
基体上例えば＜０１１＞方向（紙面に垂直方向）に、幅
例えば２〜３鎖に形成する。
第１図（ｂ）参照： ストライプ領域を形成する第１の
エツチング処理をｎ型ＩｎＰ閉じ込め層２に達する深さ
に、例えばイオンミリング法或いはりアクティブイオン
エツチング法等のドライエツチング法によって実施する
。
エツチング処理をｎ型ＩｎＰ閉じ込め層２に達する深さ
に、例えばイオンミリング法或いはりアクティブイオン
エツチング法等のドライエツチング法によって実施する
。
イオンミリング法では、例えばアルゴンイオンＡｒ’ビ
ームを基体面に２０度程度傾斜させて入射し、半導体基
体をその面内で回転させることにより、ストライプ領域
の側面が基体面に対してほぼ垂直となり、かつ基体面上
の均一性が良好となる。
ームを基体面に２０度程度傾斜させて入射し、半導体基
体をその面内で回転させることにより、ストライプ領域
の側面が基体面に対してほぼ垂直となり、かつ基体面上
の均一性が良好となる。
またリアクティブイオンエツチング法では、例えばＩｎ
Ｐ／ １ｎＧａＡｓＰ系半導体基体に対して塩素（Ｃ１
２）系ガスを用い、圧力等の条件を選択することにより
、同様の形状にエツチングを行うことができる。
Ｐ／ １ｎＧａＡｓＰ系半導体基体に対して塩素（Ｃ１
２）系ガスを用い、圧力等の条件を選択することにより
、同様の形状にエツチングを行うことができる。
第１図（Ｃ）参照二 次いで前記第２のエツチング処理
を行う。
を行う。
本実施例ではＢｒ−メタノール溶液を用い、先のドライ
エツチングにより損傷を生じた部分を除去すると共に、
活性層３の幅を例えば約１μｍとする成形を行っている
。
エツチングにより損傷を生じた部分を除去すると共に、
活性層３の幅を例えば約１μｍとする成形を行っている
。
第１図（ｄｌ参照： この半導体基体に、厚さ例えば１
、５ ａｍ、キャリア濃度Ｉ Ｘｌ０ＩＩＩＣＩ１１
−：Ｉ程度のｐ型ＩｎＰ電流狭窄層７、厚さ例えば１．
５μｍ、キャリア濃度７ ｘ ｌ Ｑ ｌ ｌ （Ｉｌ
ｌ −３程度のｎ型ＩｎＰ電流ブロック層８を順次埋め
込゛み成長する。
、５ ａｍ、キャリア濃度Ｉ Ｘｌ０ＩＩＩＣＩ１１
−：Ｉ程度のｐ型ＩｎＰ電流狭窄層７、厚さ例えば１．
５μｍ、キャリア濃度７ ｘ ｌ Ｑ ｌ ｌ （Ｉｌ
ｌ −３程度のｎ型ＩｎＰ電流ブロック層８を順次埋め
込゛み成長する。
次いでマスク６を除去し′ζ、例えば５ｉＯｚ絶縁膜９
、ｐ側電極１０及びｎ側電極１１を形成し、襞間等のプ
ロセスを経て本実施例の素子が完成する。
、ｐ側電極１０及びｎ側電極１１を形成し、襞間等のプ
ロセスを経て本実施例の素子が完成する。
く第２の実施例〉
第２図（ａ）〜（ｄ）は本発明の第２の実施例を示す工
程順模式側断面図であり、前記第１の実施例に相当する
部分は同一の符号で示す。
程順模式側断面図であり、前記第１の実施例に相当する
部分は同一の符号で示す。
第２図（ａ）参照二 本実施例の半導体基体は前記第１
の実施例の半休基体と同様であり、ｎ型１ｎＰ基板ｌ上
に、ｎ型１ｎＰ閉じ込め層２、ＩｎＧａＡｓ１’活性層
３、ｎ型１ｎＰ閉じ込め層４、ｐ型ＩｎＧａＡｓＰ ：
７ンタクト層５を順次エピタキシャル成長する。
の実施例の半休基体と同様であり、ｎ型１ｎＰ基板ｌ上
に、ｎ型１ｎＰ閉じ込め層２、ＩｎＧａＡｓ１’活性層
３、ｎ型１ｎＰ閉じ込め層４、ｐ型ＩｎＧａＡｓＰ ：
７ンタクト層５を順次エピタキシャル成長する。
マスク６ＡをＳｉＯ□等を用いてこの半導体基体上全面
に、厚さ例えば０．２μｍ程度に形成する。
に、厚さ例えば０．２μｍ程度に形成する。
第２図Ｔｂ）参照： ストライプ領域を形成する第１の
エツチング処理を、本実施例では収束イ、オンビームエ
ツチング法によって実施する。
エツチング処理を、本実施例では収束イ、オンビームエ
ツチング法によって実施する。
すなわち、例えば加速エネルギー５０〜１００ｋｅＶ、
ビーム径０．２μｍの程度のインジウム（Ｉｎ）又はガ
リウム（Ｇａ）イオンビームで走査し、マスク６Ａ上か
らｎ型１ｎＰ閉じ込め層２に達する深さに、例えば幅２
μｍ程度のストライプ領域を挟んで幅５ ｐｍ゛程度に
、溝状のエツチングを行う。
ビーム径０．２μｍの程度のインジウム（Ｉｎ）又はガ
リウム（Ｇａ）イオンビームで走査し、マスク６Ａ上か
らｎ型１ｎＰ閉じ込め層２に達する深さに、例えば幅２
μｍ程度のストライプ領域を挟んで幅５ ｐｍ゛程度に
、溝状のエツチングを行う。
このエツチング処理によっても、ストライプ領域の側面
が基体面に対してほぼ垂直となり、かつ基体面上の均一
性が良好となる。
が基体面に対してほぼ垂直となり、かつ基体面上の均一
性が良好となる。
第２図（Ｃ）参照： 次いで第２のエツチング処理を行
う。このエツチング処理は前記第１の実施例と同様に行
われ、先の収束イオンビームエツチングによりイオンが
打ち込まれ損傷を生じた部分を除去すると共に、活性層
３の幅を例えば約１−とする成形を行っている。
う。このエツチング処理は前記第１の実施例と同様に行
われ、先の収束イオンビームエツチングによりイオンが
打ち込まれ損傷を生じた部分を除去すると共に、活性層
３の幅を例えば約１−とする成形を行っている。
第２図（ｄｌ参照： この半導体基体に、前記第１の実
施例と同様なｐ型ＩｎＰ電流狭窄層７、ｎ型ＩｎＰ電流
ブロック層８を順次埋め込み成長する。
施例と同様なｐ型ＩｎＰ電流狭窄層７、ｎ型ＩｎＰ電流
ブロック層８を順次埋め込み成長する。
次いでマスク６八を除去して、例えばＳｉＯ□絶縁膜９
、ｐ側電極１０及びｎ側電極１１を形成し、襞間等のプ
ロセスを経て本実施例の素子が完成する。
、ｐ側電極１０及びｎ側電極１１を形成し、襞間等のプ
ロセスを経て本実施例の素子が完成する。
く第３の実施例〉
第３図（ａｌ〜（ｄ）は本発明の第３の実施例、同図＋
８）はその類似例を示す工程順模式側断面図であり、前
記各実施例に相当する部分は同一の符号で示す。
８）はその類似例を示す工程順模式側断面図であり、前
記各実施例に相当する部分は同一の符号で示す。
第３図（ａｌ参照： 本実施例の半導体基体も前記各実
施例の半休基体と同様であり、ｎ型１ｎＰ基板１上に、
ｎ型ＩｎＰ閉じ込め層２、ＩｎＧａＡｓＰ活性層３、ｐ
型！ｎＰ閉じ込め層４、ｐ型ＩｎＧａＡｓＰコンタクト
層５を順次エピタキシャル成長する。
施例の半休基体と同様であり、ｎ型１ｎＰ基板１上に、
ｎ型ＩｎＰ閉じ込め層２、ＩｎＧａＡｓＰ活性層３、ｐ
型！ｎＰ閉じ込め層４、ｐ型ＩｎＧａＡｓＰコンタクト
層５を順次エピタキシャル成長する。
ストライプ領域形成のためのマスク６を、例えばＳｉＯ
□等によって、この半導体基体上＜０１１＞方向、幅例
えば２〜３ｐｍに形成する。
□等によって、この半導体基体上＜０１１＞方向、幅例
えば２〜３ｐｍに形成する。
第３図（ｂ）参照： ストライプ領域を形成する前記第
１のエツチング処理をＩｎＧａＡｓＰ活性層３をエツチ
ング停止層とする選択的化学エツチング法によって実施
し、ｐ型ＩｎＰ閉じ込めＮ４を側面が基体面に対してほ
ぼ垂直なメサストライプ状とする。
１のエツチング処理をＩｎＧａＡｓＰ活性層３をエツチ
ング停止層とする選択的化学エツチング法によって実施
し、ｐ型ＩｎＰ閉じ込めＮ４を側面が基体面に対してほ
ぼ垂直なメサストライプ状とする。
ただし本実施例の如＜ ＩｎＧａＡｓＰコンタクト層を
。
。
有する場合には、予めその選択的エツチングを行う。こ
のエツチング処理は硫酸（Ｈ２ＳＯ，）：過酸化水素水
（Ｈ２Ｏ２） ：水（Ｈ２Ｏ） ＝３：１：１の溶液、
或いはフェリシアン化カリウム（に３ （Ｆｅ （ＣＮ
） ｂ） ）の溶液などを用いて行うことができる。
のエツチング処理は硫酸（Ｈ２ＳＯ，）：過酸化水素水
（Ｈ２Ｏ２） ：水（Ｈ２Ｏ） ＝３：１：１の溶液、
或いはフェリシアン化カリウム（に３ （Ｆｅ （ＣＮ
） ｂ） ）の溶液などを用いて行うことができる。
ｐ型１ｎＰ閉じ込め層４６選択的エツチングには例えば
塩酸（ＨＣＩ）系等のエツチング液を用いる。
塩酸（ＨＣＩ）系等のエツチング液を用いる。
このエツチングにおいて、多くは一旦破線で図示する如
くメサ側面の一部に（１１１）Ａ面が現れるが、更にエ
ツチングを進めればマスク側では、前記コンタクト層を
除去した間隙、或いはマスクとの接触面からサイドエツ
チングが進行するのに対して、ＩｎＧａＡｓＰ活性層３
との界面側ではエツチングの進行が阻止されるために、
メサ側面は次第に（１１１）Ａ面から離れて大部分が（
１００）面に垂直に近くなる。
くメサ側面の一部に（１１１）Ａ面が現れるが、更にエ
ツチングを進めればマスク側では、前記コンタクト層を
除去した間隙、或いはマスクとの接触面からサイドエツ
チングが進行するのに対して、ＩｎＧａＡｓＰ活性層３
との界面側ではエツチングの進行が阻止されるために、
メサ側面は次第に（１１１）Ａ面から離れて大部分が（
１００）面に垂直に近くなる。
第３図（Ｃ）参照： 次いで前記第２のエツチング処理
を行う。
を行う。
本実施例では例えば２ＸＢｒメタノール溶液を用い、表
出するＩｎＧａＡｓＰ活性層３などを除去して活性層幅
を例えば約１μｍとしている。
出するＩｎＧａＡｓＰ活性層３などを除去して活性層幅
を例えば約１μｍとしている。
第３図（ｄ）参照： この半導体基体に、前記第１の実
施例と同様に、ｐ型１ｎＰ電流狭窄層７及びｎ型１ｎＰ
電流プロ・ツクＮ８を順次埋め込み成長する。
施例と同様に、ｐ型１ｎＰ電流狭窄層７及びｎ型１ｎＰ
電流プロ・ツクＮ８を順次埋め込み成長する。
次いでマスク６を除去して、例えばＳｉＯ□絶縁膜９、
ｐ側電極１０及びｎ側電極１１を形成し、襞間等のプロ
セスを経て本実施例の素子が完成する。
ｐ側電極１０及びｎ側電極１１を形成し、襞間等のプロ
セスを経て本実施例の素子が完成する。
第３図（ｅ）参照： 前記第３の実施例ではｐ型ＩｎＧ
ａＡｓＰコンタクト層５が予め成長されているが、これ
を予め設けず従ってその選択的エツチングが不必要な半
導体基体について、前記１１ｃＩ系エツチング液等によ
るｐ型１ｎＰ閉じ込め層４のメサエッチングを行い、マ
スク６を除去して、ｐ型ＩｎＰ電流狭窄層７、ｎ型１ｎ
Ｐ電流ブロツクＮ８のみならず、ｐ型１ｎＰ層１２及び
ｐ型１ｎＧａＡｓＰ ：２ンタクト層１３をエピタキシ
ャル成長してもよい。この場合にはマスク６をレジスト
マスクとすることができる。
ａＡｓＰコンタクト層５が予め成長されているが、これ
を予め設けず従ってその選択的エツチングが不必要な半
導体基体について、前記１１ｃＩ系エツチング液等によ
るｐ型１ｎＰ閉じ込め層４のメサエッチングを行い、マ
スク６を除去して、ｐ型ＩｎＰ電流狭窄層７、ｎ型１ｎ
Ｐ電流ブロツクＮ８のみならず、ｐ型１ｎＰ層１２及び
ｐ型１ｎＧａＡｓＰ ：２ンタクト層１３をエピタキシ
ャル成長してもよい。この場合にはマスク６をレジスト
マスクとすることができる。
またマスク６を、例えば５ｉ（ｈ等によるマスクとこれ
より幅が広いレジストマスクとからなる２重構造とすれ
ば、前記マスク下のサイドエツチング量の制御が容易と
なる。
より幅が広いレジストマスクとからなる２重構造とすれ
ば、前記マスク下のサイドエツチング量の制御が容易と
なる。
例えば前記第３の実施例では、闇値電流約１５ｍＡ、定
格動作状態における外部微分効率約５０％程度が得られ
、これに相当する前記従来例では、例えば闇値電流約３
０〜１００ｍＡ 、外部微分効率約３０〜４０％程度で
あるのに比較して明らかな向上が実証されている。
格動作状態における外部微分効率約５０％程度が得られ
、これに相当する前記従来例では、例えば闇値電流約３
０〜１００ｍＡ 、外部微分効率約３０〜４０％程度で
あるのに比較して明らかな向上が実証されている。
なお以上の説明はＩｎＰ ／ ＩｎＧａＡｓＰ系半導体
材料を用いたレーザを対象としているが、ＧａＡｓ／Ａ
ｌＧａ＾Ｓ系など他の半導体材料を用いた半導体発光装
置に°ついても、本発明によりエツチング条件を選択し
て同様の効果を収めることができる。
材料を用いたレーザを対象としているが、ＧａＡｓ／Ａ
ｌＧａ＾Ｓ系など他の半導体材料を用いた半導体発光装
置に°ついても、本発明によりエツチング条件を選択し
て同様の効果を収めることができる。
以上説明した如く本発明によれば、従来多く行われてい
る（１１１）Ａ面を利用する製造方法以上の制御性をも
ってその問題点が解決されて、半導体発光装置の闇値電
流、効率などの特性が向上し、その結果出力の増大、使
用温度範囲の拡大等も可能となり、光応用システムなど
の進展に寄与することができる。
る（１１１）Ａ面を利用する製造方法以上の制御性をも
ってその問題点が解決されて、半導体発光装置の闇値電
流、効率などの特性が向上し、その結果出力の増大、使
用温度範囲の拡大等も可能となり、光応用システムなど
の進展に寄与することができる。
第１図（ａ）〜（ｄ）は本発明の第１の実施例の工程順
模式側断面図、 第２図Ｔａ）〜（ｄｌは本発明の第２の実施例の工程順
模式側断面図、 第３図Ｔａ）〜（ｄｌは本発明の第３の実施例の工程順
模式側断面図、 第３図（ｅｌは第３の実施例の類似例の模式側断面図、 第４図は従来例を示す模式側断面図である。 図において、 ■はｎ型１ｎＰ基板、 ２はｎ型１ｎＰ閉じ込め層、 ３はＩｎＧａＡｓＰ活性層、 ４はｐ型１ｎＰ閉じ込め層、 ５はｐ型１ｎＧａＡｓＰコンタクト層、６．６Ａはマス
ク、 ７はｐ型１ｎＰ電流狭窄層、 ８はｎ型ＩｎＰ電流ブロック層、 ９は絶縁膜、 １０はｐ側電極、 １１はｎ側電極、 １２はｐ型１ｎＰ層、 １３はｐ型１ｎＧａＡｓＰコンタクト層を示す。 第 １ 図
模式側断面図、 第２図Ｔａ）〜（ｄｌは本発明の第２の実施例の工程順
模式側断面図、 第３図Ｔａ）〜（ｄｌは本発明の第３の実施例の工程順
模式側断面図、 第３図（ｅｌは第３の実施例の類似例の模式側断面図、 第４図は従来例を示す模式側断面図である。 図において、 ■はｎ型１ｎＰ基板、 ２はｎ型１ｎＰ閉じ込め層、 ３はＩｎＧａＡｓＰ活性層、 ４はｐ型１ｎＰ閉じ込め層、 ５はｐ型１ｎＧａＡｓＰコンタクト層、６．６Ａはマス
ク、 ７はｐ型１ｎＰ電流狭窄層、 ８はｎ型ＩｎＰ電流ブロック層、 ９は絶縁膜、 １０はｐ側電極、 １１はｎ側電極、 １２はｐ型１ｎＰ層、 １３はｐ型１ｎＧａＡｓＰコンタクト層を示す。 第 １ 図
Claims (1)
- 【特許請求の範囲】 １）化合物半導体基板（１）の（１００）面上に、少な
くとも活性層（３）と該活性層上の閉じ込め層（４）を
エピタキシャル成長し、 第１のエッチング処理により少なくとも該閉じ込め層（
４）をエッチングして、該基板（１）の（１００）面に
対して（１１１）Ａ面より垂直に近い側面を有するスト
ライプ状のメサ領域を形成し、 更に第２のエッチング処理を行って該メサ領域を所要の
形状に成形し、 次いで、該メサ領域を埋め込む半導体層（７）（８）を
成長することを特徴とする半導体発光装置の製造方法。 ２）前記第１のエッチング処理が前記活性層（３）下に
達するドライエッチング処理であることを特徴とする特
許請求の範囲第１項記載の半導体発光装置の製造方法。 ３）前記第１のエッチング処理が前記活性層（３）をエ
ッチング停止層とする選択的エッチング処理であり、か
つ前記ストライプ状のメサ領域の長辺を〔０１１〕方向
とすることを特徴とする特許請求の範囲第１項記載の半
導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131050A JPS61288481A (ja) | 1985-06-17 | 1985-06-17 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131050A JPS61288481A (ja) | 1985-06-17 | 1985-06-17 | 半導体発光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61288481A true JPS61288481A (ja) | 1986-12-18 |
Family
ID=15048840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60131050A Pending JPS61288481A (ja) | 1985-06-17 | 1985-06-17 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61288481A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392075A (ja) * | 1986-10-06 | 1988-04-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光装置の製造方法 |
| JPH0194690A (ja) * | 1987-10-06 | 1989-04-13 | Furukawa Electric Co Ltd:The | 埋め込み型半導体レーザ素子の製造方法 |
| EP0556317A1 (en) * | 1990-11-06 | 1993-08-25 | Bell Communications Research, Inc. | Selective-emitting lasers |
| JP2008227287A (ja) * | 2007-03-14 | 2008-09-25 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法 |
-
1985
- 1985-06-17 JP JP60131050A patent/JPS61288481A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392075A (ja) * | 1986-10-06 | 1988-04-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光装置の製造方法 |
| JPH0194690A (ja) * | 1987-10-06 | 1989-04-13 | Furukawa Electric Co Ltd:The | 埋め込み型半導体レーザ素子の製造方法 |
| EP0556317A1 (en) * | 1990-11-06 | 1993-08-25 | Bell Communications Research, Inc. | Selective-emitting lasers |
| EP0556317A4 (ja) * | 1990-11-06 | 1994-05-04 | Bell Communications Research, Inc. | |
| JP2008227287A (ja) * | 2007-03-14 | 2008-09-25 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| CN110459952A (zh) | 通过选择性区域生长sag提高半导体激光器芯片可靠性的制作方法 | |
| JP5027647B2 (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| JPS61288481A (ja) | 半導体発光装置の製造方法 | |
| JP2008288284A (ja) | 半導体光素子及びその製造方法 | |
| JP2001274510A (ja) | 導波路型光素子及びその製造方法 | |
| WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JPH0815228B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US5304507A (en) | Process for manufacturing semiconductor laser having low oscillation threshold current | |
| JPH07254750A (ja) | 半導体レーザ | |
| KR20000053604A (ko) | 반도체광학장치 제조방법 | |
| JPS62216389A (ja) | 半導体発光装置の製造方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JP3684519B2 (ja) | 半導体レーザの製造方法 | |
| JPS60251689A (ja) | 半導体レ−ザ素子及びその製法 | |
| JP2000277857A (ja) | 半導体光素子およびその製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0677588A (ja) | 半導体レーザ及びその製造方法 | |
| JP3275858B2 (ja) | 化合物半導体素子の製造方法 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 |