JP7294051B2

JP7294051B2 - スイッチング制御回路、電源回路

Info

Publication number: JP7294051B2
Application number: JP2019188843A
Authority: JP
Inventors: 竜之介荒海; 隆二山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2019-10-15
Filing date: 2019-10-15
Publication date: 2023-06-20
Anticipated expiration: 2039-10-15
Also published as: US11515782B2; US20210111638A1; JP2021065045A

Description

本発明は、スイッチング制御回路及び電源回路に関する。

例えば、交流電圧から直流電圧を生成する電源回路のスイッチング素子がスイッチングされる際、漏洩電流が、スイッチング素子の寄生容量を介して、接地へと流れることがある（例えば、特許文献１）。

特開２００３－１５３５４２号公報

ところで、スイッチング素子がスイッチングされる際に発生する漏洩電流は、交流電圧が印加される、電源回路の入力端子と、接地との間に大きなノイズを発生させることがある。この結果、交流電圧が供給される他の電子機器は、入力端子に発生するノイズの影響を受けてしまう。

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、スイッチング素子がスイッチングされる際に発生するノイズを抑制可能なスイッチング制御回路を提供することにある。

前述した課題を解決する本発明の第１の態様は、スイッチング素子のスイッチングを制御するスイッチング制御回路であって、発振信号の周波数を、所定周波数、かつ変調指数が２以上で変調する周波数変調回路と、変調された前記発振信号に応じた駆動信号に基づいて、前記スイッチング素子を駆動する駆動回路と、を備え、前記所定周波数は、前記スイッチング素子が駆動される際に発生するノイズを測定するために用いられる、所定の規格に基づくバンドパスフィルタの半値幅の１／４の値を示す周波数より高いこと、を特徴とする。

また、本発明の第２の態様は、交流電圧から出力電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路からの整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流と、前記出力電圧と、に基づいて、前記インダクタ電流を制御するスイッチング素子のスイッチングを制御するスイッチング制御回路と、を備え、前記スイッチング制御回路は、発振信号の周波数を、所定周波数、かつ変調指数が２以上で変調する周波数変調回路と、変調された前記発振信号に応じた駆動信号に基づいて、前記スイッチング素子を駆動する駆動回路と、を備え、前記所定周波数は、前記スイッチング素子が駆動される際に発生するノイズを測定するために用いられる、所定の規格に基づくバンドパスフィルタの半値幅の１／４の値を示す周波数より高いこと、を特徴とする。

本発明によれば、スイッチング素子がスイッチングされる際に発生するノイズを抑制可能なスイッチング制御回路を提供することができる。

ＡＣ－ＤＣコンバータ１０の一例を示す図である。インダクタ電流ＩＬを説明するための図である。漏洩電流Ｉｅの経路を説明するための図である。力率改善ＩＣ３０の一例を示す図である。基準電圧Ｖｒｅｆ２を説明するための図である。制御電圧Ｖｃｎｔを説明するための図である。発振信号Ｖｏｓｃを説明するための図である。周波数変調された発振信号Ｖｏｓｃの周波数成分を説明するための図である。駆動信号Ｖｄｒを説明するための図である。電圧Ｖｄとインダクタ電流ＩＬとの関係を示す図である。スペクトラムアナライザ１００を説明するための図である。バンドパスフィルタ１１１の特性を示す図である。変調指数ｍとバンドパスフィルタ１１１による減衰量との関係を示す図である。周波数変調が行われた際のスペクトルの一例を示す図である。雑音端子電圧の測定結果の一例を示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
図１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１０の構成を示す図である。ＡＣ－ＤＣコンバータ１０は、力率を改善しつつ、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路である。負荷１１は、例えば、ＤＣ－ＤＣコンバータや直流電圧で動作する電子機器である。

＜＜＜ＡＣ－ＤＣコンバータ１０の概要＞＞＞
ＡＣ－ＤＣコンバータ１０は、入力端子ＩＮ１，ＩＮ２、コモンモードチョークコイル２０、コンデンサ２１，２２，２４，２７，３５，３６、全波整流回路２３、抵抗２５，２６，３２，３３、インダクタ２８、ダイオード２９、力率改善ＩＣ３０、及びＮＭＯＳトランジスタ３１を含んで構成される。

コモンモードチョークコイル２０は、交流電圧Ｖａｃが印加される入力端子ＩＮ１，ＩＮ２の端子に発生するコモンモードのノイズを抑制するノイズフィルタである。具体的には、コモンモードチョークコイル２０は、例えば、ＡＣ－ＤＣコンバータ１０側で発生するコモンモードのノイズが、商用電源側へ伝わることを抑制する。

コンデンサ２１，２２は、例えば、ＮＭＯＳトランジスタ３１（後述）がスイッチングされた際に、入力端子ＩＮ１，ＩＮ２の端子と、接地との間に発生する「雑音端子電圧」を抑制するための素子である。なお、雑音端子電圧の詳細については後述する。

全波整流回路２３は、印加される所定の交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒｅｃとして、コンデンサ２４及びインダクタ２８に出力する。なお、交流電圧Ｖａｃは、例えば、１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。

コンデンサ２４は、整流電圧Ｖｒｅｃを平滑化し、抵抗２５，２６は、整流電圧Ｖｒｅｃと同様に変化する電圧Ｖｄを生成する。なお、抵抗２５，２６は、整流電圧Ｖｒｅｃを分圧する分圧回路を構成する。また、抵抗２５，２６が接続されるノードで生成される電圧Ｖｄは、端子ＶＤＥＴに印加される。

コンデンサ２７は、インダクタ２８、ダイオード２９、及びＮＭＯＳトランジスタ３１とともに昇圧チョッパー回路を構成する。このため、コンデンサ２７の充電電圧は、直流の出力電圧Ｖｏｕｔとなる。なお、出力電圧Ｖｏｕｔは、例えば、４００Ｖである。

力率改善ＩＣ３０は、ＡＣ－ＤＣコンバータ１０を力率改善回路として動作させるとともに、出力電圧Ｖｏｕｔのレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ３１のスイッチングを制御する集積回路である。具体的には、力率改善ＩＣ３０は、インダクタ２８に流れるインダクタ電流ＩＬ、及び出力電圧Ｖｏｕｔに基づいて、ＮＭＯＳトランジスタ３１を駆動する。

力率改善ＩＣ３０の詳細については後述するが、力率改善ＩＣ３０には、端子ＶＤＥＴ，ＶＣＭＰ，ＩＣＭＰ，ＦＢ，ＣＳ，ＧＮＤ，ＯＵＴが設けられている。なお、力率改善ＩＣ３０には、上述した７つの端子以外にも端子が設けられているが、ここでは便宜上省略されている。また、力率改善ＩＣ３０は、「スイッチング制御回路」に相当し、ＡＣ－ＤＣコンバータ１０は、「電源回路」に相当する。

ＮＭＯＳトランジスタ３１は、ＡＣ－ＤＣコンバータ１０の負荷１１への電力を制御するためのスイッチング素子である。なお、本実施形態では、ＮＭＯＳトランジスタ３１は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。ＮＭＯＳトランジスタ３１は、電力変換用のスイッチング素子であれば、例えば、ＰＭＯＳトランジスタやバイポーラトランジスタであっても良い。

抵抗３２，３３は、出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、ＮＭＯＳトランジスタ３１をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗３２，３３が接続されるノードに生成される帰還電圧Ｖｆｂは、端子ＦＢに印加される。

抵抗３４は、インダクタ電流ＩＬを検出するための抵抗であり、一端は、ＮＭＯＳトランジスタ３１のソース及び端子ＣＳに接続され、他端は、接地されている。本実施形態では、端子ＣＳに入力される、インダクタ電流ＩＬを示す電圧を電圧Ｖｃｓとする。

図２は、インダクタ電流ＩＬを説明するための図である。インダクタ電流ＩＬは、ＮＭＯＳトランジスタ３１がオンすると増加し、ＮＭＯＳトランジスタ３１がオフすると減少する。このため、インダクタ電流ＩＬは、ＮＭＯＳトランジスタ３１がスイッチングされるスイッチング周波数に応じたリップル成分を含む。したがって、抵抗３４で検出される電圧Ｖｃｓにも、インダクタ電流ＩＬと同様のリップル成分が含まれることになる。

なお、以下、本実施形態において、ＮＭＯＳトランジスタ３１のスイッチング周期Ｔあたりのインダクタ電流ＩＬの値を、「平均値Ｉａｖｅ」とする。また、スイッチング周期Ｔにおいて、インダクタ電流ＩＬの最大値Ｉｍａｘ及び最小値Ｉｍｉｎの差と、平均値Ｉａｖｅと、の比を、「リップル率」とする。このため、インダクタ電流ＩＬのリップル率は、以下の式（１）で表されることになる。

リップル率＝（（Ｉｍａｘ－Ｉｍｉｎ）／Ｉａｖｅ）×１００・・・（１）
コンデンサ３５，３６は、フィードバック制御される力率改善ＩＣ３０の位相補償用の素子である。端子ＶＣＭＰと、接地との間には、コンデンサ３５が設けられ、端子ＩＣＭＰと、接地との間には、コンデンサ３６が設けられている。また、端子ＧＮＤは、接地となる、図示しない筐体に接続される端子である。

＜＜＜雑音端子電圧について＞＞＞
図３は、入力端子ＩＮ１，ＩＮ２と、接地との間に発生する雑音端子電圧について説明するための図である。なお、図３では、便宜上、ＡＣ－ＤＣコンバータ１０の一部の構成のみ図示している。

ここで、ＮＭＯＳトランジスタ３１は、電力変換用のスイッチング素子であり、サイズが大きい。このため、ＮＭＯＳトランジスタ３１のドレインと、接地である筐体との間には、寄生容量Ｃｓが生じる。

このため、ＮＭＯＳトランジスタ３１がスイッチングされ、ＮＭＯＳトランジスタ３１のドレインの電圧が変化すると、漏洩電流Ｉｅが、寄生容量Ｃｓから、接地を介して、コンデンサ２１，２２へと流れる。

この結果、２つのノードＸ１，Ｘ２と、接地との間には、漏洩電流Ｉｅと、寄生容量Ｃｓ及びコンデンサ２１，２２の容量値に応じた電圧が発生する。なお、ここで、コモンモードチョークコイル２０及びコンデンサ２１が接続されたノードを、ノードＸ１とし、コモンモードチョークコイル２０及びコンデンサ２２が接続されたノードを、ノードＸ２とする。

本実施形態のコモンモードチョークコイル２０は、ノードＸ１，Ｘ２に発生するコモンモードノイズを抑制するものの、ノードＸ１，Ｘ２のコモンモードノイズを完全に除去することはできない。この結果、入力端子ＩＮ１，ＩＮ２と、接地との間には、ノードＸ１，Ｘ２の電圧に応じた雑音端子電圧が発生することになる。

ところで、入力端子ＩＮ１，ＩＮ２と、接地との雑音端子電圧は、ＮＭＯＳトランジスタ３１がスイッチングされる際の漏洩電流Ｉｅに基づいて発生する。このため、雑音端子電圧のレベルは、ＮＭＯＳトランジスタ３１のスイッチング周波数の基本波、高調波を示す周波数で高くなる。

そこで、本実施形態の力率改善ＩＣ３０は、入力端子ＩＮ１，ＩＮ２の雑音端子電圧のレベルを減少させるために、ＮＭＯＳトランジスタ３１のスイッチング周波数を変調する。

＜＜＜力率改善ＩＣ３０の一例＞＞＞
図４は、力率改善ＩＣ３０の一例を示す図である。力率改善ＩＣ３０は、出力電圧Ｖｏｕｔのレベルが目的レベルとなるよう、インダクタ電流ＩＬの平均値Ｉａｖｅを制御する電流モード制御の制御回路である。なお、図４においては、便宜上、端子ＧＮＤは省略され、端子ＦＢ，ＣＳ，ＩＣＭＰは、図１の位置とは異なる位置に描かれている。

力率改善ＩＣ３０は、積分回路６０、誤差増幅回路６１，６３、乗算回路６２、周波数変調回路６４、比較回路６５、及び駆動回路６６を含んで構成される。

積分回路６０は、電圧Ｖｃｓ含まれるリップル成分を除去すべく電圧Ｖｃｓを積分し、積分結果を電圧Ｖｓとして出力する。この結果、積分回路６０は、リップル成分が除去されたインダクタ電流ＩＬ、つまり、インダクタ電流ＩＬの平均値Ｉａｖｅを示す電圧Ｖｓを出力する。

誤差増幅回路６１は、出力電圧Ｖｏｕｔのレベルに応じた帰還電圧Ｖｆｂと、目的レベルに応じた基準電圧Ｖｒｅｆ１と、の誤差に応じた電圧Ｖｅ１を生成するトランスコンダクタンスアンプである。誤差増幅回路６１は、端子ＦＢに印加される帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆ１との誤差に応じて、端子ＶＣＭＰのコンデンサ３５を充放電する。このため、コンデンサ３５には、帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆの誤差に応じた電圧Ｖｅ１が生成される。

なお、帰還電圧Ｖｆｂは、誤差増幅回路６１の反転入力端子に印加され、基準電圧Ｖｒｅｆ１は、非反転入力端子に印加されている。このため、帰還電圧Ｖｆｂが上昇すると電圧Ｖｅ１は低くなり、帰還電圧Ｖｆｂが低下すると電圧Ｖｅ１は高くなる。

乗算回路６２は、インダクタ電流ＩＬの平均値Ｉａｖｅの目標となる基準電流Ｉｒｅｆを示す、基準電圧Ｖｒｅｆ２を生成する。具体的には、乗算回路６２は、整流電圧Ｖｒｅｃと同様に変化する電圧Ｖｄと、電圧Ｖｅ１とを乗算し、乗算結果を基準電圧Ｖｒｅｆ２として出力する。ここで、出力電圧Ｖｏｕｔのレベルが一定値である場合、電圧Ｖｅ１も一定値となる。この結果、基準電圧Ｖｒｅｆ２は、電圧Ｖｄと同様に変化することになる。

このため、例えば図５に示すように、帰還電圧Ｖｆｂが低下して電圧Ｖｅ１が高くなると、基準電圧Ｖｒｅｆ２は上昇する。一方、帰還電圧Ｖｆｂが上昇して電圧Ｖｅ１が低くなると、基準電圧Ｖｒｅｆ２は低下する。このように、インダクタ電流ＩＬにおける平均値Ｉａｖｅの目標となる基準電流Ｉｒｅｆは、帰還電圧Ｖｆｂが高くなると減少し、帰還電圧Ｖｆｂが低くなると増加する。

誤差増幅回路６３は、インダクタ電流ＩＬの平均値Ｉａｖｅに応じた電圧Ｖｓと、平均値Ｉａｖｅの目標を示す基準電圧Ｖｒｅｆ２と、の誤差に応じた電圧Ｖｅ２を生成するトランスコンダクタンスアンプである。誤差増幅回路６３は、電圧Ｖｓと、基準電圧Ｖｒｅｆ２との誤差に応じて、端子ＩＣＭＰのコンデンサ３６を充放電する。このため、コンデンサ３６には、電圧Ｖｓ及び基準電圧Ｖｒｅｆ２の誤差に応じた電圧Ｖｅ２が生成される。

なお、電圧Ｖｓは、誤差増幅回路６３の反転入力端子に印加され、基準電圧Ｖｒｅｆ２は、非反転入力端子に印加されている。このため、基準電圧Ｖｒｅｆ２が上昇すると電圧Ｖｅ２は高くなり、基準電圧Ｖｒｅｆ２が低下すると電圧Ｖｅ２は低くなる。

周波数変調回路６４は、スイッチング周波数を定めるための発振信号Ｖｏｓｃの周波数を変調し、変調された発振信号Ｖｏｓｃを出力する回路である。周波数変調回路６４は、電圧制御発振回路７０、制御回路７１を含む。

電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）７０は、入力される電圧に応じた周波数のランプ波を、発振信号Ｖｏｓｃとして出力する。具体的には、電圧制御発振回路７０は、入力される電圧のレベルの上昇に応じて、周波数が高くなる発振信号Ｖｏｓｃを出力する。

制御回路７１は、発振信号Ｖｏｓｃの周波数を変調するための制御電圧Ｖｃｎｔを、電圧制御発振回路７０に出力する。具体的には、制御回路７１は、図６に示すように、電圧Ｖ１（＞０）を中心に、正弦波状に変化する制御電圧Ｖｃｎｔを出力する。

ここで、制御電圧Ｖｃｎｔの振幅を“Ｖａ”とし、角速度を“ω_ｓ”とすると、制御電圧Ｖｃｎｔは、以下の式（２）で表される。なお、この場合、制御電圧Ｖｃｎｔの周波数ｆｓは、“ω_ｓ／２π”となる。

Ｖｃｎｔ＝Ｖ１＋Ｖａ×ｓｉｎω_ｓｔ・・・（２）
図７は、制御電圧Ｖｃｎｔが変化した際の発振信号Ｖｏｓｃの波形の一例を示す図である。制御電圧Ｖｃｎｔのレベルが上昇すると、発振信号Ｖｏｓｃの周波数は高くなり、実線から、一点鎖線へと変化する。そして、制御電圧Ｖｃｎｔのレベルが、“Ｖ１＋Ｖａ”となると、発振信号Ｖｏｓｃの周波数は最大となる。

一方、制御電圧Ｖｃｎｔのレベルが低下すると、発振信号Ｖｏｓｃの周波数は低くなり、一点鎖線から、実線へと変化する。そして、制御電圧Ｖｃｎｔのレベルが、“Ｖ１－Ｖａ”となると、発振信号Ｖｏｓｃの周波数は最小となる。

以下、本実施形態では、制御電圧Ｖｃｎｔが、電圧Ｖ１から、振幅“Ｖａ”だけ変化した際の、発振信号Ｖｏｓｃの周波数の偏移を、“最大周波数偏移Δｆｓ”とする。また、周波数ｆｓ、最大周波数偏移Δｆｓの正弦波状の制御電圧Ｖｃｎｔで、発振信号Ｖｏｓｃの周波数を変調した際の“変調指数ｍ”は、以下の式（３）で表される。

ｍ＝Δｆｓ／ｆｓ・・・（３）
図８は、周波数ｆｓ、最大周波数偏移Δｆｓの正弦波状の制御電圧Ｖｃｎｔで、発振信号Ｖｏｓｃの周波数を変調した場合に、変調された発振信号Ｖｏｓｃの周波数成分の一例を示す図である。なお、図８においては、“周波数ｆｃ”は、変調前の発振信号Ｖｏｓｃの周波数（例えば、Ｖｃｎｔ＝Ｖ１の際の周波数）であり、最大周波数偏移Δｆｓは、周波数ｆｓの３倍（Δｆｓ＝３×ｆｓ）となっている。

比較回路６５は、電圧Ｖｅ２と、発振信号Ｖｏｓｃとの大小を比較して、比較結果として駆動信号Ｖｄｒを出力する。比較回路６５は、図９に示すように、発振信号Ｖｏｓｃのレベルが電圧Ｖｅ２のレベルより低い場合、ハイレベル（以下、“Ｈ”レベル）の駆動信号Ｖｄｒを出力する。一方、比較回路６５は、発振信号Ｖｏｓｃのレベルが電圧Ｖｅ２のレベルより高い場合、ローレベル（以下、“Ｌ”レベル）の駆動信号Ｖｄｒを出力する。

駆動回路６６は、入力される駆動信号Ｖｄｒと同じ論理レベルの信号Ｖｏで、ゲート容量等の大きいＮＭＯＳトランジスタ３１を駆動する。具体的には、駆動回路６６は、“Ｈ”レベルの駆動信号Ｖｄｒに基づいて、ＮＭＯＳトランジスタ３１をオンし、“Ｌ”レベルの駆動信号Ｖｄｒに基づいて、ＮＭＯＳトランジスタ３１をオフする。

ここで、インダクタ電流ＩＬの平均値Ｉａｖｅに応じた電圧Ｖｓより、平均値Ｉａｖｅの目標を示す基準電圧Ｖｒｅｆ２が高い場合、電圧Ｖｅ２は上昇する。この結果、駆動信号Ｖｄｒの“Ｈ”レベルのデューティ比は増加するため、インダクタ電流ＩＬの平均値Ｉａｖｅは増加する。一方、インダクタ電流ＩＬの平均値Ｉａｖｅを示す電圧Ｖｓより、基準電圧Ｖｒｅｆ２が低い場合、電圧Ｖｅ２は低下する。この結果、駆動信号Ｖｄｒの“Ｈ”レベルのデューティ比は減少するため、インダクタ電流ＩＬの平均値Ｉａｖｅは減少する。

このように、本実施形態のＡＣ－ＤＣコンバータ１０では、インダクタ電流ＩＬの平均値Ｉａｖｅが、基準電流Ｉｒｅｆとなるよう、インダクタ電流ＩＬはフィードバック制御される。また、本実施形態では、図５で示したように、基準電流Ｉｒｅｆの波形は、整流電圧Ｖｒｅｃを分圧した電圧Ｖｄと同様に変化する。この結果、インダクタ電流ＩＬは、図１０に示すよう、整流電圧Ｖｒｅｃと同様に変化することになるため、力率は改善される。

なお、本実施形態のスイッチング周波数は、例えば、１００ｋＨｚ以上であり、交流電圧Ｖａｃの周波数（例えば、５０Ｈｚ）より十分高い。このため、図１０では、便宜上、インダクタ電流ＩＬの変化が把握できるよう、インダクタ電流ＩＬは図示されている。

また、本実施形態のＡＣ－ＤＣコンバータ１０において、出力電圧Ｖｏｕｔが目的レベルより低下し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より低くなると、電圧Ｖｅ１は高くなる。この結果、図５で示したように基準電圧Ｖｒｅｆ２は上昇するため、出力電圧Ｖｏｕｔも、上昇する。一方、出力電圧Ｖｏｕｔが目的レベルより上昇し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より高くなると、電圧Ｖｅ１は低くなる。この結果、基準電圧Ｖｒｅｆ２は低下するため、出力電圧Ｖｏｕｔも、低下する。

このように、本実施形態のＡＣ－ＤＣコンバータ１０では、出力電圧Ｖｏｕｔがフィードバック制御されるため、目的レベルの出力電圧Ｖｏｕｔが生成されることになる。なお、誤差増幅回路６１は、電圧Ｖｅ１（第１誤差電圧）を出力する「第１誤差電圧出力回路」に相当し、誤差増幅回路６３は、電圧Ｖｅ２（第２誤差電圧）を出力する「第２誤差電圧出力回路」に相当する。

＜＜＜雑音端子電圧の測定＞＞＞
図１１は、ＡＣ－ＤＣコンバータ１０が動作した際に、入力端子ＩＮ１，ＩＮ２と、接地との間に発生する雑音端子電圧を測定するスペクトラムアナライザ１００を示す図である。

スペクトラムアナライザ１００は、入力される信号の周波数成分を測定する装置であり、主要な構成として、例えば、ミキサ１１０、バンドパスフィルタ１１１、処理装置１１２を含んで構成される。

ミキサ１１０は、入力信号と、局部発振器（不図示）からの信号とを用いて、入力信号の周波数の変換を行う。

バンドパスフィルタ１１１は、周波数変換が行われた入力信号から、所望の帯域の信号のみを通過させ、処理装置１１２は、バンドパスフィルタ１１１を通過した信号のスペクトルを解析する。

ここで、本実施形態では、国際無線障害特別委員で規定されたＣＩＣＰＲ１６－１規格（以下、単にＣＩＳＰＲ規格とする。）に基づいて、雑音端子電圧の周波数成分が測定される。なお、ＣＩＳＰＲ規格では、例えば、測定帯域が、“０．１５ＭＨｚ～３０ＭＨｚ”であり、測定に用いるバンドパスフィルタの分解能帯域幅（または、基準帯域幅ともいう。）が“９ｋＨｚ”であることが規定されている。

図１２は、雑音端子電圧を測定する際に用いられるバンドパスフィルタ１１１の特性を示す図である。バンドパスフィルタ１１１は、分解能帯域幅が“９ｋＨｚ”、かつ、選択度が“１５：１”の特性を有する。ここで、「分解能帯域幅」とは、バンドパスフィルタ１１１の中心周波数のゲインから、－３ｄＢだけゲインが減衰するまでの帯域幅、つまり“半値幅”である。また、「選択度」は、フィルタ特性において、－３ｄＢだけゲインが減衰する帯域幅と、－６０ｄＢだけゲインが減衰する帯域幅と、の比（＝６０ｄＢＢＷ／３ｄｂＢＷ）で規定される。

このようなバンドパスフィルタ１１１が用いて、雑音端子電圧の周波数成分を測定する場合、“半値幅”である“９ｋＨｚ”の帯域に含まれるノイズ成分を少なくすることが、ＣＩＳＰＲ規格においては好ましい。

そして、図８で説明したように、発振信号Ｖｏｓｃの周波数ｆｃを、正弦波状の制御電圧Ｖｃｎｔの周波数ｆｓで変調すると、変調された発振信号Ｖｏｓｃの周波数は、例えば、ｆｃ±ｆｓ、ｆｃ±２ｆｓ、ｆｃ±３ｆｓとなる。したがって、周波数ｆｓを、バンドパスフィルタ１１１の“半値幅”である“９ｋＨｚ”の１／２である“４．５ｋＨｚ”より高くすると、バンドパスフィルタ１１１の“半値幅”に含まれるノイズを、効率良く低減することができる。

このため、本実施形態では、制御電圧Ｖｃｎｔの周波数ｆｓを、“半値幅”の１／２の周波数（“４．５ｋＨｚ”）より高い“５ｋＨｚ”とする。なお、“５ｋＨｚ”の周波数ｆｓは、「所定周波数」に相当する。

また、図１３は、理論式から導出された、変調指数ｍ（＝Δｆｓ／ｆｓ）と、バンドパスフィルタ１１１による減衰量との関係を示す図である。

図１３は、変調前の発振信号Ｖｏｓｃのスペクトルを０ｄＢとし、変調指数ｍ（＝Δｆｓ／ｆｓ）を変化させた際の、変調前の発振信号Ｖｏｓｃのスペクトルの減衰量を対数で示した図である。具体的には、図１３は、以下の式（４）のベッセル関数を用いて、拡散するスペクトルのピーク値を導出した結果である。なお、式（４）において、“ｎ”は、発振信号Ｖｏｓｃの基本波、または高調波を示す値であり、“ｎ”＝１では、例えば、図８の周波数ｆｃの成分が計算される。そして、“ｎ”＝２では、例えば、図８の周波数“ｆｃ＋ｆｓ”と、“ｆｃ－ｆｓ”との成分が計算される。

図１３に示すように、変調指数ｍを大きくすると、減衰量を増加させることができる。例えば、変調指数ｍを“２”とすると、変調を行わない場合と比較して、変調前の発振信号Ｖｏｓｃのスペクトルの減衰量を３ｄＢより大きくすることができる。

また、例えば、変調指数ｍが、“２”から“１０”の範囲のうち、“２”から“５”の“範囲Ａ”では、減衰量が大きく変化し、“５”から“７”の“範囲Ｂ”では、減衰量の変化はやや緩やかになる。そして、変調指数ｍが、“７”から“１０”の“範囲Ｃ”では、変調指数ｍを増加させても、減衰量はあまり変化しない。

ところで、所定の周波数ｆｓにおいて、変調指数ｍを増加させると、発振信号Ｖｏｓｃの最大周波数偏移Δｆｓが大きくなる。そして、最大周波数偏移Δｆｓが大きくなると、ＮＭＯＳトランジスタ３１の最低のスイッチング周波数（ｆｃ－Δｆｓ）は大きく低下する。この結果、ＮＭＯＳトランジスタ３１のオン時間、オフ時間は長くなるため、インダクタ電流ＩＬのリップル率が大きくなってしまう（例えば、図２参照）。

そこで、本実施形態では、リップル率の増加を防ぎつつ、ノイズの減衰の効果が得るため、変調指数ｍを“６”とした。このため、最大周波数偏移Δｆｓは、“３０ｋＨｚ”となり、リップル率を、例えば、所定値（例えば、２０％）より小さくなる。

なお、以下、本実施形態では、変調前の発振信号Ｖｏｓｃの周波数ｆｃを、例えば“１４０ｋＨｚ”であることとする。

図１４は、周波数変調された発振信号Ｖｏｓｃの周波数成分と、バンドパスフィルタ１１１の特性との関係を示す図である。なお、図１４においては、バンドパスフィルタ１１１の中心周波数は、変調前の発振信号Ｖｏｓｃの周波数ｆｃの“１４０ｋＨｚ”と同じである。

周波数変調回路６４が、発振信号Ｖｏｓｃの周波数を、周波数ｆｓが“５ｋＨｚ”、かつ変調指数ｍが“６”で変調すると、“１４０ｋＨｚ”から±“３０ｋＨｚ”の範囲に、合計１２個のスペクトルが５ｋＨｚ毎に発生する。

ＡＣ－ＤＣコンバータ１０では、変調された発振信号Ｖｏｓｃの周波数が、ＮＭＯＳトランジスタ３１のスイッチング周波数となる。このため、雑音端子電圧のスペクトルも、発振信号Ｖｏｓｃのスペクトルと同様になる。この結果、本実施形態では、周波数ｆｃを中心とするバンドパスフィルタ１１１の分解能帯域幅に含まれるスペクトルを減少させることができる。

図１５は、スペクトラムアナライザ１００での測定結果の一例を示す図である。発振信号Ｖｏｓｃの周波数ｆｃを変調しない場合、特に、周波数ｆｃ（＝“１４０ｋＨｚ”）の高調波（例えば、２８０ｋＨｚ、４２０ｋＨｚ等）において、大きな雑音端子電圧が発生する。

一方、発振信号Ｖｏｓｃの周波数ｆｃを、周波数ｆｓを“５ｋＨｚ”、“変調指数ｍ＝６”で変調すると、特に、周波数ｆｃ（＝“１４０ｋＨｚ”）の高調波における雑音端子電圧のレベルは小さくなる。この結果、本実施形態では、入力端子ＩＮ１，ＩＮ２と、接地との間の雑音端子電圧のレベルを小さくすることができる。

＝＝＝まとめ＝＝＝
以上、本実施形態のＡＣ－ＤＣコンバータ１０について説明した。本実施形態では、発振信号Ｖｏｓｃの周波数ｆｃを、バンドパスフィルタ１１１の半値幅の１／２より高い“５ｋＨｚ”の周波数ｆｓで変調することとしたが、これに限られない。例えば、バンドパスフィルタ１１１の半値幅の１／４である“２．２５ｋＨｚ”より高い周波数ｆｓで変調する場合であっても良い。このような場合、発振信号Ｖｏｓｃを変調しない状態と比較すると、バンドパスフィルタ１１１の分解能帯域幅に含まれる雑音端子電圧のレベルを低減することができる。

また、発振信号Ｖｏｓｃの周波数ｆｃを、バンドパスフィルタ１１１の半値幅の１／２より高い“５ｋＨｚ”の周波数ｆｓで変調すると、雑音端子電圧のスペクトルを、バンドパスフィルタ１１１の分解能帯域幅の外に移すことができる。この結果、バンドパスフィルタ１１１の分解能帯域幅に含まれる雑音端子電圧のレベルを大きく低減することができる。

また、例えば、発振信号Ｖｏｓｃの周波数ｆｃの最大周波数偏移Δｆｓを、バンドパスフィルタ１１１の半値幅より大きくすることで、バンドパスフィルタ１１１の分解能帯域幅に含まれる雑音端子電圧のレベルを大きく低減することができる。

また、本実施形態では、発振信号Ｖｏｓｃの周波数を変調する際、例えば、変調指数ｍを“５”以上の“６”としている。このため、バンドパスフィルタ１１１の分解能帯域幅に含まれる雑音端子電圧のレベルを大きく低減することができる、
また、電圧制御発振回路７０を、正弦波状の制御電圧Ｖｃｎｔで制御することにより、発振信号Ｖｏｓｃの周波数を変調することができる。

また、インダクタ２８及びダイオード２９が接続される電源側のラインと、接地側のラインと、の間に設けられた、ＮＭＯＳトランジスタ３１がスイッチングされることにより、寄生容量Ｃｓを介して接地へと漏洩電流Ｉｅが流れる。このため、ＮＭＯＳトランジスタ３１と同様の、電力変換用のスイッチング素子を含む回路（例えば、ＤＣ－ＤＣコンバータやインバータ）のスイッチング周波数を、本実施形態と同様に変調することにより、スイッチング素子を含む回路からのノイズを低減できる。

また、本実施形態の力率改善ＩＣ３０は、ＡＣ－ＤＣコンバータ１０に用いられるため、入力端子ＩＮ１，ＩＮ２における雑音端子電圧のレベルを小さくすることができる。この結果、入力端子ＩＮ１，ＩＮ２に接続される電子機器（不図示）が、ＡＣ－ＤＣコンバータ１０からのノイズの影響を受けることを防ぐことができる。

また、力率改善ＩＣ３０は、入力端子ＩＮ１，ＩＮ２における雑音端子電圧を抑制しつつ、力率を改善することができる。

また、本実施形態では、変調指数ｍを、インダクタ電流ＩＬのリップル率の増加を防ぎつつ、ノイズの減衰の効果が得られる値である“６”とした。このため、例えば、インダクタ電流ＩＬのリップル率を、所定値（例えば、２０％）より小さくすることができる。なお、インダクタ電流ＩＬのリップル率をより小さくすべく、変調指数ｍを“６”より小さくしても良い。

なお、本実施形態では、雑音端子電圧は、ＣＩＳＰＲ規格に基づいて測定されるが、他の規格（例えば、米国連邦通信委員会（ＦＣＣ））の規格に基づいて測定されても良い。そのような場合、周波数ｆｓは、他の規格に基づくバンドパスフィルタの半値幅に基づいて定められる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ＡＣ－ＤＣコンバータ
１１負荷
２０コモンモードチョークコイル
２１，２２，２４，２７，３５，３６コンデンサ
２３全波整流回路
２５，２６，３２，３３，３４抵抗
２８インダクタ
２９ダイオード
３０力率改善ＩＣ
３１ＮＭＯＳトランジスタ
６０積分回路
６１，６３誤差増幅回路
６２乗算回路
６４周波数変調回路
６５比較回路
６６駆動回路
７０電圧制御発振回路
７１制御回路
１００スペクトラムアナライザ
１１０ミキサ
１１１バンドパスフィルタ
１１２処理装置

Claims

スイッチング素子のスイッチングを制御するスイッチング制御回路であって、
発振信号の周波数を、所定周波数、かつ変調指数が２以上で変調する周波数変調回路と、
変調された前記発振信号に応じた駆動信号に基づいて、前記スイッチング素子を駆動する駆動回路と、
を備え、
前記所定周波数は、
前記スイッチング素子が駆動される際に発生するノイズを測定するために用いられる、所定の規格に基づくバンドパスフィルタの半値幅の１／４の値を示す周波数より高いこと、
を特徴とするスイッチング制御回路。
請求項１に記載のスイッチング制御回路であって、
前記所定周波数は、
前記半値幅の１／２の値を示す周波数より高いこと、
を特徴とするスイッチング制御回路。
請求項１または請求項２に記載のスイッチング制御回路であって、
前記周波数変調回路は、
前記発振信号の周波数の最大周波数偏移を、前記半値幅より大きくすること、
を特徴とするスイッチング制御回路。
請求項１～３の何れか一項に記載のスイッチング制御回路であって、
前記周波数変調回路は、
前記発振信号の周波数を、前記変調指数が５以上で変調すること、
を特徴とするスイッチング制御回路。
請求項４に記載のスイッチング制御回路であって、
前記周波数変調回路は、
制御電圧に応じた周波数の前記発振信号を出力する発振回路と、
前記所定周波数及び前記変調指数に応じた正弦波状の電圧を、前記制御電圧として前記発振回路に出力する制御回路と、
を含むこと、
を特徴とするスイッチング制御回路。
請求項１～５の何れか一項に記載のスイッチング制御回路であって、
前記スイッチング素子は、
電源側のラインと、接地側のラインとの間に設けられる電力変換用の素子であること、
を特徴とするスイッチング制御回路。
請求項１～６の何れか一項に記載のスイッチング制御回路であって、
前記スイッチング制御回路は、
交流電圧を整流する整流回路からの整流電圧が印加されるインダクタに流れるインダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御する前記スイッチング素子のスイッチングを行うこと、
を特徴とするスイッチング制御回路。
請求項７に記載のスイッチング制御回路であって、
前記スイッチング制御回路は、
前記出力電圧に応じた帰還電圧と、基準電圧との誤差に応じた第１誤差電圧を出力する第１誤差電圧出力回路と、
第１誤差電圧に、前記整流電圧に応じた電圧を乗算する乗算回路と、
前記インダクタ電流と、前記乗算回路の乗算結果との誤差に応じた第２誤差電圧を出力する第２誤差電圧出力回路と、
前記第２誤差電圧と、変調された前記発振信号とを比較する比較回路と、
を更に備え、
前記駆動回路は、
前記比較回路の比較結果に応じた前記駆動信号で、前記スイッチング素子を駆動すること、
を特徴とするスイッチング制御回路。
請求項７または請求項８に記載のスイッチング制御回路であって、
前記周波数変調回路は、
前記インダクタ電流のリップル率を所定値より小さくする前記所定周波数及び前記変調指数で、前記発振信号の周波数を変調すること、
を特徴とするスイッチング制御回路。
交流電圧から出力電圧を生成する電源回路であって、
前記交流電圧を整流する整流回路と、
前記整流回路からの整流電圧が印加されるインダクタと、
前記インダクタに流れるインダクタ電流と、前記出力電圧と、に基づいて、前記インダクタ電流を制御するスイッチング素子のスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
発振信号の周波数を、所定周波数、かつ変調指数が２以上で変調する周波数変調回路と、
変調された前記発振信号に応じた駆動信号に基づいて、前記スイッチング素子を駆動する駆動回路と、
を備え、
前記所定周波数は、
前記スイッチング素子が駆動される際に発生するノイズを測定するために用いられる、所定の規格に基づくバンドパスフィルタの半値幅の１／４の値を示す周波数より高いこと、
を特徴とする電源回路。